CN107516675B - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN107516675B
CN107516675B CN201610431159.8A CN201610431159A CN107516675B CN 107516675 B CN107516675 B CN 107516675B CN 201610431159 A CN201610431159 A CN 201610431159A CN 107516675 B CN107516675 B CN 107516675B
Authority
CN
China
Prior art keywords
region
well region
area
field oxide
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610431159.8A
Other languages
English (en)
Other versions
CN107516675A (zh
Inventor
石金成
马万里
高振杰
李杰英
崔永军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201610431159.8A priority Critical patent/CN107516675B/zh
Publication of CN107516675A publication Critical patent/CN107516675A/zh
Application granted granted Critical
Publication of CN107516675B publication Critical patent/CN107516675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体结构及其制备方法，所述半导体结构包括：衬底；形成于所述衬底中的具有第一掺杂类型的第一阱区、具有第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；第二阱区设置在第一阱区和第三阱区之间；形成于第一阱区中的源极引出区，形成于第三阱区中的漏极引出区；覆盖于衬底表面的场氧化区和栅氧化区，栅氧化区与场氧化区邻接设置；场氧化区位于源极引出区和漏极引出区之间的衬底上方，场氧化区的厚度大于栅氧化区的厚度；形成于场氧化区上的栅区，栅区完全覆盖第二阱区，且栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。本发明提供的半导体结构能够满足对该半导体结构的阈值电压的正常测量。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体芯片制造工艺技术领域，具体涉及一种半导体结构及其制备方法。
背景技术
工艺制程控制(Process Control monitor，PCM)，也称为WAT(wafer acceptancetest)，是在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程是否符合标准。通常PCM测试包括各类器件的Vt&BV&Beta测试、各层次电阻测试、氧化层薄膜电容测试、氧化层耐压测试、层与层之间形成的PN结测试等。
现有的一种厚场氧MOS管，其结构如图1所示。在实际的集成电路制造中若采用这种结构的厚场氧MOS管，那么在对该MOS管进行阈值电压测试时，经常面临MOS管损坏失效而无法测试的问题。
图2是图1的局部放大图。参见图1和图2，薄栅氧的厚度为200A，击穿电压约22V，但该厚场氧MOS管的开启电压通常大于25V。在测试的时候，源极接地为0V，当多晶栅极的外加电压超过薄栅氧的击穿电压的时候，栅极与源极之间的栅氧(如图2虚线圈所示的薄栅氧区)将被击穿，导致MOS管的栅极Gate与源极source之间短路，MOS损坏，阈值电压测试失败。
发明内容
针对现有技术中的缺陷，本发明提供一种半导体结构及其制备方法，所述半导体结构能够满足对该半导体结构的阈值电压的正常测量。
第一方面，本发明提供了一种半导体结构，包括：
衬底；
形成于所述衬底中的具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；第二阱区设置在第一阱区和第三阱区之间；
形成于第一阱区中的源极引出区，形成于第三阱区中的漏极引出区；
覆盖于所述衬底表面的场氧化区和栅氧化区，所述栅氧化区与所述场氧化区邻接设置；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述场氧化区的厚度大于所述栅氧化区的厚度；
形成于所述场氧化区上的栅区，所述栅区完全覆盖第二阱区，且所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。
优选地，所述栅氧化区位于所述场氧化区的两侧。
优选地，所述栅区包括掺杂的多晶硅。
优选地，所述源极引出区和所述漏极引出区具有高浓度的第一掺杂类型。
优选地，所述场氧化区的厚度为1～2微米；所述栅氧化区的厚度0.01～0.15微米。
优选地，所述半导体结构还包括：与源极引出区连接的源极电极；与漏极引出区连接的漏极电极；以及与栅区接触的栅极电极。
优选地，所述半导体结构还包括：形成在衬底内的具有第一掺杂类型的掩埋层。
优选地，所述第一掺杂类型为N型，第二掺杂类型为P型。
优选地，所述半导体结构为垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。
第二方面，本发明还提供了一种半导体结构的制备方法，包括：
提供衬底；
在所述衬底中形成具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；其中，第二阱区设置在第一阱区和第三阱区之间；
在第一阱区中形成源极引出区，在第三阱区中形成漏极引出区；
在所述衬底表面形成场氧化区和栅氧化区；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述栅氧化区与所述场氧化区邻接设置，所述场氧化区的厚度大于所述栅氧化区的厚度；
在所述场氧化区上形成栅区，使得所述栅区完全覆盖第二阱区且使得所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。
由上述技术方案可知，本发明将原有半导体结构第一阱区和第三阱区扩大，包住原有的源极引出区和漏极引出区，且使得栅区完全覆盖第二阱区，且使得栅区只覆盖厚场氧化区，不覆盖薄栅氧区。这样，若对这种结构的厚场氧半导体结构进行阈值电压测试时，在栅区加电压的时候，不会影响到薄栅氧区域，而一般情况下厚场氧的击穿电压要远大于半导体结构的开启电压，因此能够正常测量到半导体结构的开启电压。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的半导体结构的结构示意图；
图2是图1的局部放大图；
图3和图4是本发明实施例一提供的半导体结构的结构示意图；
图5是本发明实施例二提供的半导体结构的制备方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决背景技术提到的技术问题，本发明设计了一种新的半导体结构，该半导体结构可以用于进行厚场氧阈值电压的测试。
图3示出了本发明实施例一提供的半导体结构的结构示意图，参见图1，所述半导体结构包括：衬底；形成于所述衬底中的具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；第二阱区设置在第一阱区和第三阱区之间；
形成于第一阱区中的源极引出区，形成于第三阱区中的漏极引出区；
覆盖于所述衬底表面的场氧化区和栅氧化区，所述栅氧化区与所述场氧化区邻接设置；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述场氧化区的厚度大于所述栅氧化区的厚度；
形成于所述场氧化区上的栅区，所述栅区完全覆盖第二阱区，且所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。
在本实施例中，所述衬底可以为均匀掺杂的N型单晶硅片衬底，其中N型单晶硅片衬底的浓度可以根据需要设置。
在本实施例中，所述场氧化区的厚度为1～2微米，所述栅氧化区的厚度0.01～0.15微米，可见，场氧化区的厚度明显大于所述栅氧化区的厚度，相应地，所述场氧化区的击穿电压大于所述栅氧化区的击穿电压。
在本实施例中，所述源极引出区和所述漏极引出区具有高浓度的第一掺杂类型。例如，假设第一掺杂类型为N型，第二掺杂类型为P型。那么源极引出区和所述漏极引出区为高浓度的N型掺杂区。
相应地，所述半导体结构还包括：与所述源极引出区连接的源极电极，与漏极引出区连接的漏极电极，以及与栅区接触的栅极电极。
在本实施例中，所述栅区包括掺杂的多晶硅。参见图4所示，所述栅区包括掺杂的多晶硅，第一阱区为N型阱区，第二阱区为P型阱区，第三阱区为N型阱区，源极引出区和所述漏极引出区为高浓度的N型掺杂区。优选地，所述栅氧化区位于所述场氧化区的两侧。此外，本实施例提供的半导体结构还包括：形成在衬底内的具有第一掺杂类型的掩埋层。本实施例提供的半导体结构可以为垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。
从上面描述可知，本实施例将原有半导体结构第一阱区和第三阱区扩大，包住原有的重掺杂的源极引出区和漏极引出区，且使得栅区完全覆盖第二阱区，且使得栅区只覆盖厚场氧化区，不覆盖薄栅氧区。这样，若对这种结构的厚场氧半导体结构进行阈值电压测试时，在栅区加电压的时候，不会影响到薄栅氧区域，而一般厚场氧的击穿电压要远大于半导体结构的开启电压，因此能够正常测量到半导体结构的开启电压。
本实施例提供的半导体结构可以为厚场氧MOS管，从上面描述可知，本实施例将原有半导体结构N型阱区扩大，P型阱区缩小，使得N型阱区包住原有的重掺杂的源极引出区和漏极引出区，并使多晶硅栅极完全覆盖P型阱区，且多晶硅只覆盖厚场氧化区，不覆盖薄栅氧区。采用这种结构的厚场氧MOS管，在多晶栅极加电压的时候，不会影响到薄栅氧区域，而厚场氧的击穿电压要远大于场管开启电压，所以能够正常测量到厚场氧MOS管的开启电压。
本发明实施例二提供了一种半导体结构的制备方法，参见图5，该方法包括如下步骤：
步骤501：提供衬底。
步骤502：在所述衬底中形成具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；其中，第二阱区设置在第一阱区和第三阱区之间。
步骤503：在第一阱区中形成源极引出区，在第三阱区中形成漏极引出区。
步骤504：在所述衬底表面形成场氧化区和栅氧化区；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述栅氧化区与所述场氧化区邻接设置，所述场氧化区的厚度大于所述栅氧化区的厚度。
步骤505：在所述场氧化区上形成栅区，使得所述栅区完全覆盖第二阱区且使得所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。
在本实施例中，假设第一掺杂类型为N型，第二掺杂类型为P型，那么上述制作过程可以具体为：
首先，形成半导体衬底。例如形成N型单晶硅片衬底，其中N型单晶硅片衬底的掺杂浓度和厚度需要根据不同的击穿电压和正向导通压降需求进行设置。另外还可以通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理。
然后，形成场氧化区。采用温度为1050℃-1150℃进行高温氧化，在N型单晶硅片衬底表面生长氧化层，厚度为1.0-2.0μm，生长完成之后进行光刻和湿法刻蚀，氧化层刻蚀角度越平缓越好，最终角度约为30；
其次，形成栅氧化区和多晶硅栅区。对N型单晶硅片衬底进行高温氧化，在硅片表面生长0.01至0.15μm的氧化膜，并采用淀积方式生长多晶硅，再对氧化膜和多晶硅进行光刻和刻蚀，形成栅氧化区以及多晶硅栅区。其中，形成的多晶硅栅区需要完全覆盖第二阱区且形成的栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。
再者，形成第一阱区、第二阱区和第三阱区。假设第一掺杂类型为N型，第二掺杂类型为P型，那么具体地，对于第一阱区和第三阱区，在栅氧化区的相应的开口区域通过离子注入的方式进行N型掺杂，再进行高温退火推结，N型注入及推结均为3次，注入总剂量保持不变，按1:2:3比例进行注入，推结总时间不变，按1：1：1时间比例进行推结，最终将N型掺杂推结到4至6μm，形成N型阱区。而对于第二阱区，按照类似的方式进行P型注入形成P型阱区。
最后，在第一阱区中形成源极引出区，在第三阱区中形成漏极引出区。假设第一掺杂类型为N型，第二掺杂类型为P型，那么源极引出区和所述漏极引出区为高浓度的N型掺杂区。采用自对准离子注入方式依次形成N+掺杂的源极引出区和漏极引出区。
采用本实施例所述的半导体制备方法制作出的半导体结构，可以满足对该半导体结构的阈值电压的正常测量。这是因为：在本实施例制作得到的半导体结构中，第一阱区和第三阱区包住了原有的重掺杂的源极引出区和漏极引出区，且使得栅区完全覆盖第二阱区，同时使得栅区只覆盖厚场氧化区，不覆盖薄栅氧区。这样，若对这种结构的厚场氧半导体结构进行阈值电压测试时，在栅区加电压的时候，不会影响到薄栅氧区域，而一般厚场氧的击穿电压要远大于半导体结构的开启电压，因此能够正常测量到半导体结构的开启电压。
以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种半导体结构，其特征在于，包括：
衬底；
形成于所述衬底中的具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；第二阱区设置在第一阱区和第三阱区之间；
形成于第一阱区中的源极引出区，形成于第三阱区中的漏极引出区；
覆盖于所述衬底表面的场氧化区和栅氧化区，所述栅氧化区与所述场氧化区邻接设置；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述场氧化区的厚度大于所述栅氧化区的厚度；
形成于所述场氧化区上的栅区，所述栅区完全覆盖第二阱区，且所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区；
其中，所述半导体结构还包括：形成在衬底内的具有第一掺杂类型的掩埋层。
2.根据权利要求1所述的半导体结构，其特征在于，所述栅氧化区位于所述场氧化区的两侧。
3.根据权利要求1所述的半导体结构，其特征在于，所述栅区包括掺杂的多晶硅。
4.根据权利要求1所述的半导体结构，其特征在于，所述源极引出区和所述漏极引出区具有高浓度的第一掺杂类型。
5.根据权利要求1所述的半导体结构，其特征在于，所述场氧化区的厚度为1～2微米；所述栅氧化区的厚度0.01～0.15微米。
6.根据权利要求1所述的半导体结构，其特征在于，还包括：与源极引出区连接的源极电极；与漏极引出区连接的漏极电极；以及与栅区接触的栅极电极。
7.根据权利要求1～6任一项所述的半导体结构，其特征在于，所述第一掺杂类型为N型，第二掺杂类型为P型。
8.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底中形成具有第一掺杂类型的第一阱区、具有与第一掺杂类型相反的第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；其中，第二阱区设置在第一阱区和第三阱区之间；
在第一阱区中形成源极引出区，在第三阱区中形成漏极引出区；
在所述衬底表面形成场氧化区和栅氧化区；其中，所述场氧化区位于所述源极引出区和所述漏极引出区之间的衬底上方，所述栅氧化区与所述场氧化区邻接设置，所述场氧化区的厚度大于所述栅氧化区的厚度；
在所述场氧化区上形成栅区，使得所述栅区完全覆盖第二阱区且使得所述栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区；
其中，半导体结构还包括：形成在衬底内的具有第一掺杂类型的掩埋层。
CN201610431159.8A 2016-06-16 2016-06-16 半导体结构及其制备方法 Active CN107516675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610431159.8A CN107516675B (zh) 2016-06-16 2016-06-16 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610431159.8A CN107516675B (zh) 2016-06-16 2016-06-16 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107516675A CN107516675A (zh) 2017-12-26
CN107516675B true CN107516675B (zh) 2019-11-08

Family

ID=60719840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610431159.8A Active CN107516675B (zh) 2016-06-16 2016-06-16 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107516675B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757793B2 (ja) * 1994-10-31 1998-05-25 日本電気株式会社 半導体集積回路装置及びその製造方法
JP3472655B2 (ja) * 1995-10-16 2003-12-02 ユー・エム・シー・ジャパン株式会社 半導体装置
EP0931353A1 (en) * 1996-10-25 1999-07-28 Siliconix Incorporated Threshold adjust in vertical dmos transistor
KR100223600B1 (ko) * 1997-01-23 1999-10-15 김덕중 반도체 장치 및 그 제조 방법
CN101162733A (zh) * 2006-10-09 2008-04-16 上海华虹Nec电子有限公司 金属氧化物半导体场效应晶体管及其制作方法

Also Published As

Publication number Publication date
CN107516675A (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
US8796685B2 (en) On-chip plasma charging sensor
CN104517856B (zh) 具有横向fet单元和场板的半导体器件及其制造方法
JP7140148B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2009506535A (ja) ポリ充填トレンチを用いる半導体装置
KR101688831B1 (ko) 반도체 집적회로 장치 및 그 제조방법
CN103094359B (zh) 高压肖特基二极管及其制作方法
CN100550322C (zh) 绝缘体上半导体装置和方法
US20140203365A1 (en) Semiconductor device
CN103779326B (zh) Goi测试电路结构
CN105826360B (zh) 沟槽型半超结功率器件及其制作方法
JP5751531B2 (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
CN107093632A (zh) 半导体器件和用于形成半导体器件的方法
CN103779421B (zh) 薄膜晶体管结构及其制作方法
JP2004165619A (ja) 半導体基板及びその製造方法並びに、半導体装置及びその製造方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN105793987B (zh) 沟槽栅极沟槽场板半垂直半横向mosfet
CN107516675B (zh) 半导体结构及其制备方法
CN109449098A (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
US8648416B1 (en) LDMOS sense transistor structure for current sensing at high voltage
CN105793993A (zh) 改进型双沟槽结构
CN209434179U (zh) 半导体结构及测试系统
TWI396180B (zh) 單元電晶體及積體電路
CN106356313A (zh) 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件
CN205621741U (zh) SiC MOSFET器件单元
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.