CN107516639A - 基于铜粒子的低温氧化还原烧结方法 - Google Patents

基于铜粒子的低温氧化还原烧结方法 Download PDF

Info

Publication number
CN107516639A
CN107516639A CN201710762870.6A CN201710762870A CN107516639A CN 107516639 A CN107516639 A CN 107516639A CN 201710762870 A CN201710762870 A CN 201710762870A CN 107516639 A CN107516639 A CN 107516639A
Authority
CN
China
Prior art keywords
copper
sintering
cavity
reducing atmosphere
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710762870.6A
Other languages
English (en)
Other versions
CN107516639B (zh
Inventor
刘向东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710762870.6A priority Critical patent/CN107516639B/zh
Publication of CN107516639A publication Critical patent/CN107516639A/zh
Application granted granted Critical
Publication of CN107516639B publication Critical patent/CN107516639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Powder Metallurgy (AREA)
  • Conductive Materials (AREA)

Abstract

本发明公开一种基于铜粒子的低温氧化还原烧结方法，主要步骤包括：铜膏制备，组装待烧结连接的互连试样，氧化烧结，还原烧结，保温，抽真空以及充氮冷却。与直接在还原性气氛中烧结的铜低温烧结连接工艺相比，本发明烧结的互连接头剪切强度得到了大幅提升，同时烧结组织致密度也获得提升，连接强度对基板金属层的表面状况不敏感,显示出良好的适应性，烧结连接前不必对基板进行复杂的去氧化膜处理，省去了去氧化处理步骤。

Description

基于铜粒子的低温氧化还原烧结方法
技术领域
本发明涉及功率器件互连工艺，尤其涉及一种基于铜粒子的低温氧化还原烧结方法。
背景技术
随着功率半导体技术的飞速发展及其应用前景的日益广阔，对功率半导体器件互连的要求越来越高。目前，功率器件的典型互连工艺是通过含铅或无铅的钎焊合金，利用钎焊工艺将功率半导体芯片与热沉基板连接起来。因为钎焊合金的熔点较低，且热导率较低，使用这种钎焊工艺的功率电子设备在大功率高温度的服役温度下可靠性会严重降低。此外，含铅钎料的使用会带来环境污染与公众健康问题。这些因素迫切要求开发出一种可靠且环保的低温连接工艺，以取代传统的钎焊连接工艺。近十年来，为了解决上述的问题，出现一种基于金属(主要为银或铜)的纳米或微米粒子的低温烧结连接工艺。纳米或微米级的金属粒子具有很大的比表面积，将其与有机溶剂混合制成银膏或铜膏以后，可以在较低的温度下(<400℃)烧结成金属块体，并在功率芯片与基板间形成可靠的连接。相比钎焊合金，银和铜的熔点与导热系数都高很多，所以低温烧结被认为是一种可靠且环保的低温连接工艺。
银作为贵金属，它的价格较贵，是铜，锡，镍等其他电子器件中常用金属价格的几十乃至上百倍。所以，利用银膏的低温烧结连接工艺的成本很高，而且看不到任何下降的可能。此外，银的硫化问题较严重，硫化会使银烧结后的互连接头的性能大幅下降。所以，工业界和学界都在积极研究基于铜粒子的低温烧结工艺。作为同一过渡族的金属元素，铜与银的熔点相近，且同样拥有优异的导热和导电性能，这些物理性能都是功率器件中的金属互连所需要的。另一方面，相比银，铜的价格十分低廉，且还具有抗硫化的优点。所以，利用铜粒子组成的铜膏，进行低温烧结连接是一种十分有前景的金属互连方法，它有望取代成熟的有铅或无铅钎焊工艺。
因为铜相比银非常容易氧化，而金属氧化物不利于烧结接头的性能，所以铜膏的低温烧结一般是在还原性气氛中(甲酸气与氮气混合气，高纯氢气，或氢气与氮气的混合气)进行。这种还原性气氛中进行的铜粒子低温烧结有一个难以克服的缺陷，那就是铜粒子的烧结不充分。这是因为，金属铜在低温烧结温度下(<400℃)的扩散系数较低(相比银)，所以相同尺寸下的铜粒子比银粒子难烧结得多，低温烧结后的纯铜接头组织比较疏松，强度也比较低。显然，如果不能增强铜粒子的低温烧结能力，提高铜烧结互连接头的强度，那么铜的低温烧结根本不能应用。为了解决这个问题，申请人开发了一种新型的基于铜粒子的低温烧结连接工艺，名为氧化还原烧结。采用这种烧结方法，互连接头的组织的致密度显著提高，连接强度得到大幅提升。
发明内容
本发明的目的在于解决背景技术中存在的问题而提供一种基于铜粒子的低温氧化还原烧结方法。
本发明的技术方案：基于铜粒子的低温氧化还原烧结方法，包括如下步骤：(1)、制备铜膏：由微米级纯铜粒子与有机溶剂混合而成，其中的纯铜粒子质量百分比为80-90％；
(2)、组装待烧结连接的互连试样：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.05-0.15mm,然后将上基板覆盖于铜膏上；
(3)、氧化烧结：将上述互连试样置于热压装置腔体内，通入空气，并从室温开始以0.5-1℃/s的速度持续加热，至300℃时保温5-20分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛；
(5)、还原烧结：待腔体内充满还原性气氛后，停止通气，并在该还原性气氛中继续300℃时保温；
(6)、继续在还原性气氛中保温10-40分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
所述步骤(1)中有机溶剂为松油醇或乙二醇。
所述步骤(2)上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由金、银、铜或镍其中任一种材料构成。
所述步骤(3)中将上述互连试样置于热压装置腔体内，在互连试样的上方不需施加压力。
所述步骤(4)至(6)中的还原性气氛由甲酸气与氮气混合气，高纯氢气或氢气与氮气混合气其中任一种构成。
所述步骤(5)还原烧结包括施加压力促进烧结和无压力烧结两种方式。
本发明的有益效果：与直接在还原性气氛中烧结的铜低温烧结连接工艺相比，本方法主要具有以下优点：
1)互连接头的剪切强度大幅度提升:以20分钟氧化，40分钟还原为例，无压烧结的条件下，剪切强度从3MPa提升到23MPa。如果在还原烧结阶段在上基板上方施加0.5MPa的压力，互连接头的剪切强度将从30MPa提升到78MPa。
2)烧结组织得到改善:铜粒子间的烧结接合更为明显，组织的致密度得到提升。
3)连接强度对基板金属层的表面状况不敏感,显示出良好的适应性:此工艺对几种基本的金属镀层(金，银，铜，镍)有很强的适应性，均能形成良好的烧结接头。
4)该工艺对金属层的轻微氧化也不敏感，因此烧结连接前不必对基板进行复杂的去氧化膜处理，省去了去氧化处理步骤。
附图说明
图1中：(a)为片状微米铜粒子；
(b)为由铜粒子松油醇混合而成的铜膏(铜粒子质量分数85％)；
图2是热压装置的示意图；
图3是互连试样的示意图；
图4是低温氧化还原烧结工艺的加热曲线的示意图；
图5是烧结连接后互连试样的截面对比图：
(a)、一般的还原性气氛中60分钟无压力烧结；
(b)、20分钟氧化40分钟还原的无压力氧化还原烧结；
(c)、一般的还原性气氛中60分钟加压0.5MPa的烧结；
(d)、20分钟氧化40分钟还原的还原阶段加压0.5MPa的氧化还原烧结。
具体实施方式
下面通过附图对本发明作进一步的说明。本发明的实施例是为了更好地使本领域的技术人员更好地理解本发明，并不对本发明作任何的限制。
实施例1：基于铜粒子的低温氧化还原烧结方法，包括如下步骤：
(1)、制备铜膏：由片状的微米级纯铜粒子与松油醇溶剂混合而成，其中的纯铜粒子质量百分比为85％，如图1所示：a为纯铜粒子微观结构图，b为制备的铜膏；
(2)、组装待烧结连接的互连试样，如图3所示：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.15mm,然后将上基板覆盖于铜膏上，本实施例上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由金材料构成；
(3)、氧化烧结：将上述互连试样置于热压装置，本实施例热压装置可采用AYUMIINDUSTRY CO.LTD RB-100D型号，在互连试样的上方不需施加压力，通入空气至腔体内，并从室温开始以0.5℃/s的速度持续加热，至300℃时保温20分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛-甲酸气与氮气混合气；
(5)、施加压力促进还原烧结：待腔体内充满还原性气氛-甲酸气与氮气混合气后，停止通气，并在该还原性气氛中继续300℃时保温，且在上基板上方施加压力；该过程中，之前被严重氧化的铜粒子(外表面为氧化亚铜与氧化铜)被还原为纯铜粒子，并在300℃下烧结；
(6)、继续在还原性气氛-甲酸气与氮气混合气中保温40分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
本实施例以20分钟氧化，40分钟还原为例，低温氧化还原烧结工艺的加热曲线图如图4所示，在此还原烧结阶段的上基板上方施加0.5MPa的压力，互连接头的剪切强度将从30MPa提升到78MPa,提升率达160％，如图5(b)、(d)所示。
实施例2：基于铜粒子的低温氧化还原烧结方法，包括如下步骤：
(1)、制备铜膏：由片状的微米级纯铜粒子与乙二醇溶剂混合而成，其中的纯铜粒子质量百分比为80％；
(2)、组装待烧结连接的互连试样，如图3所示：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.11mm,然后将上基板覆盖于铜膏上，本实施例上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由银材料构成；
(3)、氧化烧结：将上述互连试样置于热压装置，本实施例热压装置可采用AYUMIINDUSTRY CO.LTD RB-100D型号，在互连试样的上方不需施加压力，腔体内通入空气，并从室温开始以0.75℃/s的速度持续加热，至300℃时保温15分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛-高纯氢气；
(5)、还原烧结：待腔体内充满还原性气氛-高纯氢气后，停止通气，并在该还原性气氛中继续300℃时保温；该过程中，之前被严重氧化的铜粒子(外表面为氧化亚铜与氧化铜)被还原为纯铜粒子，并在300℃下烧结；
(6)、继续在还原性气氛-高纯氢气中保温30分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
本实施例以20分钟氧化，40分钟还原为例，低温氧化还原烧结工艺的加热曲线图如图4所示，无压烧结的条件下，剪切强度从3MPa提升到23MPa，提升率达6.7倍；
如图5(a)至(d)所示，对比看出：通过氧化还原烧结的互连接头中的铜粒子间的烧结接合更为明显，组织的致密度得到提升；
如图5(c)、(d)所示，可以看出，施加压力后的互连接头比不施加压力的互连接头更密实紧致。
实施例3：基于铜粒子的低温氧化还原烧结方法，包括如下步骤：
(1)、制备铜膏：由粒状的微米级纯铜粒子与松油醇溶剂混合而成，其中的纯铜粒子质量百分比为90％；
(2)、组装待烧结连接的互连试样，如图3所示：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.05mm,然后将上基板覆盖于铜膏上，本实施例上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由铜材料构成；
(3)、氧化烧结：将上述互连试样置于热压装置，本实施例热压装置可采用AYUMIINDUSTRY CO.LTD RB-100D型号，在互连试样的上方不需施加压力，腔体内通入空气，并从室温开始以1℃/s的速度持续加热，至300℃时保温5分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛-氢气与氮气混合气；
(5)、施加压力促进还原烧结：待腔体内充满还原性气氛-氢气与氮气混合气后，停止通气，并在该还原性气氛中继续300℃时保温，且在上基板上方施加压力；该过程中，之前被严重氧化的铜粒子(外表面为氧化亚铜与氧化铜)被还原为纯铜粒子，并在300℃下烧结；
(6)、继续在还原性气氛-氢气与氮气混合气中保温10分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
实施例4：基于铜粒子的低温氧化还原烧结方法，包括如下步骤：
(1)、制备铜膏：由块状的微米级纯铜粒子与松油醇溶剂混合而成，其中的纯铜粒子质量百分比为85％；
(2)、组装待烧结连接的互连试样，如图3所示：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.10mm,然后将上基板覆盖于铜膏上，本实施例上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由镍材料构成；
(3)、氧化烧结：将上述互连试样置于热压装置，本实施例热压装置可采用AYUMIINDUSTRY CO.LTD RB-100D型号，在互连试样的上方不需施加压力，腔体内通入空气，并从室温开始以1℃/s的速度持续加热，至300℃时保温15分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛-氢气与氮气混合气；
(5)、还原烧结：待腔体内充满还原性气氛-氢气与氮气混合气后，停止通气，并在该还原性气氛中继续300℃时保温；该过程中，之前被严重氧化的铜粒子(外表面为氧化亚铜与氧化铜)被还原为纯铜粒子，并在300℃下烧结；
(6)、继续在还原性气氛-氢气与氮气混合气中保温15分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
如图2所示，本发明所采用的热压装置由加热装置和气动压力装置构成；气动压力装置施加压力于压头上，压头之间放置互连接头，加热装置通过热电偶元件检测温升速度；热压装置的腔体两侧分别设置有真空泵入口管和通气管，用于抽真空和通气。
应当理解的是，这里所讨论的实施方案及实例只是为了说明，对本领域技术人员来说，可以加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.基于铜粒子的低温氧化还原烧结方法，其特征在于，包括如下步骤：
(1)、制备铜膏：由微米级纯铜粒子与有机溶剂混合而成，其中的纯铜粒子质量百分比为80-90％；
(2)、组装待烧结连接的互连试样：采用丝网印刷的方式将上述铜膏印刷于下基板上，印刷厚度为0.05-0.15mm,然后将上基板覆盖于铜膏上；
(3)、氧化烧结：将上述互连试样置于热压装置腔体内，通入空气，并从室温开始以0.5-1℃/s的速度持续加热，至300℃时保温5-20分钟；
(4)、腔体内抽真空，待小于10Pa后，停止抽真空，然后通入还原性气氛；
(5)、还原烧结：待腔体内充满还原性气氛后，停止通气，并在该还原性气氛中继续300℃时保温；
(6)、继续在还原性气氛中保温10-40分钟后，停止加热，同时抽真空；
(7)、待腔体内压力小于10Pa后，向腔体内充氮气；
(8)、待腔体温度冷却至室温后，打开腔体，取出互连接头。
2.根据权利要求1所述的方法，其特征在于，所述步骤(1)中有机溶剂为松油醇或乙二醇。
3.根据权利要求1所述的方法，其特征在于，所述步骤(2)上下基板分别为覆有表面金属层的半导体芯片和热沉基板，其表面金属层由金、银、铜或镍其中任一种材料构成。
4.根据权利要求1所述的方法，其特征在于，所述步骤(3)中将上述互连试样置于热压装置腔体内，在互连试样的上方不需施加压力。
5.根据权利要求1所述的方法，其特征在于，所述步骤(4)至(6)中还原性气氛由甲酸气与氮气混合气，高纯氢气或氢气与氮气混合气其中任一种构成。
6.根据权利要求1所述的方法，其特征在于，所述步骤(5)还原烧结包括施加压力促进烧结和无压力烧结两种方式。
CN201710762870.6A 2017-08-30 2017-08-30 基于铜粒子的低温氧化还原烧结方法 Active CN107516639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710762870.6A CN107516639B (zh) 2017-08-30 2017-08-30 基于铜粒子的低温氧化还原烧结方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710762870.6A CN107516639B (zh) 2017-08-30 2017-08-30 基于铜粒子的低温氧化还原烧结方法

Publications (2)

Publication Number Publication Date
CN107516639A true CN107516639A (zh) 2017-12-26
CN107516639B CN107516639B (zh) 2019-07-09

Family

ID=60724662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710762870.6A Active CN107516639B (zh) 2017-08-30 2017-08-30 基于铜粒子的低温氧化还原烧结方法

Country Status (1)

Country Link
CN (1) CN107516639B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378309A (zh) * 2018-09-17 2019-02-22 天津大学 一种纳米银焊膏低压烧结混合功率模块方法
CN110349871A (zh) * 2019-07-10 2019-10-18 陕西理工大学 一种电子元件封装中Cu-Cu直接互连方法
CN111942726A (zh) * 2020-06-29 2020-11-17 深圳第三代半导体研究院 一种用于烧结工艺的密封袋和烧结工艺
CN112071775A (zh) * 2020-08-14 2020-12-11 深圳第三代半导体研究院 一种用于功率器件封装的烧结设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294018A (ja) * 1997-04-16 1998-11-04 Ulvac Japan Ltd 金属ペーストの焼成方法
CN102173794A (zh) * 2011-02-25 2011-09-07 汕头高新区松田实业有限公司 一种可配合铜电极使用的圆片电容器陶瓷介质材料及其制备方法
CN102432346A (zh) * 2011-10-09 2012-05-02 南京汉德森科技股份有限公司 一种用于大功率led封装的陶瓷基板的制备方法
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
JP2015011900A (ja) * 2013-06-28 2015-01-19 古河電気工業株式会社 導電性ペースト、及びその製造方法
CN105830227A (zh) * 2013-12-24 2016-08-03 材料概念有限公司 太阳能电池及其制造方法
JP2017069201A (ja) * 2015-09-30 2017-04-06 株式会社マテリアル・コンセプト 配線形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294018A (ja) * 1997-04-16 1998-11-04 Ulvac Japan Ltd 金属ペーストの焼成方法
CN102173794A (zh) * 2011-02-25 2011-09-07 汕头高新区松田实业有限公司 一种可配合铜电极使用的圆片电容器陶瓷介质材料及其制备方法
CN102432346A (zh) * 2011-10-09 2012-05-02 南京汉德森科技股份有限公司 一种用于大功率led封装的陶瓷基板的制备方法
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
JP2015011900A (ja) * 2013-06-28 2015-01-19 古河電気工業株式会社 導電性ペースト、及びその製造方法
CN105830227A (zh) * 2013-12-24 2016-08-03 材料概念有限公司 太阳能电池及其制造方法
JP2017069201A (ja) * 2015-09-30 2017-04-06 株式会社マテリアル・コンセプト 配線形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378309A (zh) * 2018-09-17 2019-02-22 天津大学 一种纳米银焊膏低压烧结混合功率模块方法
CN110349871A (zh) * 2019-07-10 2019-10-18 陕西理工大学 一种电子元件封装中Cu-Cu直接互连方法
CN111942726A (zh) * 2020-06-29 2020-11-17 深圳第三代半导体研究院 一种用于烧结工艺的密封袋和烧结工艺
CN112071775A (zh) * 2020-08-14 2020-12-11 深圳第三代半导体研究院 一种用于功率器件封装的烧结设备

Also Published As

Publication number Publication date
CN107516639B (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN107516639B (zh) 基于铜粒子的低温氧化还原烧结方法
Siow et al. Identifying the development state of sintered silver (Ag) as a bonding material in the microelectronic packaging via a patent landscape study
Kraft et al. Reliability of silver sintering on DBC and DBA substrates for power electronic applications
Chua et al. Microstructural studies and bonding strength of pressureless sintered nano-silver joints on silver, direct bond copper (DBC) and copper substrates aged at 300 C
CN109935563B (zh) 一种多尺寸混合纳米颗粒膏体及其制备方法
CN104409425B (zh) 高导热氮化硅陶瓷覆铜板及其制备方法
US11390054B2 (en) Composite and multilayered silver films for joining electrical and mechanical components
CN110160385B (zh) 一种传热组件内部低温烧结的毛细结构及其制造方法
CN106653627B (zh) 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法
CN104704618A (zh) 半导体装置、陶瓷电路基板及半导体装置的制造方法
CN110315161A (zh) 一种高温封装用Cu3Sn/泡沫铜复合接头的制备方法
CN106825978A (zh) 一种用于陶瓷与金属焊接的钎料及焊接方法
Zhang et al. Effects of sintering pressure on the densification and mechanical properties of nanosilver double-side sintered power module
WO2020199640A1 (zh) 一种多层金属膜及其制备方法
CN111092049A (zh) 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案
TWI609381B (zh) 可在空氣中燒結高導電率奈米銀包銅厚膜膏之製備方法
CN208087501U (zh) 一种AlN陶瓷金属化敷铜基板
CN111146076B (zh) 一种纳米烧结铜与晶圆结合的制备方法及其连接结构
CN202758689U (zh) 复合底板的厚膜平面超大功率电阻器
CN106098808A (zh) 一种晶硅太阳电池贱金属正面电极及其制备方法
Liu et al. Microstructure and mechanical properties of nano-Ag sintered joint enhanced by Cu foam
JP2018098219A (ja) 半導体装置及びその製造方法。
CN201677551U (zh) 氮化铝陶瓷与金属的焊接结构
JP2006120973A (ja) 回路基板および回路基板の製造方法
CN104538313B (zh) 一种氧化铝陶瓷基板贯穿孔内填充金属铜的方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant