CN107515526B - 一种具有宽动态范围的高精度像素级时间幅度转换器 - Google Patents

Abstract

一种具有宽动态范围的高精度像素级时间幅度转换器，属于模拟集成电路技术领域。包括阶梯方波信号产生模块、三角波信号产生模块和多个像素模块组成的像素阵列，阶梯方波信号产生模块用于产生阶梯方波信号STEP并输出到像素模块的第一输入端，三角波信号产生模块用于产生三角波信号TRIANGLE并输出到像素模块的第二输入端，像素模块用于采样并得到阶梯方波电压和三角波电压，其中采样的阶梯方波电压用于量化时间的高位，采样的三角波电压用于量化时间的低位。本发明在实现精确测量时间的同时，又能测量宽动态范围内的时间间隔；且像素模块内的电路比较简单，每个像素模块的面积并不大，便于在同一芯片上大规模的集成时间幅度转换器TAC。

Description

一种具有宽动态范围的高精度像素级时间幅度转换器

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种像素级TAC。

背景技术

从人类文明诞生起，时间间隔测量这一难题便被提了出来，在人们上千年的发展史中，人们不断提出新的方法测量时间，从古代的滴漏计时到如今的钟表计时，测量时间间隔的方法不断完善。时至今日，许多现代化计时工具已经成功满足了人们日常生活中对时间间隔测量的需求。由于微观领域需要的时间的精度远远高于人们日常生活中所需要的时间精度，传统的时间间隔测量技术远远不能达到微观领域所需要的时间精度，所以当人们把目光放到微观领域时，时间间隔测量便再次被提了出来，只是微观领域里常见的是ns级甚至是ps级的时间间隔。在一些特殊的应用场合中，诸如三维成像技术中，时间间隔的测量结果不仅需要高精度，而且还要有很宽的动态范围。

在集成电路领域，人们通过时间幅度转换器(Time-to-Amplitude Converter，TAC)测量时间间隔。传统像素级时间幅度转换器TAC如图1所示，包括斜坡发生器和像素模块组成的阵列，其基本原理是全局的斜坡通过缓冲器推送到每一个像素模块内，像素模块内的采样保持电路采样时间终止时刻对应的斜坡电压，然后依据采样电压信号的大小量化时间的长短，便可测出时间的间隔，由于斜坡的摆幅受限于电源电压，那么时间幅度转换器TAC的动态范围和精度存在折衷，若斜坡的积分时间很长，那么时间幅度转换器TAC的动态范围也就很宽，但时间幅度转换器TAC的精度不高；若斜坡的积分时间很短，那么时间幅度转换器TAC的精度会很高，但时间幅度转换器TAC的动态范围会很窄。因此如何合理选取时间幅度转换器TAC的量程和分辨率，成为传统像素级时间幅度转换器TAC一个无法避免的难题，而对于宽动态范围高精度的应用场合，比如三维成像技术，传统像素级时间幅度转换器TAC是远远不能满足要求的。

发明内容

针对传统像素级时间幅度转换器TAC在动态范围和精度之间存在难以平衡的折衷这一问题，提出一种新型的像素级时间幅度转换器TAC，实现了高精度和宽动态范围的同时又具备功耗低和芯片面积小的优点。

本发明的技术方案是：

一种具有宽动态范围的高精度像素级时间幅度转换器，包括多个像素模块组成的像素阵列、阶梯方波信号产生模块和三角波信号产生模块，

所述阶梯方波信号产生模块用于产生阶梯方波信号STEP并输出到所述像素模块的第一输入端，所述三角波信号产生模块用于产生三角波信号TRIANGLE并输出到所述像素模块的第二输入端，所述像素模块用于采样并得到阶梯方波电压和三角波电压；

所述像素模块包括第一开关S1、第二开关S2、第一电容C1和第二电容C2，

第一开关S1的一端作为所述像素模块的第一输入端，其另一端作为所述像素模块的第一输出端输出所述阶梯方波电压并通过第一电容C1后接地；

第二开关S2的一端作为所述像素模块的第二输入端，其另一端作为所述像素模块的第二输出端输出所述三角波电压并通过第二电容C2后接地。

具体的，所述三角波信号产生模块包括第一运算放大器AMP1、第二运算放大器AMP2、第一比较器COMP1、第二比较器COMP2、第一电流源IB1、第二电流源IB2、第三开关S3、第四开关S4、第三电容C3、控制开关和RS触发器，

第一电流源IB1的负极接电源电压，其正极接控制开关的一端；

第二电流源IB2的负极接控制开关的另一端并通过第三开关S3后连接第一运算放大器AMP1的反相输入端，其正极接地；

第一运算放大器AMP1的同相输入端连接基准电压VREF，其输出端连接第一比较器COMP1的反相输入端、第二比较器COMP2的同相输入端和第二运算放大器AMP2的同相输入端；

第四开关S4和第三电容C3并联并接在第一运算放大器AMP1的反相输入端和输出端之间；

第一比较器的同相输入端连接上限电压VH，其输出端连接RS触发器的R输入端；

第二比较器的反相输入端连接下限电压VL，其输出端连接RS触发器的S输入端；

RS触发器的Q输出端连接控制开关的控制端；

第二运算放大器AMP2的输出端连接其反相输入端并作为所述三角波信号产生模块的输出端输出所述三角波信号TRIANGLE。

具体的，所述第一电流源IB1的电流值是第二电流源IB2的电流值的两倍。

具体的，所述下限电压VL的电压值等于所述基准电压VREF的电压值。

具体的，所述阶梯方波信号产生模块包括第三运算放大器AMP3、第四运算放大器AMP4、电阻R、第五开关S5、反相器和多级串联的单位电流单元，

所述单位电流单元包括一个D触发器、一个控制开关和一个第三电流源IB3，所述D触发器的使能端连接复位信号RESET，其Q输出端连接所述控制开关的控制端，所述控制开关一端连接所述第三运算放大器AMP3的反相输入端，另一端通过所述第三电流源IB3后接地；

第一级单位电流单元中D触发器的输入端连接电源电压，其时钟输入端连接时钟信号CLOCK；除第一级之外的其他级单位电流单元中D触发器的输入端连接上一级单位电流单元中D触发器的Q输出端，其时钟输入端连接时钟信号CLOCK经过反相器后的信号；

第三运算放大器AMP3的同相输入端连接基准电压VREF，其输出端连接第四运算放大器AMP4的同相输入端；

电阻R和第五开关S5并联并接在所述第三运算放大器AMP3的反相输入端和输出端之间；

第四运算放大器AMP4的输出端连接其反相输入端并作为所述阶梯方波信号产生模块的输出端输出所述阶梯方波信号STEP。

具体的，所述第三开关S3由时间起始信号STRAT控制，所述第四开关S4和第五开关S5由复位信号RESET控制，所述第一开关S1和第二开关S2由时间终止信号STOP控制。

本发明的工作原理为：

当时间起始信号START上升沿来临时，在像素模块外产生阶梯方波信号STEP和三角波信号TRIANGLE，并分别通过缓冲器Buffer推送到每个像素模块里面，缓冲器Buffer起匹配前后级的负载的作用。

每个像素模块里面均有两个简单的采样保持电路，并由独立的时间终止信号STOP控制，当像素模块内的时间终止信号STOP有效的那一时刻，采样保持电路分别采样此刻阶梯方波信号STEP对应的阶梯方波电压和三角波信号TRIANGLE对应的三角波电压，这样两个采样保持电容上分别记录两个电压，其中记录的阶梯方波电压用于量化时间的高位，记录的三角波电压用于量化时间的低位。可以看出时间测量的动态范围由阶梯方波决定，由于阶梯方波只是用于判断时间处于那一区间，因此可以把阶梯方波的上升时间变得很长，以此实现宽动态范围时间间隔的测量；而时间测量的精度主要由三角波决定，由于三角波输出电压具有重复性，因此时间测量的精度不再受电源电压的限制，因此可以把时间幅度转换器TAC的精度做到很高，便实现了宽动态范围高精度像素级时间幅度转换器TAC。

本发明的有益效果为：提出了一种新型的具有宽动态范围的高精度像素级时间幅度转换器TAC结构，利用阶梯方波量化时间的高位，三角波量化时间的低位，并且像素模块内的只是两个简单的采样保持电路，只需要很低的功耗和很小的面积便可实现；本发明在实现宽动态范围高精度像素级时间幅度转换器TAC的同时，又只占用极小的芯片面积。

附图说明

图1为传统像素级时间幅度转换器TAC的结构示意图；

图2为本发明提供的一种具有宽动态范围的高精度像素级时间幅度转换器TAC的结构示意图；

图3为实施例中三角波发生器结构示意图；

图4为实施例中三角波发生器的信号时序控制图；

图5为实施例中阶梯方波发生器的结构示意图；

图6为实施例中阶梯方波发生器的时序控制图；

图7为实施例中单个像素模块的结构示意图；

图8为实施例中单个像素模块的时序控制图。

具体实施方式

下面结合附图和具体实施例对本发明的具体实施方式进行描述。

如图2所示为本发明提供的一种具有宽动态范围的高精度像素级时间幅度转换器TAC的结构示意图，和传统像素级时间幅度转换器TAC相比，本发明用采样的阶梯方波电压量化时间的高位，以判断时间处于哪一区间，用采样的三角波电压来量化时间的低位，这样便实现了宽动态范围高精度像素级时间幅度转换器TAC，下面详细介绍本发明的每一模块。

本实施例中三角波信号产生模块采用三角波发生器，图3和图4分别是三角波发生器的结构示意图和时序控制图，三角波发生器包括第一运算放大器AMP1、第二运算放大器AMP2、第一比较器COMP1、第二比较器COMP2、第一电流源IB1、第二电流源IB2、第三开关S3、第四开关S4、第三电容C3、控制开关和RS触发器，第一电流源IB1的负极接电源电压，其正极接控制开关的一端；第二电流源IB2的负极接控制开关的另一端并通过第三开关S3后连接第一运算放大器AMP1的反相输入端，其正极接地；第一运算放大器AMP1的同相输入端连接基准电压VREF，其输出端连接第一比较器COMP1的反相输入端、第二比较器COMP2的同相输入端和第二运算放大器AMP2的同相输入端；第四开关S4和第三电容C3并联并接在第一运算放大器AMP1的反相输入端和输出端之间；第一比较器的同相输入端连接上限电压VH，其输出端连接RS触发器的R输入端；第二比较器的反相输入端连接下限电压VL，其输出端连接RS触发器的S输入端；RS触发器的Q输出端连接控制开关的控制端；第二运算放大器AMP2的输出端连接其反相输入端并作为所述三角波信号产生模块的输出端输出所述三角波信号TRIANGLE。其中第一电流源IB1的电流值是第二电流源IB2的电流值的两倍，下限电压VL的电压值等于所述基准电压VREF的电压值。

三角波的产生主要由三个阶段组成，分别是复位阶段，产生三角波阶段和保持阶段。

当电路处于复位阶段时，复位信号RESET为高电平，第一运算放大器AMP1做单位增益缓冲器，其输出端电压被置位到基准电压VREF，与此同时，时间起始信号START为低电平，因此没有前级电流流过第一运算放大器AMP1。

当复位阶段完成时，复位信号RESET和时间起始信号START同时反转，那么电路便进入了产生三角波的阶段，此时第一运算放大器AMP1与第三电容C3构成一个积分器，因复位后RS触发器的Q输出端为低电平，那么此时只有第二电流源IB2的电流I1会流过积分器，因电流I1不断抽取积分器中第三电容C3上存储的电荷，积分器输出端电压逐渐上升，那么则有

积分器输出电压不断上升，第一比较器COMP1不断比较积分器输出电压和上限电压VH的大小，当积分器输出端电压高于上限电压VH时，第一比较器COMP1输出端电压会迅速翻转到0，即RS触发器的R输入端迅速翻转到0，由于积分器的输出电压一直高于下限电压VL，那么第二比较器COMP2的输出端电压维持高电平不变，RS触发器处于置位阶段，其Q输出端会迅速从低高位0翻转到高电位1，此时，第一电流源IB1的电流和第二电流源IB2的电流同时流过积分器，但由于第二电流源IB2的电流只有第一电流源IB1的电流的一半，因此流经积分器的等效总电流是大小为I的向下灌入电流，由于不断有电流灌入积分器中的第三电容C3，此时积分器的输出电压产生向下的斜坡，那么则有

当司仪积分器输出电压低于上限电压VH时，第一比较器COMP1输出端又迅速从低电平翻转到高电平，那么RS触发器的R＝1，S＝1，RS触发器处于保持状态，RS触发器的Q输出端保持为高电平不变，由于第一比较器COMP1输出端保持低电平的时间很短，因此表现为一窄脉冲信号。

与上升阶段类似，积分器输出电压不断下降，第二比较器COMP2不断比较积分器输出电压和下限电压VL的大小，当积分器输出端电压高于下限电压VL时，第二比较器COMP2输出端电压会迅速翻转到0，即RS触发器的S输入端迅速翻转到0，由于积分器的输出电压一直低于上限电压VH，那么第一比较器COMP1的输出端电压维持高电平不变，RS触发器处于复位阶段，其Q输出端会迅速从低高位1翻转到高电位0，此时只有第二电流源IB2的电流I1会流过积分器，电流I1不断抽取积分器中第三电容C3上存储的电荷，输出端电压逐渐上升，此时与刚开始产生斜坡信号的情况相同，为了产生较为理想的三角波，应有VREF＝VL，那么此时

当积分器输出电压高于下限电压VL时，第二比较器COMP2输出端又迅速从低电平翻转到高电平，那么RS触发器的R＝1，S＝1，RS触发器处于保持状态，RS触发器输出端Q保持为低电平不变，由于第二比较器COMP2输出端保持低电平的时间很短，因此表现为一窄脉冲信号。

此时整个电路便又回到了起始状态，那么不断的重复下去，积分器输出端便交替的产生向上和向下的斜坡，如此便产生了三角波。

当产生三角波的阶段完成后，时间起始信号START由高电平翻转为低电平，此时便进入了保持阶段，由于时间起始信号START控制的开关关断，此时不再有电流抽取或者灌入积分器中第三电容C3上存储的电荷，积分器输出端电压不再变化。

第二运算放大器AMP2接成单位增益缓冲器，其作用便是匹配前后级的负载，将积分器产生的三角波推送到像素内。

本实施例中的阶梯方波信号产生模块采用阶梯方波发生器，图5和图6分别是阶梯方波发生器的结构示意图和时序控制图，阶梯方波发生器包括第三运算放大器AMP3、第四运算放大器AMP4、电阻R、第五开关S5、反相器和多级串联的单位电流单元，所述单位电流单元包括一个D触发器、一个控制开关和一个第三电流源IB3，所述D触发器的使能端连接复位信号RESET，其Q输出端连接所述控制开关的控制端，所述控制开关一端连接所述第三运算放大器AMP3的反相输入端，另一端通过所述第三电流源IB3后接地；第一级单位电流单元中D触发器的输入端连接电源电压，其时钟输入端连接时钟信号CLOCK；除第一级之外的其他级单位电流单元中D触发器的输入端连接上一级单位电流单元中D触发器的Q输出端，其时钟输入端连接时钟信号CLOCK经过反相器后的信号；第三运算放大器AMP3的同相输入端连接基准电压VREF，其输出端连接第四运算放大器AMP4的同相输入端；电阻R和第五开关S5并联并接在所述第三运算放大器AMP3的反相输入端和输出端之间；第四运算放大器AMP4的输出端连接其反相输入端并作为所述阶梯方波信号产生模块的输出端输出所述阶梯方波信号STEP。

阶梯方波发生器整体架构是一个电流舵DAC，与三角波类似，阶梯方波的产生也分为三个阶段，分别是复位阶段，产生阶梯方波阶段和保持阶段。

阶梯方波产生时，需要一个时钟信号CLOCK，而三角波产生电路中RS触发器的Q输出端恰巧能提供这样的时钟，不再需要片外单独提供时钟。

首先阶梯方波电路进入复位阶段，复位信号RESET处于高电平，此时D触发器的Q输出端Q0，Q1，Q2，Q3等全部置位到低电平，同时第三运算放大器AMP3接成单位增益缓冲器的形式，输出端被置位到基准电压VREF。

当复位阶段完成后，复位信号RESET由高电平翻转到低电平，电路进入产生阶梯方波的阶段，此时第三运算放大器AMP3输出端电压保持为基准电压VREF。

当时钟信号CLOCK第一个上升沿来临时，由于只有第一级单位电流单元中的D触发器的输入端D0为高电平，那么第一级单位电流单元中的D触发器的Q输出端Q0会迅速翻转到高电平，其余保持为低电平不变，此时Q0控制的开关也会导通，将会有电流I流过电阻R，那么第三运算放大器AMP3输出端电压会从基准电压VREF迅速翻转到VREF+IR。

当时钟信号CLOCK第一个下降沿来临时，由于第二级单位电流单元中的触发器D1和第四级单位电流单元中的触发器D3的时钟输入端前有一个反相器，那么对于触发器D1和D3而言，相当于时钟上升沿来临，而此时只有D1触发器的输入端即第一级单位电流单元中D触发器的输出端Q0为高电平，那么第二级单位电流单元中的触发器D1的输出端Q1会迅速翻转到高电平，其余保持为低电平不变，此时Q1控制的开关也会导通，将会有电流2I流过电阻R，那么第三运算放大器AMP3输出端电压会从VREF+IR迅速翻转到VREF+2IR。

如此不断的重复下去，第三运算放大器AMP3输出端便产生阶梯方波。

当三角波产生完成后，RS触发器输出端Q不再翻转，时钟信号CLOCK也跟着不再翻转，因此流过电阻R的电流不再增加，电路进入保持阶段，第三运算放大器AMP3输出端将维持为某一电压不再变化。

类似地，第四运算放大器AMP4接成单位增益缓冲器，其作用便是匹配前后级的负载，将产生的阶梯方波推送到像素模块内。

图7和图8分别是每个像素模块内的电路结构图和时序控制图，像素模块内有两个简单的采样保持电路，每个采样保持电路只有一个开关和电容，当像素内的时间终止信号STOP为高电平时，电容上电压跟随阶梯方波和三角波的电压，当时间终止信号STOP由高电平翻转到低电平的瞬间，电容上的电压不再随阶梯方波和三角波的电压变化而变化，相应的采样保持电路采样了时间终止信号STOP翻转时刻阶梯方波信号和三角波信号对应的电压，然后用采样的阶梯方波的电压量化时间的高位，采样的三角波电压量化时间的低位，便可实现宽动态范围高精度的时间幅度转换器TAC，同时，像素模块内的电路非常简单，只占用极小的面积，且静态功耗为零，这样便容易在同一芯片上集成成千上万个时间幅度转换器TAC，宽动态范围高精度像素级时间幅度转换器TAC便得以实现。

本发明针对传统像素级时间幅度转换器TAC无法同时实现高精度和宽动态范围，提出的一种用采样的阶梯方波电压量化时间的高位，用采样的三角波电压量化时间的低位，这样便在实现时间测量高精度的同时，又可以实现大的动态范围，同时，由于像素内的电路结构简单，每个像素面积也不大，便于在同一芯片上大规模的集成时间幅度转换器TAC，这样便可实现宽动态范围高精度像素级时间幅度转换器TAC。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种具有宽动态范围的高精度像素级时间幅度转换器，包括多个像素模块组成的像素阵列，其特征在于，所述时间幅度转换器还包括阶梯方波信号产生模块和三角波信号产生模块，

所述阶梯方波信号产生模块用于产生阶梯方波信号(STEP)并输出到所述像素模块的第一输入端，所述三角波信号产生模块用于产生三角波信号(TRIANGLE)并输出到所述像素模块的第二输入端，所述像素模块用于采样并得到阶梯方波电压和三角波电压；

所述像素模块包括第一开关(S1)、第二开关(S2)、第一电容(C1)和第二电容(C2)，

第一开关(S1)的一端作为所述像素模块的第一输入端，其另一端作为所述像素模块的第一输出端输出所述阶梯方波电压并通过第一电容(C1)后接地；

第二开关(S2)的一端作为所述像素模块的第二输入端，其另一端作为所述像素模块的第二输出端输出所述三角波电压并通过第二电容(C2)后接地。

2.根据权利要求1所述的具有宽动态范围的高精度像素级时间幅度转换器，其特征在于，所述三角波信号产生模块包括第一运算放大器(AMP1)、第二运算放大器(AMP2)、第一比较器(COMP1)、第二比较器(COMP2)、第一电流源(IB1)、第二电流源(IB2)、第三开关(S3)、第四开关(S4)、第三电容(C3)、控制开关和RS触发器，

第一电流源(IB1)的负极接电源电压，其正极接控制开关的一端；

第二电流源(IB2)的负极接控制开关的另一端并通过第三开关(S3)后连接第一运算放大器(AMP1)的反相输入端，其正极接地；

第一运算放大器(AMP1)的同相输入端连接基准电压(VREF)，其输出端连接第一比较器(COMP1)的反相输入端、第二比较器(COMP2)的同相输入端和第二运算放大器(AMP2)的同相输入端；

第四开关(S4)和第三电容(C3)并联并接在第一运算放大器(AMP1)的反相输入端和输出端之间；

第一比较器的同相输入端连接上限电压(VH)，其输出端连接RS触发器的R输入端；

第二比较器的反相输入端连接下限电压(VL)，其输出端连接RS触发器的S输入端；

RS触发器的Q输出端连接控制开关的控制端；

第二运算放大器(AMP2)的输出端连接其反相输入端并作为所述三角波信号产生模块的输出端输出所述三角波信号(TRIANGLE)。

3.根据权利要求2所述的具有宽动态范围的高精度像素级时间幅度转换器，其特征在于，所述第一电流源(IB1)的电流值是第二电流源(IB2)的电流值的两倍。

4.根据权利要求3所述的具有宽动态范围的高精度像素级时间幅度转换器，其特征在于，所述下限电压(VL)的电压值等于所述基准电压(VREF)的电压值。

5.根据权利要求1所述的具有宽动态范围的高精度像素级时间幅度转换器，其特征在于，所述阶梯方波信号产生模块包括第三运算放大器(AMP3)、第四运算放大器(AMP4)、电阻(R)、第五开关(S5)、反相器和多级串联的单位电流单元，

所述单位电流单元包括一个D触发器、一个控制开关和一个第三电流源(IB3)，所述D触发器的使能端连接复位信号(RESET)，其Q输出端连接所述控制开关的控制端，所述控制开关一端连接所述第三运算放大器(AMP3)的反相输入端，另一端通过所述第三电流源(IB3)后接地；

第一级单位电流单元中D触发器的输入端连接电源电压，其时钟输入端连接时钟信号(CLOCK)；除第一级之外的其他级单位电流单元中D触发器的输入端连接上一级单位电流单元中D触发器的Q输出端，其时钟输入端连接时钟信号(CLOCK)经过反相器后的信号；

第三运算放大器(AMP3)的同相输入端连接基准电压(VREF)，其输出端连接第四运算放大器(AMP4)的同相输入端；

电阻(R)和第五开关(S5)并联并接在所述第三运算放大器(AMP3)的反相输入端和输出端之间；

第四运算放大器(AMP4)的输出端连接其反相输入端并作为所述阶梯方波信号产生模块的输出端输出所述阶梯方波信号(STEP)。

6.根据权利要求2或5所述的具有宽动态范围的高精度像素级时间幅度转换器，其特征在于，所述第三开关(S3)由时间起始信号(STRAT)控制，所述第四开关(S4)和第五开关(S5)由复位信号(RESET)控制，所述第一开关(S1)和第二开关(S2)由时间终止信号(STOP)控制。