CN107508600B - 用于具有并联耦接的积分器的δσadc的方法和设备 - Google Patents

用于具有并联耦接的积分器的δσadc的方法和设备 Download PDF

Info

Publication number
CN107508600B
CN107508600B CN201710158469.1A CN201710158469A CN107508600B CN 107508600 B CN107508600 B CN 107508600B CN 201710158469 A CN201710158469 A CN 201710158469A CN 107508600 B CN107508600 B CN 107508600B
Authority
CN
China
Prior art keywords
stage
integrator
delta
digital
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710158469.1A
Other languages
English (en)
Other versions
CN107508600A (zh
Inventor
大西章申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN107508600A publication Critical patent/CN107508600A/zh
Application granted granted Critical
Publication of CN107508600B publication Critical patent/CN107508600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • H04R3/06—Circuits for transducers, loudspeakers or microphones for correcting frequency response of electrostatic transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及用于具有并联耦接的积分器的ΔΣADC的方法和设备。本发明技术的各种实施方案可包括用于Δ‑ΣADC的方法和装置。所述方法和装置可包括接收)通往至少两个并联连接的第一级积分器和对应的反馈DAC的输入信号，以及同时通过所述第一级积分器中的每个对所述输入信号进行积分。所述方法和装置还可以包括与所述第一级积分器串联连接的第二级积分器、量化器和耦接在所述量化器的输出与所述第一级积分器的输入之间的数模转换器。

Description

用于具有并联耦接的积分器的ΔΣADC的方法和设备
背景技术
模数转换器(ADC)在多种电子装置和系统中用于将模拟信号转换成数字信号。一种常用的ADC架构为Δ-ΣADC。Δ-ΣADC的差异化方面包括使用过采样结合抽取滤波和量化噪声整形。Δ-ΣADC的有利特性包括高分辨率和高稳定性。由于这些特性，经常选择Δ-ΣADC用于音频系统，诸如听力装置、麦克风等。
然而，由于使用Δ-ΣADC的许多装置的低工作电压，信噪比(SNR)性能和动态范围可能被极大地降低。系统的动态范围可被描述为系统的噪声分量与削波开始(电源不再足以提供更大波形时的电平)之间的振幅范围，而SNR可被描述为信号分量(在某个任意电平)与噪声分量的比率。
许多音频应用需要增强的SNR性能和动态范围，同时保持特定的设计规范，诸如工作电压和过采样比。其他考虑方面涉及ADC的制造成本，因为芯片面积的增大增加了ADC的总成本。
为了改善Δ-ΣADC的SNR，必须减小系统内的噪声和/或增加信号。通常与采用开关电容器型积分器的Δ-ΣADC相关的噪声是kT/C噪声，其中k、T和C分别表示玻尔兹曼常数、绝对温度和电容值。该噪声描述了当在电容器上采样时，添加至信号的总热噪声功率。减小该噪声的一种方法是增大电容。由于电容器的电容可以用等式C＝εA/d来大致估计(其中C为以法拉为单位的电容，ε为电介质的介电常数，A为板重叠的面积，以平方米为单位，并且d为板之间的距离，以米为单位)，所以可以通过增大面积A来增大电容。然而，使用这种方法增大电容导致时间常数较大，从而导致开关操作较慢。
通常在Δ-ΣADC中使用的运算放大器(“op-amp”)也是产生噪声的原因，诸如闪烁噪声(也称为“1/f噪声”)和热噪声。减小运算放大器产生的噪声可以进一步改善Δ-ΣADC的SNR。然而，满足系统的所需规格，诸如特定的过采样比和工作电压，同时在运算放大器中实现高性能是困难的，这至少部分地是由于所有频带可能对于采样系统都是必要的(诸如在开关电容器配置中)。此外，通过常规方法减小运算放大器噪声导致在IC上占据非常大的面积的晶体管，这大大增加了电流和功耗。
附图说明
当结合以下示例性附图考虑时，可通过参照具体实施方式而得到对本发明技术的更完整的理解。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。
图1代表性地示出了根据本发明技术的示例性实施方案的系统；
图2代表性地示出了根据本发明技术的示例性实施方案的Δ-ΣADC的框图；
图3代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的框图；
图4代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的框图；
图5代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的框图；
图6代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的框图；
图7代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的框图；
图8A-图8C代表性地示出了根据本发明技术的示例性实施方案的Δ-Σ调制器的局部电路示意图；
图9代表性地示出了根据本发明技术的示例性实施方案的积分器电路；并且
图10代表性地示出了根据本发明技术的示例性实施方案的积分器电路。
具体实施方式
本发明技术可在功能块组件和各种加工步骤方面进行描述。这样的功能块可通过被构造成执行指定功能并且实现各种结果的任何数量的组件实现。例如，本发明技术可采用可执行多种功能的各种半导体器件，诸如晶体管、电容器等。此外，本发明技术可结合任何数量的电子系统来实施，并且所述设备仅为所述技术的一种示例性应用。此外，本发明技术可采用用于信号采样、信号滤波、信号量化等的任何数量的常规技术。
用于根据本发明技术的各个方面的Δ-ΣADC的方法和设备可以结合任何适当的电子系统(诸如音频系统、麦克风系统、视频电话、声学系统、听力装置等)来操作。参见图1，根据本发明技术的各个方面的电子装置可包括音频系统，在此例中，为数字微机电系统(MEMS)麦克风集成芯片105。该系统可包括MEMS装置110、前置放大器115、第一滤波器120和Δ-ΣADC 125。
在各种实施方案中，MEMS装置110可以(例如)使用压敏膜将声音转换成电信号。MEMS装置110可以用常规的MEMS处理技术制成。可以经由前置放大器115和第一滤波器120将MEMS装置110的输出130耦接到Δ-ΣADC 125的输入端子140上。在各种实施方案中，第一滤波器120可包括低通滤波器，以滤除高于预定频率的信号并防止混叠。前置放大器115和第一滤波器120可以用任何常规的半导体材料和技术制成。
在各种实施方案中，IC 105可耦接到用于产生时序信号CLK的时钟发生器或其他时序电路(未示出)上或者包括它们。可将时序信号CLK传送至IC 105的输入。时钟发生器可产生对称的方波或其他合适的波形。在一个实施方案中，时钟发生器可产生两相、非重叠的时序信号。在替代实施方案中，时钟发生器可以产生四相的、非重叠的时序信号，这可以提供增强的性能。在各种实施方案中，时钟发生器可由谐振电路和放大器形成。时钟发生器可以形成在与IC 105相同的芯片上或者配套芯片上。
参见图2，在示例性实施方案中，Δ-ΣADC 125可包括Δ-Σ调制器200和用于将模拟信号转换成数字信号的数字电路205。数字电路205可包括抽取滤波器210和第二滤波器215。在各种实施方案中，第二滤波器215可包括用于滤除低于预定频率的信号的高通滤波器。数字电路205可以形成在与IC 105相同的芯片上或者配套芯片上。
参见图3，在各种实施方案中，Δ-Σ调制器200可包括多个第一级积分器300。可将多个第一级积分器300与输入信号并联连接。在各种实施方案中，积分器300同时对输入信号进行积分并产生输出信号。然后每个第一级积分器300的输出信号可以用作到第二级积分器305的输入。可将第二级积分器305与并联连接的第一级积分器300串联连接。在各种实施方案中，Δ-Σ调制器200包括加法功能330，诸如加法器电路，其中将第一级积分器305的输出相加。
在各种实施方案中，可将第三级积分器310和第四级积分器315与第二级积分器305串联连接。由第二级积分器305产生的输出可用作第三级的输入积分器310的输入，并且由第三级积分器310产生的输出可用作第四级积分器315的输入。
在各种实施方案中，可将每个积分器的模拟输入和输出连接至组合单元340，诸如加法器电路。组合单元可产生代表输出和模拟输入的和的输出。可将组合单元340的输出连接至量化器320的输入。
在各种实施方案中，Δ-Σ调制器200可包括从第四级积分器315的输出到第三级积分器310的输入的局部反馈，以优化量化噪声。在各种实施方案中，可将作为电容器实施的系数插入每个积分器和/或组合单元340中，以稳定Δ-Σ调制器200。该系数可被选择用于特定设计或用以实现特定性能规格。
在各种实施方案中，Δ-Σ调制器200还可以包括量化器320。可经由组合单元340将量化器320与串联链中的最后一个积分器串联连接。可将量化器320的输出端子335连接至数字电路205的输入。在各种实施方案中，量化器可输出单比特值，而其他实施方案可输出多比特值。
还可以经由一个或多个反馈数模转换器(DAC)325将量化器320的输出端子335耦接到第一级积分器300上。在示例性实施方案中，将每个第一级积分器300连接至专用反馈DAC 325。例如，将第一个第一级积分器300(1)耦接到第一反馈DAC 325(1)上，将第二个第一级积分器300(2)耦接到第二反馈DAC 325(2)上，并将第n个第一级积分器300(n)耦接到第n反馈DAC 325(n)上。反馈DAC可包括单比特DAC或多比特DAC。例如，如果量化器320输出多比特值，则反馈DAC可与量化器320的比特值匹配。
在各种实施方案中，可根据特定应用以各种配置来布置Δ-Σ调制器。例如，Δ-Σ调制器200可包括前馈配置、反馈配置或级联配置。另外，Δ-Σ调制器200可作为连续时间调制器或离散时间调制器来实现。例如，连续时间调制器可以用RC积分器1000(图10)来实现并在S域(即1/s)中表示，并且离散时间调制器可以用开关电容积分器来实现并在Z域中表示。可以根据特定应用的设计选择来选择拓扑。例如，连续时间系统在给定功率下可产生比离散时间系统更少的噪声。然而，连续时间系统可能受制于有限的采样率范围，并且可能易受带外信号的影响。另外，前馈配置可以对高速多比特调制器造成时序约束。此外，可以根据期望的噪声整形特性来选择Δ-Σ调制器的阶数。
参见图4，在以前馈配置布置的四阶Δ-Σ调制器200的示例性实施方案中，Δ-Σ调制器200包括与输入信号并联连接的两个第一级积分器。Δ-Σ调制器200还包括串联连接的第二级积分器305、第三级积分器310和第四级积分器315，以及经由组合单元340与第四级积分器315串联连接的量化器320。Δ-Σ调制器200可包括从第四级积分器315的输出到第三级积分器310的输入的局部反馈，以优化量化噪声。可将量化器320的输出端子335分别经由反馈DAC 325(1)、325(2)耦接到第一级积分器300(1)、300(2)中的每一个上。可以根据常规的或其他适当的标准来选择每个积分器和组合单元340的系数。
参见图5，在以反馈配置布置的四阶Δ-Σ调制器200的实施方案中，Δ-Σ调制器200包括与输入信号并联连接的两个第一级积分器300。Δ-Σ调制器200还包括串联连接的第二级积分器305、第三级积分器310和第四级积分器315，以及与第四级积分器315串联连接的量化器320。
Δ-Σ调制器200可包括从第四级积分器315的输出到第三级积分器310的输入的局部反馈，以优化量化噪声。可将量化器320的输出端子335分别经由反馈DAC 325(1)、325(2)耦接到第一级积分器300(1)、300(2)中的每一个上。在当前的实施方案中，Δ-Σ调制器200还可以包括附加反馈DAC 345、335、355，其中的每个分别耦接到第二级、第三级和第四级积分器上。为了简洁起见，此处不详细描述每个积分器的系数。
参见图6，在以前馈配置布置的四阶离散时间Δ-Σ调制器200的示例性实施方案中，Δ-Σ调制器200包括与输入信号并联连接的两个第一级积分器300。Δ-Σ调制器200还包括串联连接的第二级积分器305、第三级积分器310和第四级积分器315，以及经由组合单元340与第四级积分器315串联连接的量化器320。在本发明实施方案中，积分器300、305、310、315在Z域中表示，其中积分器的输出可表示为z-1/(1-z-1)。
参见图7，在以级联配置布置的三阶Δ-Σ调制器200的示例性实施方案中，Δ-Σ调制器200包括与输入信号并联连接的两个第一级积分器300。Δ-Σ调制器200还包括串联连接的第二级积分器305和第三级积分器310。
具有级联配置的Δ-Σ调制器200可包括多个量化器320(1)、320(2)。每个量化器320(1)、320(2)可从第二级积分器305或第三级积分器310中的一个接收信号。可将量化器320(1)的输出端子335(1)分别经由反馈DAC 325(1)、325(2)耦接到第一级积分器300(1)、300(2)上。此外，可经由反馈DAC 325(3)将量化器320(1)的输出端子335(1)耦接到第二级积分器305上。可经由反馈DAC 325(4)将量化器320(2)的输出端子335(2)耦接到第三级积分器310上。然后可将量化器320(1)、320(2)的输出335(1)、335(2)传输至数字信号处理器700，以便在传输至数字电路205之前进行进一步处理。为了简洁起见，在此不详细描述每个积分器和数字信号处理器700的系数。
参考图8A-图8B，在示例性实施方案中，第一级积分器300(1)、300(2)中的每个可包括完全差分开关电容器型积分器，其具有提供与共模电压对称的差分电压的两个输出端子。可将第一级积分器300(1)、300(2)连接至正输入电压VinP和负输入电压VinN，以形成正相积分器或负相积分器。在本发明实施方案中，两个第一级积分器300(1)、300(2)被配置为正相积分器。
参见图8C，在替代实施方案中，第一个第一级积分器300(1)可被配置为正相积分器，而第二个第一级积分器300(2)可被配置为负相积分器。在本发明实施方案中，第二个第一级积分器300(2)的运算放大器的正端子连接至正输入VinP，而运算放大器的负端子连接至负输入VinN。可以根据前置放大器115(图1)的特性或系统105(图1)的要求规格来适当地选择正相积分器和负相积分器。
在各种实施方案中，第二级积分器305还可以包括完全差分开关电容器型积分器。在各种实施方案中，第二级积分器305还可以实现加法功能330。
参考图9，在各种实施方案中，积分器300可包括运算放大器(“op-amp”)900、多个开关装置S1:S8、第一采样电容器C1(a)和第二采样电容器C1(b)以及第一积分电容器C2(a)和第二积分电容器C2(b)。积分器300可以利用任何合适的技术和/或制造方法(诸如CMOS技术)形成。
在各种实施方案中，采样电容器C1(a)、C1(b)可具有相同的电容值。相似地，积分电容器C2(a)、C2(b)可具有相同的电容值。可将第一采样电容器C1(a)和第一积分电容器C2(a)的电容比(即C1(a)/C2(a))表示为积分系数。例如，可将积分系数设置为小于1的值，以稳定调制器200。相似地，可将第二采样电容器C1(b)和第二积分电容器C2(b)的电容比(即C1(b)/C2(b))表示为积分系数。这些积分系数可被设计为具有相同的值。
在各种实施方案中，开关装置S1:S8可包括晶体管并且可接收由时钟发生器提供的控制信号。
可经由开关装置S1、S2将采样电容器C1(a)、C1(b)中的每个的第一板910(1)、910(2)选择性地耦接到输入端子Vin(P)、Vin(N)上，并且可经由开关装置S7、S8将采样电容器C1(a)、C1(b)中的每个的第二板920(1)、920(2)选择性地耦接到运算放大器900上。
可将每个积分电容器C2(a)、C2(b)耦接在运算放大器900的输出端子Vout(P)、Vout(N)与输入端子905(1)、905(2)之间。例如，可将第一积分电容器C2(a)耦接在正输出端子Vout(P)与负输入端子905(1)之间，同时可将第二积分电容器C2(b)耦接在负输出端子Vout(N)与正输入端子905(2)之间。
还可以经由开关装置S4、S3将参考电压Vref选择性地耦接到运算放大器输入端子905(1)、905(2)上。
在各种实施方案中，反馈DAC 325可从量化器320(图3)接收信号DA_CTL。可将反馈DAC 325表示为接收信号DA_CTLP的正DAC，和接收信号DA_CTLN的负DAC。反馈DAC 325可包括开关装置和电容器CDAC。至少一个开关装置耦接到电压VDAC。正电压VDAC+与信号DA_CTLP相关联，并且负电压VDAC-与信号DA_CTLN相关联。基于量化器320的输出选择电压VDAC。例如，如果反馈DAC 325接收到正信号DA_CTLP，则通过控制开关装置来选择正电压VDAC+；相反，如果反馈DAC 325接收到负信号DA_CTLN，则通过控制开关装置来选择负电压VDAC-。
返回参见图8B-图8C，在各种实施方案中，第一个第一级积分器300(1)的运算放大器900(1)的尺寸和拓扑结构可以实质上等于第二个第一级积分器300(2)的运算放大器900(2)。在各种实施方案中，第一个第一级积分器300(1)的采样电容器C1(1)(a)、C1(1)(b)可与第二个第一级积分器300(2)的采样电容器C1(2)(a)、C1(2)(b)具有实质上相等的电容值。在各种实施方案中，第一个第一级积分器300(1)的开关装置的数量和尺寸可以实质上等于第二个第一级积分器300(2)的开关装置的数量和尺寸。
相似地，在各种实施方案中，反馈DAC 325(1)、325(2)的电容器的数量和电容值可以实质上相等。反馈DAC 325(1)、325(2)的开关装置的数量和尺寸可以实质上相等。
并联连接积分器产生等效电容Ceq，这可增加与第一级积分器300相关联的总电容。对于N个第一级积分器300，等效电容Ceq可用以下公式计算：
Figure BDA0001247822180000081
使用该拓扑结构，开关操作不会减少，因为可以通过利用具有较小面积A的电容器来提高第一级积分器的总电容。并联连接的反馈DAC 325的电容也可以用相同的公式计算。
因此，通过并联布置第一级积分器300并且并联布置反馈DAC 325，信号分量增大N倍，而噪声分量增大N的平方根，其中N分别表示并联耦接的积分器和反馈DAC的数量。因此，Δ-Σ调制器200的SNR提高了N/(N的平方根)倍。SNR也可以用分贝(dB)表示，其中SNR提高了10×log10(N)dB。例如，如果两(2)个第一级积分器300与输入信号Vin并联连接并且两(2)个反馈DAC 325并联连接，则N等于2。在这种情况下，信号分量提高2倍(即6dB)，噪声分量仅提高2的平方根(即3dB)。因此，SNR提高了3dB。这种布置不需要提高IC 105的工作电压，并且可以最小的电路修改和加速的开发时间来产生。此外，IC 105的尺寸也没有大大增加，从而保持较低的制造成本。同时，由于噪声分量仅稍微地增大，因此系统能够实现宽的动态范围。
在操作中，再次参见图9，在输入端子Vin(P)、Vin(N)之间施加输入信号。在各种实施方案中，(例如)由时钟发生器产生的时序信号950可以是两相的、非重叠的时序信号。然而，在替代实施方案中，可利用四相时序信号以获得更高的性能。
在利用两相时序的实施方案中，在第一相φ1期间，开关装置S1:S4闭合(即导通)，从而允许对采样电容器C1(a)、C1(b)中的每个的第一板910(1)、910(2)上的差分输入电压进行采样。开关装置S5:S8打开(即断开)，从而使第二板920(1)、920(2)保持在参考电压Vref电平下。在第一相φ1期间，由于开关装置S7、S8是断开的，所以运算放大器900与采样电容器C1(a)、C1(b)隔离，并且运算放大器输出在先前积分值处保持恒定。
在第二相φ2期间，采样电容器C1(a)、C1(b)的第一板910(1)、910(2)经历差分电位偏移，而第二板920(1)、920(2)经由开关装置S7、S8耦接到运算放大器900上。该偏移使运算放大器900将电荷传送至积分电容器C2(a)、C2(b)，导致输出电压偏移。输出电压可被传输至第二级积分器305，其中信号被再次积分。
在各种实施方案中，输出电压也可被传输至量化器320(图3)。例如，在四阶Δ-Σ调制器中，第二级积分器305的输出电压可用作第三级积分器310的输入，以及被传输至量化器320的输入。相似地，第三级积分器310的输出电压可用作第四级积分器314的输入，以及被传输至量化器320的输入。
在使用离散时间调制器200(图6)的实施方案中，操作可以与时序信号950同步。例如，积分器300、305、310、315、反馈DAC 325、量化器320、加法功能330和组合单元340的操作与时序信号950同步。
在各种实施方案中，上述积分处理可被执行任何次数并且基于特定应用进行选择。例如，一些应用可能需要具有第一、第二、第三和第四级积分器的四阶Δ-Σ调制器。另外，模数转换过程可以重复任何次数，并且可适合于特定的应用或系统规格。
在各种实施方案中，对应于第一相φ1和第二相φ2的时序信号950可以在第一相φ1时序信号的下降沿与第二相φ2时序信号的上升沿之间具有轻微的延迟。具体地讲，时序信号950的第一相φ1和第二相φ2可以偏移180度并且可以具有相同的频率。
再次参见图4，在最终积分之后，例如在这种情况下，最终积分器将为第四级积分器315，输出电压可被传输至量化器320，其中量化器320将模拟信号表示为数字信号。然后可将数字信号传输至数字电路205，以进行进一步处理。在示例性实施方案中，数字信号还可以被传输至反馈DAC 325。
重新参见图8A-图8C，在各个实施方案中，控制采样电容器C1(1)(a)、C1(1)(b)、C1(2)(a)、C1(2)(b)中的每个的时序信号可被选择用于特定的应用。例如，参见图8B，第一级积分器300(1)、300(2)中的每个可作为两(2)个正相积分器操作，其中采样电容器C1(1)(a)、C1(1)(b)、C1(2)(a)、C1(2)(b)在第一相φ1期间同时对输入电压进行采样。在替代实施方案中，参见图8C，第一个第一级积分器300(1)可作为正相积分器操作，其中采样电容器C1(1)(a)、C1(1)(b)在第一相φ1期间对输入电压进行采样，并且第二个第一级积分器300(2)可作为负相积分器操作，其中采样电容器C1(2)(a)、C1(2)(b)在反相(在这种情况下为第二相φ2)期间对输入电压进行采样。
根据一个实施方案，具有输出端子的Δ-Σ调制器包括：并联连接的至少两个第一级积分器(例如元件300(1)至300(n)；与第一级积分器串联连接的第二级积分器(例如元件305)；和至少两个数模转换器(例如元件325)，其中第一数模转换器(例如元件325(1))耦接在Δ-Σ调制器的输出与第一个第一级积分器(例如元件300(1))的输入之间，并且第二数模转换器(例如元件325(2))耦接在Δ-Σ调制器的输出与第二个第一级级集成器(例如元件300(2))的输入之间。
根据一个实施方案，积分器中的每个包括完全差分拓扑。
根据一个实施方案，数模转换器中的至少一个为单比特转换器，并且量化器为单比特量化器。
根据一个实施方案，第一和第二数模转换器为多比特转换器，并且量化器为多比特量化器。
根据一个实施方案，第一级积分器中的至少一个被配置为负相积分器。
根据一个实施方案，第一级积分器中的每个被配置为正相积分器。
根据一个实施方案，第二级积分器包括加法功能。
根据一个实施方案，第一级积分器的电容器具有实质上彼此相等的电容值，第一级积分器的开关装置的尺寸实质上相等，并且第一级积分器的运算放大器具有实质上相同的拓扑和尺寸。
根据一个实施方案，数模转换器中的每个包括具有电容值的电容器，并且其中第一数模转换器的电容值实质上等于第二数模转换器的电容值。
根据一个操作，用于操作具有增大的信噪比的Δ-Σ调制器的方法包括：通过并联连接的至少两个第一级积分器(例如元件300(1)至300(n))接收输入信号，每个第一级积分器包括：电容器(例如元件C1)、开关装置(例如元件S1:S8)和运算放大器(例如元件900)中的每一者的至少一个；通过第一级积分器中的每个同时对输入信号进行积分；将信号传输至与第一级积分器串联连接的第二级积分器；以及量化所述信号，以产生数字输出。
根据一个操作，第一级积分器中的至少一个被配置为负相积分器。
根据一个操作，第一级积分器中的每一个被配置为正相积分器。
根据一个实施方案，一种系统包括：微机电装置(例如元件110)；耦接到微机电装置上的Δ-Σ调制器(例如元件125)，其包括：并联连接的至少第一个和第二个第一级积分器(例如元件300(1)和300(2))，每个积分器包括：电容器(例如元件C1)、开关装置(例如元件S1:S8)和运算放大器(例如元件900)中的每一者的至少一个；与第一级积分器串联连接的第二级积分器(例如元件305)；与第二级积分器串联连接的量化器(例如元件320)；耦接在量化器的输出与第一个第一级积分器的输入之间的第一数模转换器(例如元件325(1))；和耦接在量化器的输出与第二个第一级积分器的输入之间的第二数模转换器(例如元件325(2))；以及耦接到量化器的输出上的数字电路(例如元件205)。
根据一个实施方案，微机电装置包括麦克风。
根据一个实施方案，数字电路包括抽取滤波器(例如元件210)和高通滤波器(例如元件215)。
根据一个实施方案，积分器中的每个包括完全差分拓扑。
根据一个实施方案，第一和第二数模转换器为单比特转换器，并且量化器为单比特量化器。
根据一个实施方案，第一和第二数模转换器为多比特转换器，并且量化器为多比特量化器。
根据一个实施方案，第一级积分器中的至少一个被配置为负相积分器。
根据一个实施方案，第一级积分器中的每个被配置为正相积分器。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本发明技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其他功能方面未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。多个替代的或另外的功能关系或物理连接可存在于实际系统中。
虽然参照诸具体的示例性实施方案描述了本技术，但在不脱离本发明技术范围的情况下可以进行各种修改和更改。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本发明技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体例子确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施例中列举的步骤，并且不限于具体例子中提供的明确顺序。另外，任何设备实施例中列举的组件和/或元件可以多种排列组装或者进行操作配置，以产生与本发明技术基本上相同的结果，因此不限于具体例子中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的工艺、方法、制品、组合物或设备不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类工艺、方法、制品、组合物或设备固有的其他要素。除了未具体引用的那些，本发明技术的实施所用的上述结构、布置、应用、比例、元件、材料或组件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造说明、设计参数或其他操作要求。
上文已结合示例性实施方案描述了本发明技术。然而，可在不脱离本发明技术的范围的情况下对示例性实施方案作出变化和修改。这些和其他变化或修改旨在包括在本发明技术的范围内，如以下权利要求所述。

Claims (10)

1.一种具有输出端子的Δ-Σ调制器，包括：
并联连接的至少两个第一级积分器；
与所述第一级积分器串联连接的第二级积分器；
与所述第二级积分器串联连接的量化器；和
至少两个数模转换器，其中第一数模转换器耦接在所述Δ-Σ调制器的输出与第一个第一级积分器的输入之间，并且第二数模转换器耦接在所述Δ-Σ调制器的所述输出与第二个第一级积分器的输入之间。
2.根据权利要求1所述的Δ-Σ调制器，其中所述数模转换器中的至少一者为单比特转换器，并且所述量化器为单比特量化器。
3.根据权利要求1所述的Δ-Σ调制器，其中所述数模转换器为多比特转换器，并且所述量化器为多比特量化器。
4.根据权利要求1所述的Δ-Σ调制器，其中所述第二级积分器包括加法功能。
5.根据权利要求1所述的Δ-Σ调制器，其中所述至少两个第一级积分器每个包括：电容器、开关装置和运算放大器中的每一者的至少一个，并且其中所述第一级积分器各自的电容器具有实质上彼此相等的电容值，所述第一级积分器各自的开关装置的尺寸实质上相等，并且所述第一级积分器各自的运算放大器具有实质上相同的拓扑和尺寸。
6.根据权利要求1所述的Δ-Σ调制器，其中所述数模转换器中的每一者包括具有电容值的电容器，并且其中所述第一数模转换器的电容值实质上等于所述第二数模转换器的电容值。
7.一种用于操作具有增大的信噪比的Δ-Σ调制器的方法，包括：
通过并联连接的至少两个第一级积分器接收输入信号，每个第一级积分器包括：
电容器、开关装置和运算放大器中的每一者中的至少一个；
通过所述第一级积分器中的每一者同时对输入信号进行积分；
传输信号至与所述第一级积分器串联连接的第二级积分器；以及
量化所述信号以产生数字输出。
8.根据权利要求7所述的方法，其中所述第一级积分器中的至少一个被配置为负相积分器。
9.根据权利要求7所述的方法，其中所述第一级积分器中的每一者被配置为正相积分器。
10.一种电子系统，包括：
微机电装置；
耦接到所述微机电装置上的Δ-Σ调制器，包括：
并联连接的至少第一个和第二个第一级积分器，每个积分器包括：
电容器、开关装置和运算放大器中的每一者中的至少一个；
与所述第一级积分器串联连接的第二级积分器；
与所述第二级积分器串联连接的量化器；
耦接在所述量化器的输出与所述第一个第一级积分器的输入之间的第一数模转换器；和
耦接在所述量化器的所述输出和所述第二个第一级积分器的输入之间的第二数模转换器；以及
耦接至所述量化器的所述输出的数字电路。
CN201710158469.1A 2016-06-14 2017-03-17 用于具有并联耦接的积分器的δσadc的方法和设备 Active CN107508600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/181,942 2016-06-14
US15/181,942 US9641192B1 (en) 2016-06-14 2016-06-14 Methods and apparatus for a delta sigma ADC with parallel-connected integrators

Publications (2)

Publication Number Publication Date
CN107508600A CN107508600A (zh) 2017-12-22
CN107508600B true CN107508600B (zh) 2023-05-26

Family

ID=58615721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710158469.1A Active CN107508600B (zh) 2016-06-14 2017-03-17 用于具有并联耦接的积分器的δσadc的方法和设备

Country Status (3)

Country Link
US (2) US9641192B1 (zh)
CN (1) CN107508600B (zh)
DE (1) DE102017104012B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123103B1 (en) * 2017-04-21 2018-11-06 Infineon Technologies Austria Ag Sigma delta modulator for sensors
US10284222B1 (en) * 2018-02-09 2019-05-07 Texas Instruments Incorporated Delta-sigma converter with pre-charging based on quantizer output code
DE102018204687B3 (de) * 2018-03-27 2019-06-13 Infineon Technologies Ag MEMS Mikrofonmodul
CN109714058B (zh) * 2019-02-14 2021-07-13 电子科技大学 基于并联结构的数模转换器dac
CN114079466B (zh) * 2020-08-17 2023-09-08 中国电子科技集团公司第二十四研究所 三阶连续时间Sigma-Delta模数转换器
US11418890B1 (en) * 2021-04-15 2022-08-16 Knowles Electronics, Llc Digital sensors, electrical circuits and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621298A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 一种能提高信噪比的δ-σ调制器
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
CN102624396A (zh) * 2011-01-31 2012-08-01 索尼公司 德尔塔-西格玛调制器和信号处理系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2160045C (en) * 1994-10-13 1999-04-27 Thad J. Genrich Parallel cascaded integrator-comb filter
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
US5870048A (en) * 1997-08-13 1999-02-09 National Science Council Oversampling sigma-delta modulator
US6313774B1 (en) * 2000-05-19 2001-11-06 Motorola Inc. Delta-sigma analog-to-digital converter, and method
JP3715185B2 (ja) * 2000-07-24 2005-11-09 矢崎総業株式会社 ワイパ制御装置
US6518905B2 (en) 2000-12-21 2003-02-11 Wright State University Parallel time interleaved delta sigma modulator
US6608575B2 (en) 2001-01-31 2003-08-19 Qualcomm Incorporated Hybrid multi-stage circuit
TW584990B (en) 2001-05-25 2004-04-21 Endpoints Technology Corp Sigma-Delta modulation device
JP2005328370A (ja) * 2004-05-14 2005-11-24 Fujitsu Ltd 超電導複数段シグマデルタ変調器
WO2006053152A1 (en) 2004-11-12 2006-05-18 Analog Devices, Inc. Dual-mode delta-sigma analog to digital converter system and method
US7236113B1 (en) * 2006-01-26 2007-06-26 Emerson Process Management Capacitance-to-digital modulator with sensor failure-mode detection
EP2256933B1 (en) * 2006-03-20 2012-05-23 Dialog Semiconductor GmbH Sigma-delta modulator
US7289054B1 (en) * 2006-06-13 2007-10-30 Toyota Jidosha Kabushiki Kaisha Parallel oversampling algorithmic A/D converter and method of using the same
US7436336B2 (en) * 2006-12-19 2008-10-14 Broadcom Corporation Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
KR20100039599A (ko) * 2008-10-08 2010-04-16 삼성전자주식회사 시그마 델타 변조기 및 이를 이용한 시그마 델타 ａｄ 컨버터
WO2010079539A1 (ja) * 2009-01-08 2010-07-15 パナソニック株式会社 積分器回路およびこれを備えたδς変調器
JP2011097269A (ja) 2009-10-28 2011-05-12 Renesas Electronics Corp アナログデジタル変換器
JP2012060250A (ja) 2010-09-06 2012-03-22 Renesas Electronics Corp 半導体集積回路装置
JP2012186715A (ja) 2011-03-07 2012-09-27 Renesas Electronics Corp 信号変換装置及び信号変換方法
JP5505557B2 (ja) * 2011-03-18 2014-05-28 富士通株式会社 Ｍａｓｈ方式シグマデルタ・モジュレータおよびｄａ変換回路
CN103609024A (zh) * 2011-07-01 2014-02-26 松下电器产业株式会社 Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置
JP2014086892A (ja) 2012-10-24 2014-05-12 Renesas Electronics Corp 半導体集積回路装置
US9628103B2 (en) * 2015-03-05 2017-04-18 Qualcomm Incorporated Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
US9419642B1 (en) * 2015-06-11 2016-08-16 Analog Devices, Inc. Ultra low power dual quantizer architecture for oversampling delta-sigma modulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621298A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 一种能提高信噪比的δ-σ调制器
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
CN102624396A (zh) * 2011-01-31 2012-08-01 索尼公司 德尔塔-西格玛调制器和信号处理系统

Also Published As

Publication number Publication date
US9647679B1 (en) 2017-05-09
DE102017104012A1 (de) 2017-12-14
DE102017104012B4 (de) 2019-08-22
US9641192B1 (en) 2017-05-02
CN107508600A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
CN107508600B (zh) 用于具有并联耦接的积分器的δσadc的方法和设备
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
Fujimori et al. A 1.5 V, 4.1 mW dual-channel audio delta-sigma D/A converter
US7936293B2 (en) Delta-sigma modulator
EP1966894B1 (en) Architecture combining a continuous-time stage with a switched-capacitor stage for digital-to-analog converters and low-pass filters
US10868563B2 (en) Methods and apparatus for an analog-to-digital converter
GB2425416A (en) Switched capacitor DAC
US9787320B1 (en) Methods and apparatus for an analog-to-digital converter
JP2008067181A (ja) デルタシグマ変調器の制御方法およびデルタシグマ変調器
US7474241B2 (en) Delta-sigma modulator provided with a charge sharing integrator
Kumar et al. Reset-free memoryless delta–sigma analog-to-digital conversion
US9641190B1 (en) Continuous-time cascaded sigma-delta analog-to-digital converter
JP7376017B2 (ja) 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ
Brewer et al. A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC
US9692444B1 (en) Neutralizing voltage kickback in a switched capacitor based data converter
Kumar et al. Multi-channel analog-to-digital conversion using a delta-sigma modulator without reset and a modulated-sinc-sum filter
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Kumar et al. A 2-Channel ADC using a delta-sigma modulator without reset & a modulated-sinc-sum filter
Fouto et al. Design of low power and low area passive sigma delta modulators for audio applications
TWI437826B (zh) 共享之交換電容式積分器及三角積分調變器及其運作方法
WO2019057990A1 (en) DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS
Adrian et al. Design of a 5 GS/s fully-digital digital-to-analog converter
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant