CN107492532A - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN107492532A
CN107492532A CN201611253338.3A CN201611253338A CN107492532A CN 107492532 A CN107492532 A CN 107492532A CN 201611253338 A CN201611253338 A CN 201611253338A CN 107492532 A CN107492532 A CN 107492532A
Authority
CN
China
Prior art keywords
sensor die
encapsulant
dielectric layer
packaging part
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611253338.3A
Other languages
English (en)
Other versions
CN107492532B (zh
Inventor
陈志华
陈玉芬
刘重希
余振华
蔡豪益
黄育智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107492532A publication Critical patent/CN107492532A/zh
Application granted granted Critical
Publication of CN107492532B publication Critical patent/CN107492532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

一种封装件包括传感器管芯和将传感器管芯密封在其中的密封材料。密封材料的顶面与传感器管芯的顶面大致共面或高于传感器管芯的顶面。多个感测电极高于传感器管芯和密封材料。多个感测电极被布置为多个行和列，并且多个感测电极电连接至传感器管芯。介电层覆盖多个感测电极。本发明的实施例还涉及形成封装件的方法。

Description

封装件及其形成方法
技术领域
本发明的实施例涉及封装件及其形成方法。
背景技术
指纹传感器用于捕获指纹图像。指纹图像可以用于识别的目的。例如，可以在数据库中搜索捕获的指纹图像，以便与预先存储的指纹图像匹配。
存在几种捕获指纹图像的方式，包括光学、超声波、无源电容、有源电容等。在无源电容和有源电容方法中，电容传感器使用与电容相关联的原理以形成指纹图像。在这些成像方法中，使用传感器阵列。传感器阵列中的每个感测电极用作平行板电容器的一个板。待感测的手指的真皮层(其是导电的)充当另一个板，并且手指的非导电表皮层充当介电层。阵列中的感测电极的电容值之间的差异显示指纹中的脊和谷。
传统的指纹传感器包括在顶面处具有多个表面接合焊盘的传感器管芯。接合焊盘通过引线接合而接合至印刷电路板等。指纹传感器还可以包括在顶面处的传感器阵列，其中传感器阵列包括多个感测电极。在模塑料中模制传感器管芯，模塑料覆盖并保护接合引线和传感器阵列。
发明内容
本发明的实施例提供了一种封装件，包括：传感器管芯；密封材料，将所述传感器管芯密封在所述密封材料中，其中，所述密封材料的顶面与所述传感器管芯的顶面共面或高于所述传感器管芯的顶面；多个感测电极，位于所述传感器管芯和所述密封材料上方，其中，所述多个感测电极布置为多个行和列，并且所述多个感测电极电连接至所述传感器管芯；以及第一介电层，覆盖所述多个感测电极。
本发明的另一实施例提供了一种封装件，包括：传感器管芯，包括位于所述传感器管芯的顶面处的多个金属柱；密封材料，将所述传感器管芯密封在所述密封材料中，其中，所述密封材料的顶面与所述传感器管芯的顶面共面；第一介电层，位于所述传感器管芯和所述密封材料两者上方并且接触所述传感器管芯和所述密封材料两者；多个通孔，位于所述第一介电层中；感测电极阵列，位于所述密封材料上方，其中，所述感测电极阵列包括通过所述多个通孔的一个电连接至所述多个金属柱的多个感测电极；以及第二介电层，具有位于所述感测电极阵列上方的上部。
本发明的又一实施例提供了一种形成封装件的方法，包括：在第一介电层上方形成金属杆；将传感器管芯附接至所述第一介电层的顶面；将所述金属杆和所述传感器管芯密封在密封材料中；平坦化所述密封材料以暴露所述传感器管芯的金属柱和所述金属杆；在所述密封材料和所述传感器管芯上方形成第二介电层；形成再分布层，所述再分布层包括：多个感测电极，电连接至所述金属柱；以及再分布线，电互连所述传感器管芯和所述金属杆；以及在所述再分布层上方形成第三介电层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图11B是根据一些实施例的在传感器封装件的形成中的中间阶段的截面图。
图12是根据一些实施例的示例性传感器封装件的顶视图。
图13是根据一些实施例的感测单元的截面图。
图14至图21示出根据一些实施例的在指纹传感器封装件的形成中的中间阶段的截面图。
图22示出根据一些实施例的用于形成传感器封装件的工艺流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
根据各个示例性实施例，提供了传感器封装件和用于形成传感器封装件的方法。讨论实施例的变化。贯穿各个视图和示例性实施例，相同的参考标号用于表示相同的元件。应当理解，尽管使用指纹传感器封装件作为实例，但是还可以形成除了捕获指纹图像之外的传感器封装件的其他类型。
图1至图11B示出根据一些实施例的在传感器封装件的制造中的中间阶段的截面图。在图1至图11B中示出的步骤还在图22示出的工艺流程图200中示意性地示出。
图1示出载体20和形成在载体20上的释放层22。载体20可以是玻璃载体、陶瓷载体等。载体20可具有圆形的顶视形状并且可具有硅晶圆的尺寸。例如，载体20可具有8英寸的直径、12英寸的直径等。释放层22可以由聚合物基材料(诸如光热转换(LTHC)材料)形成，释放层22可以与载体20一起从将在后续步骤中形成的上面的结构去除。根据本发明的一些实施例，释放层22由环氧树脂基热释放材料形成。可以在载体20上涂覆释放层22。释放层22的顶面是齐平的并且具有高度共面性。
在释放层22上形成介电层24。根据本发明的一些实施例，介电层24由聚合物形成，该聚合物还可以是使用光刻工艺可以容易地图案化的诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的光敏材料。根据可选实施例，介电层24由诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等形成。
在介电层24上方形成再分布线(RDL)26。相应的步骤在图22所示的工艺流程图中示出为步骤202。由于RDL 26位于传感器管芯36的背侧上(图4)，因此RDL 26还称为背侧RDL。RDL 26的形成可以包括在介电层24上方形成晶种层(未示出)，在晶种层上方形成诸如光刻胶的图案化的掩模(未示出)，以及然后在暴露的晶种层上实施金属镀。然后去除图案化的掩模和晶种层的被图案化的掩模覆盖的部分，从而留下如图1中的RDL 26。根据本发明的一些实施例，晶种层包括钛层和位于钛层上方的铜层。可以使用例如物理汽相沉积(PVD)形成晶种层。可以使用例如化学镀实施该镀。
参考图2，在RDL 26上形成介电层28。介电层28的底面可以与RDL26和介电层24的顶面接触。根据本发明的一些实施例，介电层28由聚合物形成，该聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料。根据可选的实施例，介电层28由诸如氮化硅的氮化物、诸如氧化硅的氧化物、PSG、BSG、BPSG等形成。然后图案化介电层28以在介电层28中形成开口30。因此，通过介电层28中的开口30暴露RDL 26的一些部分。
参考图3，形成金属杆32。相应的步骤在图22所示的工艺流程图中示出为步骤204。贯穿说明书，由于金属杆32穿透后续形成的模制材料，所以金属杆32可选地称为贯通孔32。根据本发明的一些实施例，通过镀形成贯通孔32。贯通孔32用于电互连位于贯通孔32的相对侧上的导电部件。贯通孔32的形成可以包括在层28上方形成毯状晶种层(未示出)并且该晶种层延伸至开口30(图2)内，形成并图案化光刻胶33，以及在晶种层的通过光刻胶33中的开口暴露的部分上镀贯通孔32。然后去除光刻胶33，并且暴露晶种层的一些部分。然后去除晶种层的暴露部分。贯通孔32的材料可以包括铜、铝等。贯通孔32的顶视图形状可以是圆形、矩形、正方形、六边形等。根据本发明的一些实施例，贯通孔32布置为对准环绕其中的区域的环(在图3的结构的顶视图中)，其中，该区域用于放置传感器管芯36(图4)。
图4示出传感器管芯36的布置。相应的步骤在图22所示的工艺流程图中示出为步骤206。通过管芯附接膜(DAF)38将传感器管芯36附接至介电层28，DAF 38是粘合膜。传感器管芯36包括与电容值的感测和感测的电容值的处理相关的电路。例如，传感器管芯36包括用于生成指纹图像和提高图像质量等的电路59(图13)。传感器管芯36还可以包括加密电路，存储器等。
根据一些示例性实施例，金属柱42A和42B(诸如铜柱，统称为金属柱42)预先形成为传感器管芯36的最顶部，其中金属柱42通过金属焊盘40电连接至诸如传感器管芯36中的晶体管(未示出)的集成电路器件。根据本发明的一些实施例，聚合物填充相邻的金属柱42之间的间隙以形成顶部介电层44。顶部介电层44还可以包括覆盖和保护金属柱42的部分。根据本发明的一些实施例，聚合物层44可以由PBO形成。
传感器管芯36还包括互连结构，其包括金属焊盘/金属线(未示出)和形成在金属间介电(IMD)层中的金属通孔(未示出)。可以由具有低于约3.0、低于约2.5或甚至更低的介电常数(k值)的低k介电材料形成IMD层。
金属柱42可包括金属柱42A和金属柱42B。在结构的顶视图中金属柱42A可以形成包括多个行和列的阵列，或者可以布置为具有诸如蜂巢图案的重复图案的布局。根据本发明的一些示例性实施例，金属柱42A可以具有均匀的尺寸、均匀的顶视图形状、均匀的顶视区域，均匀的行间距和均匀的列间距。金属柱42B可以与围绕金属柱42A的一个或多个环对准。
接下来，如图5所示，密封材料48用于密封传感器管芯36和金属杆32。相应的步骤在图22所示的工艺流程图中示出为步骤208。密封材料48填充相邻的贯通孔32之间的间隙以及贯通孔32和传感器管芯36之间的间隙。密封材料48可以包括模塑料、模制底部填充物、环氧化物和/或树脂。密封材料48的顶面高于金属柱42的顶端。封装材料48可以包括基底材料，其可以是聚合物、树脂、环氧化物等，以及基底材料中的填料颗粒(未示出)。填料颗粒可以是SiO2、Al2O3等的介电颗粒，并且可以具有球形形状。
在后续步骤中，实施诸如化学机械抛光(CMP)步骤或机械研磨步骤的平坦化以削薄密封材料48，直到暴露贯通孔32和金属柱42。相应的步骤在图22所示的工艺流程图中示出为步骤208。由于平坦化，贯通孔32的顶端与金属柱42的顶面大致齐平(共面)，并且与密封材料48的顶面大致共面。
图6至图8示出前侧RDL、感测电极和相应的介电层的形成。参考图6，形成介电层50。相应的步骤在图22所示的工艺流程图中示出为步骤210。根据本发明的一些实施例，介电层50由诸如PBO、聚酰亚胺等的聚合物形成。根据可选实施例，介电层50由氮化硅、氧化硅等形成。在介电层50中形成开口52以暴露贯通孔32和金属柱42。通过光刻工艺可实施开口52的形成。
接下来，参考图7，形成再分布线(RDL)54以连接至金属柱42和贯通孔32。相应的步骤在图22所示的工艺流程图中示出为步骤212。RDL 54还可以互连金属柱42B和贯通孔32。RDL 54包括位于介电层50上方的金属迹线(金属线)和延伸至介电层50内的通孔56。通孔56连接至贯通孔32和金属柱42B。根据本发明的一些实施例，在镀工艺中形成RDL 54，其中，每个RDL 54均包括晶种层(未示出)和位于晶种层上方的镀的金属材料。晶种层和镀的材料可以由相同材料或不同材料形成。
此外，在形成RDL 54的同时，还在相同的工艺中形成感测电极58。每个感测电极58通过介电层50中的通孔56的一个连接至金属柱42A的一个。感测电极58在(例如，指纹的)感测期间用作电容器板。因此，每个感测电极58终止于相应的RDL层中，并且不连接至RDL层中的任何金属/导电部件以及RDL层上方的任何金属/导电部件。
图12示出根据本发明的一些示例性实施例的感测电极58和RDL 54的顶视图。如图12所示，感测电极58可以形成阵列。可选地，感测电极58可布置为例如具有蜂巢图案的具有其他重复的布局。如图7所示，每个感测电极58通过通孔56中的一个连接至下面的金属柱42A。因此，感测电极58和金属柱42A具有一一对应的关系。
参考图8，根据各个实施例，形成介电层60以覆盖感测电极58和RDL54。相应的步骤在图22所示的工艺流程图中示出为步骤214。这些实施例中的介电层60可以包括诸如PBO、聚酰亚胺、BCB等的聚合物。可选地，介电层60可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等的非有机介电材料。根据本发明的一些实施例，在形成介电层60之后，在介电层60中不形成开口。此外，在感测电极58上方不形成导电部件以电连接至感测电极58和RDL 54。在整个描述中，形成在载体20上的结构称为封装件100，其可以是包括布置为阵列的多个传感器36的复合晶圆。
图9至图11B示出形成传感器封装件的剩余工艺。首先，例如，通过对释放层22投射UV光或激光使封装件100从载体20(图8)脱黏，从而使得释放层22响应于UV光或激光的热量而分解。在图9中示出所得到的结构。封装件100可以放置在胶带62上，胶带62固定在形成环的框架64上。介电层60可以粘附至胶带62。
在载体20脱黏之前或之后，去除介电层24的一些部分以暴露作为RDL26的部分的金属焊盘。结果，在介电层24中形成开口66。可以通过激光燃烧来实现开口66的形成。可选地，当介电层24由诸如PBO或聚酰亚胺的光敏材料形成时，开口66的形成还可以通过光刻工艺来实现。
图10示出焊料区68的形成。相应的步骤在图22所示的工艺流程图中示出为步骤216。例如，可以实施印刷步骤以将焊膏印刷在开口66中，接着通过回流焊膏来形成焊料区68。可选地，通过将焊球落在开口66中并且然后实施回流来形成焊料区68。
在后续步骤中，如图11A所示，诸如高压(HV)器件管芯70的器件管芯接合至焊料区68，焊料区68通过RDL 54电连接至传感器管芯36。将封装件100倒置翻转，并且通过粘合剂74将玻璃板72附接至封装件100。然后可以在管芯锯工艺中分割封装件100以形成多个相同的封装件，每个封装件包括如图所示的封装件100的部分。相应的步骤在图22所示的工艺流程图中示出为步骤218。接下来，单个封装件可以连接至可以是印刷电路板(PCB)、弯曲PCB等的其他封装件组件76。图11A示出的所得的封装件称为传感器封装件102。
封装件102可以用于捕获指纹图像，例如，当手指与玻璃板72的区域80接触时，多个感测电极58与手指的对应的覆盖部分形成多个电容器。电容值根据感测电极58是否与手指皮肤的脊或谷形成电容器而变化，并且电容值可以用于生成指纹图像。因此，在感测与感测电极58相关的电容值时，捕获指纹图像。
图11B示出根据一些实施例的封装件102。除了在传感器管芯36的前侧上存在多个RDL层外，图11B中的封装件102类似于图11A中示出的封装件102。因此，在顶部RDL层中形成感测电极58，并且在感测电极58和金属柱42之间形成一些RDL 54，并且RDL 54互连感测电极58和金属柱42。图11B中的实施例的有益部件是感测电极阵列的面积不再受传感器管芯36的尺寸限制。相反，可以调整(例如，扩大或缩小)感测电极阵列的尺寸以适合手指或感测对象的尺寸。在感测电极58下面形成额外的RDL层还可有利地增加感测电极58与传感器管芯36中的电路59(诸如，晶体管，图13)之间的距离，并且因此减少电路对感测电极58的干扰。
根据一些实施例，如图11A和11B所示，一些RDL 54可以形成密封环84。密封环84形成在前侧RDL中，并且与封装件102的边缘相邻。在图12中示出示例性密封环84，其示出根据一些实施例的封装件102的顶视图。
如图12所示，感测电极58形成由RDL 54围绕的阵列。传感器管芯36的边界的可能位置标记为36A和36B，它们分别对应于图11A和图11B中的实施例。因此，在如36A所示的实施例中，感测电极阵列158(由感测电极58形成)的顶视区域大于传感器管芯36的顶视区域。在如36B所示的实施例中，感测电极阵列158的顶视区域小于传感器管芯36的顶视区域。
每个感测电极58与下面的电路组合形成感测单元86，其中传感器管芯36包括多个相同的感测单元86。在图12中标记示例性感测单元86。图13示意性示出感测单元86中的一些组件的截面图，感测单元86包括一个感测电极58。如图13所示，感测电极58电连接至处理电路59(使用晶体管表示)，除了其他功能之外，处理电路59具有检测具有感测电极58(作为电容器板的一个)的对应的电容器的电容值的功能。
应当意识到，用于实施对应的感测单元86的特定功能的电路59占据与对应的感测电极58重叠的芯片区域的小部分。电路59没有使用大面积90。在传统的传感器管芯中，不能使用区域90。原因是在传统的传感器管芯中，感测电极形成在相应的传感器管芯的表面处。然而，传感器管芯很薄，并且感测电极和电路(有源器件)之间的垂直距离D1很小。结果，如果电路建立在未使用的区域中，则电路将对上面的感测电极具有高干扰，并且将影响测量的电容值。在本发明的实施例中，通过在高于传感器管芯的RDL中形成感测电极，增加感测电极58和电路之间的距离D2，有时达到距离D1的三倍或更大。因此，区域90可用于形成电路，因为电路对感测电极的干扰由于增加的距离D2而减小到可接受的水平。
图14至图21示出根据本发明的一些实施例的在指纹传感器封装件的形成中的中间阶段的截面图。除非另有说明，否则这些实施例中的组件的的材料和形成方法与在图1至图11B中示出的实施例中由相同的参考标号表示的相同组件基本上相同。因此，关于图14至图21中示出的组件的形成工艺和材料的细节可以在图1至图11B中示出的实施例的讨论中找到。
参考图14，在载体20上涂覆释放层22，并且在释放层22上方形成介电层60。接下来，在介电层60上方形成RDL 54和感测电极58。根据一些实施例，在介电层50中形成RDL 54和感测电极58。
接下来，参考图15，传感器管芯36通过焊料区92接合至感测电极58。因此感测电极58与焊料区92物理接触。然后，在传感器管芯36和介电层50之间的间隙中填充底部填充物94。
参考图16，通过镀形成贯通孔32。形成贯通孔32的方法与图3和图4中示出的实施例中的方法基本上相同，并且因此本文中不再重复。接下来，如图17所示，将传感器管芯36和贯通孔32密封在密封材料48中，接着是平坦化步骤。作为平坦化的结果，暴露贯通孔32。根据本发明的一些实施例，在平坦化之后，暴露传感器管芯36的半导体衬底96。根据本发明的可选实施例，在半导体衬底96的顶部上留下一层密封材料48，其中密封材料48的剩余层示出为48’。根据各个实施例，使用虚线示出密封层48’表示其可以存在或可以不存在。
接下来，参考图18，在密封材料48和传感器管芯36上方形成介电层28，接着形成RDL 26。在后续步骤中，如图19所示，形成介电层24以覆盖RDL 26，然后将其图案化以暴露RDL 26中的金属焊盘。如图20所示，形成焊料区68以延伸至介电层24中的开口中，并且器件管芯70通过焊料区68接合至RDL 26。因此形成封装件100。
在后续步骤中，封装件100从载体20脱粘，并且玻璃板72通过粘合剂74粘附至封装件100。然后分割封装件100，并且所得到的结构在图21中示出为封装件102。然后，将可以是PCB或弯曲PCB的封装件组件76连接至焊料区68。
本发明的实施例具有一些有益的部件。通过在RDL中而不是在传感器管芯中形成感测电极，感测电极与传感器管芯中的电路间隔得更远，并且因此电路对感测电极具有较低的干扰。此外，形成在顶部RDL层中的RDL中的感测电极更靠近相应的封装件的顶面。因此，改进了感测的灵敏度。此外，位于感测电极上方的玻璃板可具有增加的厚度而不牺牲灵敏度。因此，改进了传感器封装件的耐久性。
根据本发明的一些实施例，一种封装件包括传感器管芯，和将传感器管芯密封在其中的密封材料。密封材料的顶面与传感器管芯的顶面大致共面或高于传感器管芯的顶面。多个感测电极高于传感器管芯和密封材料。多个感测电极布置为多个行和列，并且多个感测电极电连接至传感器管芯。介电层覆盖多个感测电极。
在上述封装件中，还包括：第二介电层，位于所述传感器管芯和所述密封材料上方并且接触所述传感器管芯和所述密封材料，其中，所述第二介电层位于所述多个感测电极的下面；以及多个通孔，位于所述第二介电层中，其中，所述多个通孔将所述多个感测电极电连接至所述传感器管芯。
在上述封装件中，还包括：底部填充物，位于所述传感器管芯上方并且接触所述传感器管芯，其中，所述底部填充物密封在所述密封材料中；以及多个焊料区，位于所述底部填充物中，其中，多个焊料区将所述多个感测电极电连接至所述传感器管芯。
在上述封装件中，还包括：贯通孔，穿透所述密封材料；以及再分布线，与所述多个感测电极在相同的水平处，其中，所述再分布线电连接至所述贯通孔。
在上述封装件中，其中，所述传感器管芯包括多个金属柱，并且所述多个感测电极的每个与所述多个金属柱中的对应的所述金属柱重叠。
在上述封装件中，其中，所述多个感测电极的一些越过所述传感器管芯的边缘横向延伸。
在上述封装件中，还包括：粘合剂，位于所述第一介电层上方并且接触所述第一介电层；以及玻璃板，附接至所述粘合剂。
在上述封装件中，其中，所述密封材料包括模塑料。
在上述封装件中，还包括管芯附接膜，位于所述传感器管芯下面并且接触所述传感器管芯，其中，所述管芯附接膜的底面与所述密封材料的底面共面。
根据本发明的一些实施例，封装件包括传感器管芯，该传感器管芯包括位于传感器管芯的顶面处的多个金属柱，以及将传感器管芯密封在其中的密封材料。密封材料的顶面与传感器管芯的顶面大致共面。第一介电层位于传感器管芯和密封材料两者上方并且接触传感器管芯和密封材料两者。多个通孔位于第一介电层中。在密封材料上方设置感测电极阵列。感测电极阵列具有多个感测电极，每个感测电极通过多个通孔中的一个电连接至多个金属柱中的金属柱。第二介电层具有位于感测电极阵列上方的上部。
在上述封装件中，其中，所述第二介电层还包括下部，并且所述感测电极阵列位于所述第二介电层的所述下部中。
在上述封装件中，其中，所述感测电极阵列越过所述传感器管芯的边缘横向延伸。
在上述封装件中，其中，所述感测电极阵列具有比所述传感器管芯的顶视区域更小的顶视区域
在上述封装件中，还包括：贯通孔，穿透所述密封材料；以及再分布线，与所述多个感测电极在相同的水平处，其中，所述再分布线电互连所述贯通孔和所述传感器管芯。
根据本发明的一些实施例，一种方法包括在第一介电层上方形成金属杆，将传感器管芯附接至第一介电层的顶面，将金属杆和传感器管芯密封在密封材料中，平坦化密封材料以暴露传感器管芯的金属柱和金属杆，在密封材料和传感器管芯上方形成第二介电层，以及形成再分布层。再分布层包括电连接至金属柱的多个感测电极，以及电互连传感器管芯和金属杆的再分布线。在再分布线上方形成第三介电层。
在上述方法中，还包括在所述第二介电层中形成多个通孔，其中，所述多个通孔将所述多个感测电极电连接至所述金属柱。
在上述方法中，还包括在所述第二介电层中形成多个通孔，其中，所述多个通孔将所述多个感测电极电连接至所述金属柱，其中，在相同的镀工艺中形成所述多个感测电极和所述通孔。
在上述方法中，还包括通过粘合剂将玻璃板附接至所述第三介电层的顶面。
在上述方法中，还包括通过粘合剂将玻璃板附接至所述第三介电层的顶面，所述第三介电层与所述粘合剂和所述多个感测电极物理接触。
在上述方法中，其中，所述传感器管芯配置为捕获指纹图像。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种封装件，包括：
传感器管芯；
密封材料，将所述传感器管芯密封在所述密封材料中，其中，所述密封材料的顶面与所述传感器管芯的顶面共面或高于所述传感器管芯的顶面；
多个感测电极，位于所述传感器管芯和所述密封材料上方，其中，所述多个感测电极布置为多个行和列，并且所述多个感测电极电连接至所述传感器管芯；以及
第一介电层，覆盖所述多个感测电极。
2.根据权利要求1所述的封装件，还包括：
第二介电层，位于所述传感器管芯和所述密封材料上方并且接触所述传感器管芯和所述密封材料，其中，所述第二介电层位于所述多个感测电极的下面；以及
多个通孔，位于所述第二介电层中，其中，所述多个通孔将所述多个感测电极电连接至所述传感器管芯。
3.根据权利要求1所述的封装件，还包括：
底部填充物，位于所述传感器管芯上方并且接触所述传感器管芯，其中，所述底部填充物密封在所述密封材料中；以及
多个焊料区，位于所述底部填充物中，其中，多个焊料区将所述多个感测电极电连接至所述传感器管芯。
4.根据权利要求1所述的封装件，还包括：
贯通孔，穿透所述密封材料；以及
再分布线，与所述多个感测电极在相同的水平处，其中，所述再分布线电连接至所述贯通孔。
5.根据权利要求1所述的封装件，其中，所述传感器管芯包括多个金属柱，并且所述多个感测电极的每个与所述多个金属柱中的对应的所述金属柱重叠。
6.根据权利要求1所述的封装件，其中，所述多个感测电极的一些越过所述传感器管芯的边缘横向延伸。
7.根据权利要求1所述的封装件，还包括：
粘合剂，位于所述第一介电层上方并且接触所述第一介电层；以及
玻璃板，附接至所述粘合剂。
8.根据权利要求1所述的封装件，其中，所述密封材料包括模塑料。
9.一种封装件，包括：
传感器管芯，包括位于所述传感器管芯的顶面处的多个金属柱；
密封材料，将所述传感器管芯密封在所述密封材料中，其中，所述密封材料的顶面与所述传感器管芯的顶面共面；
第一介电层，位于所述传感器管芯和所述密封材料两者上方并且接触所述传感器管芯和所述密封材料两者；
多个通孔，位于所述第一介电层中；
感测电极阵列，位于所述密封材料上方，其中，所述感测电极阵列包括通过所述多个通孔的一个电连接至所述多个金属柱的多个感测电极；以及
第二介电层，具有位于所述感测电极阵列上方的上部。
10.一种形成封装件的方法，包括：
在第一介电层上方形成金属杆；
将传感器管芯附接至所述第一介电层的顶面；
将所述金属杆和所述传感器管芯密封在密封材料中；
平坦化所述密封材料以暴露所述传感器管芯的金属柱和所述金属杆；
在所述密封材料和所述传感器管芯上方形成第二介电层；
形成再分布层，所述再分布层包括：
多个感测电极，电连接至所述金属柱；以及
再分布线，电互连所述传感器管芯和所述金属杆；以及
在所述再分布层上方形成第三介电层。
CN201611253338.3A 2016-06-13 2016-12-30 封装件及其形成方法 Active CN107492532B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662349355P 2016-06-13 2016-06-13
US62/349,355 2016-06-13
US15/254,357 US10354114B2 (en) 2016-06-13 2016-09-01 Fingerprint sensor in InFO structure and formation method
US15/254,357 2016-09-01

Publications (2)

Publication Number Publication Date
CN107492532A true CN107492532A (zh) 2017-12-19
CN107492532B CN107492532B (zh) 2020-11-06

Family

ID=60572898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611253338.3A Active CN107492532B (zh) 2016-06-13 2016-12-30 封装件及其形成方法

Country Status (3)

Country Link
US (4) US10354114B2 (zh)
CN (1) CN107492532B (zh)
TW (1) TWI658555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496961A (zh) * 2020-04-02 2021-10-12 富泰华工业（深圳）有限公司 指纹识别芯片封装结构及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354114B2 (en) * 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US10183858B2 (en) * 2016-11-29 2019-01-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US20180245950A1 (en) * 2017-02-28 2018-08-30 Maxim Integrated Products, Inc. Planarized capacitive sensor array
CN111886623B (zh) * 2018-05-01 2024-05-07 株式会社村田制作所 电子设备以及搭载了该电子设备的指纹认证装置
US10861782B2 (en) * 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods
CN208848221U (zh) * 2019-04-10 2019-05-10 深圳市汇顶科技股份有限公司 光学指纹识别装置和电子设备
KR20210001139A (ko) * 2019-06-27 2021-01-06 엘지디스플레이 주식회사 센서 패널과 이를 포함하는 표시장치
CN111428702B (zh) * 2020-06-12 2020-11-13 深圳市汇顶科技股份有限公司 超声传感器、指纹识别模组及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256280A1 (en) * 2011-03-16 2012-10-11 Richard Alexander Erhart Packaging for fingerprint sensors and methods of manufacture
US20140138788A1 (en) * 2012-11-20 2014-05-22 Amkor Technology, Inc. Package of finger print sensor and fabricating method thereof
CN104848878A (zh) * 2014-02-17 2015-08-19 茂丞科技股份有限公司 具有平坦接触面的生物传感器及其制造方法
CN105940413A (zh) * 2013-08-08 2016-09-14 三星电子株式会社 指纹识别装置、其制造方法以及电子设备

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000226229A (ja) * 1999-02-04 2000-08-15 Nippon Electric Glass Co Ltd 誘電体形成材料及び誘電体形成ペースト
US20040067640A1 (en) * 2002-10-08 2004-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple layer copper deposition to improve CMP performance
TWI300274B (en) * 2006-04-14 2008-08-21 Wintek Corp Thin-film transistor array for lcd and the method for manufacturing the same
US7632734B2 (en) * 2007-04-02 2009-12-15 Taiwan Semiconductor Manufacturing Co. Ltd. Method of fabricating semiconductor device
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
US8018642B2 (en) * 2009-03-26 2011-09-13 Hewlett-Packard Development Company, L.P. Electro-optical display
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8492181B2 (en) * 2011-12-22 2013-07-23 Stmicroelectronics Pte Ltd. Embedded wafer level optical package structure and manufacturing method
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US10209213B2 (en) * 2014-02-27 2019-02-19 3M Innovative Properties Company Flexible sensor patch and method of using the same
CN104944359B (zh) * 2014-03-25 2017-02-22 中芯国际集成电路制造(上海)有限公司 Mems器件及其形成方法
CN104944360B (zh) * 2014-03-25 2017-05-17 中芯国际集成电路制造(上海)有限公司 Mems器件及其形成方法
TWI575779B (zh) 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9848491B2 (en) * 2014-04-22 2017-12-19 Kyocera Corporation Wiring board, electronic device, and electronic module
US9711379B2 (en) * 2014-04-30 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D stacked-chip package
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
WO2016140961A1 (en) * 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
TWM519281U (zh) 2015-12-28 2016-03-21 Metrics Technology Co Ltd J 指紋辨識裝置
US9904776B2 (en) * 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
TW201730809A (zh) * 2016-02-19 2017-09-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
US10157807B2 (en) * 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10354114B2 (en) * 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US10315914B2 (en) * 2016-06-27 2019-06-11 The Charles Stark Draper Laboratory, Inc. Reconstructed wafer based devices with embedded environmental sensors and process for making same
US9793230B1 (en) * 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
EP3401835A1 (en) * 2017-05-12 2018-11-14 Nxp B.V. Fingerprint sensor module
US11158555B2 (en) * 2018-03-29 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having sensor die with touch sensing electrode, and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120256280A1 (en) * 2011-03-16 2012-10-11 Richard Alexander Erhart Packaging for fingerprint sensors and methods of manufacture
US20140138788A1 (en) * 2012-11-20 2014-05-22 Amkor Technology, Inc. Package of finger print sensor and fabricating method thereof
CN105940413A (zh) * 2013-08-08 2016-09-14 三星电子株式会社 指纹识别装置、其制造方法以及电子设备
CN104848878A (zh) * 2014-02-17 2015-08-19 茂丞科技股份有限公司 具有平坦接触面的生物传感器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496961A (zh) * 2020-04-02 2021-10-12 富泰华工业（深圳）有限公司 指纹识别芯片封装结构及其制作方法

Also Published As

Publication number Publication date
US20190340405A1 (en) 2019-11-07
US11741737B2 (en) 2023-08-29
US11010580B2 (en) 2021-05-18
TWI658555B (zh) 2019-05-01
CN107492532B (zh) 2020-11-06
US20210271842A1 (en) 2021-09-02
US10354114B2 (en) 2019-07-16
US20230360426A1 (en) 2023-11-09
TW201743421A (zh) 2017-12-16
US20170357838A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN107492532A (zh) 封装件及其形成方法
US10304890B2 (en) Electronic device package and fabricating method thereof
US10157811B2 (en) Chip package and method for forming the same
JP5963951B2 (ja) 指紋センサパッケージ及びその製造方法
US20160212852A1 (en) Electronic package
US7271024B2 (en) Method for fabricating sensor semiconductor device
US10879147B1 (en) Method of manufacturing package structure
JP2003282791A (ja) 接触型センサ内蔵半導体装置及びその製造方法
TWM519281U (zh) 指紋辨識裝置
US20200410198A1 (en) Fingerprint sensor
US20240153769A1 (en) Method for fabricating a chip package
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
TWI588954B (zh) 晶片封裝體及其製造方法
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
TWI612650B (zh) 電子封裝結構
US11158555B2 (en) Package structure having sensor die with touch sensing electrode, and method of fabricating the same
JP2006100581A (ja) 半導体装置及びその製造方法
JP2006012952A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant