CN107492506A - 半导体结构及形成方法 - Google Patents

半导体结构及形成方法 Download PDF

Info

Publication number
CN107492506A
CN107492506A CN201610407471.3A CN201610407471A CN107492506A CN 107492506 A CN107492506 A CN 107492506A CN 201610407471 A CN201610407471 A CN 201610407471A CN 107492506 A CN107492506 A CN 107492506A
Authority
CN
China
Prior art keywords
cap layers
forming
layer
forming method
dielectric stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610407471.3A
Other languages
English (en)
Other versions
CN107492506B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610407471.3A priority Critical patent/CN107492506B/zh
Publication of CN107492506A publication Critical patent/CN107492506A/zh
Application granted granted Critical
Publication of CN107492506B publication Critical patent/CN107492506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及形成方法，其中形成方法包括：形成衬底，所述衬底内具有前层待连接件；形成覆盖所述前层待连接件的第一帽层；形成位于所述第一帽层上的介质叠层；在所述介质叠层和所述第一帽层内形成开口，所述开口底部露出所述前层待连接件；向所述开口内填充导电材料，形成互连结构；使所述第一帽层与所述前层待连接件反应，形成强化层。本发明通过在介质叠层与前层待连接件之间形成第一帽层；并在形成互连结构时使所述第一帽层与所述前层待连接件相互反应形成强化层。所述强化层的形成，能够提高所述前层待连接件与介质叠层的连接强度，从而能够改善所形成互连结构的电迁移问题，提高所形成互连结构的可靠性。

Description

半导体结构及形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小。
随着互连结构尺寸的缩小，现有技术所形成互连结构的可靠性有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及形成方法，以提高互连结构的可靠性。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底内具有前层待连接件；形成覆盖所述前层待连接件的第一帽层；形成位于所述第一帽层上的介质叠层；在所述介质叠层和所述第一帽层内形成开口，所述开口底部露出所述前层待连接件；向所述开口内填充导电材料，形成互连结构；使所述第一帽层与所述前层待连接件反应，形成强化层。
可选的，形成第一帽层的步骤包括：形成厚度范围在到的第一帽层。
可选的，形成第一帽层的步骤包括：通过原子层沉积或化学气相沉积的方式形成所述第一帽层。
可选的，形成第一帽层的步骤包括：形成材料包括钴的所述第一帽层。
可选的，通过含钴有机物形成所述第一帽层的步骤包括：形成所述第一帽层的过程中所采用的工艺气体包括羰基钴。
可选的，形成衬底的步骤中，所述前层待连接件的材料包括铜；形成强化层的步骤中，所述强化层的材料包括铜钴合金。
可选的，形成强化层的步骤包括：通过退火处理的方式使所述第一帽层与所述前层待连接件反应形成强化层。
可选的，通过退火处理形成强化层的步骤包括：通过温度范围在100℃到400℃，时间范围在1秒到3600秒的退火处理使所述第一帽层与所述前层待连接件反应形成强化层。
可选的，形成第一帽层之后，形成介质叠层之前，还包括：形成覆盖所述第一帽层的第二帽层；形成强化层的步骤中，使所述第二帽层和所述第一帽层反应形成位于所述强化层上的连接层。
可选的，形成第二帽层的步骤包括：形成厚度范围在到的第二帽层。
可选的，形成第二帽层的步骤包括：原子层沉积或化学气相沉积的方式形成所述第二帽层。
可选的，形成第二帽层的步骤包括：形成材料包括氮化硼的第二帽层。
可选的，形成第二帽层的步骤包括：形成覆盖所述第一帽层上的连接前驱层；形成覆盖所述连接前驱层的缓冲层。
可选的，形成所述连接前驱层的步骤包括：形成材料包括富硼氮化硼的所述连接前驱层；形成所述缓冲层的步骤包括：形成材料包括富氮氮化硼的所述缓冲层。
可选的，形成第一帽层的步骤中，所述第一帽层的材料包括钴；形成连接层的步骤包括：形成材料包括硼化钴的连接层。
可选的，形成连接层的步骤包括：通过退火处理的方式使所述第二帽层和所述第一帽层反应，形成所述连接层。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底内具有前层待连接件；依次覆盖所述前层待连接件的强化层和介质叠层；位于所述介质叠层和强化层内的互连结构，所述互连结构与所述前层待连接件电连接。
可选的，所述强化层的材料包括：铜钴合金。
可选的，所述半导体结构还包括位于所述强化层和所述介质叠层之间的连接层。
可选的，所述连接层的材料包括硼化钴。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在介质叠层与前层待连接件之间形成第一帽层；并在形成互连结构时使所述第一帽层与所述前层待连接件相互反应形成强化层。所述强化层的形成，能够提高所述前层待连接件与介质叠层的连接强度，从而能够改善所形成互连结构的电迁移问题，提高所形成互连结构的可靠性。
本发明的可选方案中，在所述强化层和所述介质叠层之间形成第二帽层，其中第二帽层包括位于所述强化层上的缓冲层。所述退火处理使所述第二帽层与所述强化层相互反应，在强化层和第二帽层界面处形成连接层。连接层和缓冲层的形成，能够有效提高所述强化层与介质叠层之间的连接强度，改善所述强化层与介质叠层之间晶格失配的问题，提高所形成互连结构的可靠性。
附图说明
图1是一种半导体结构的剖面结构示意图；
图2至图11是本发明半导体结构形成方法一实施例各个步骤中间结构的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中所形成的互连结构存在可靠性低的问题。现结合现有技术中互连结构结构分析其可靠性低问题的原因：
参考图1，示出了一种半导体结构的剖面结构示意图。
如图1所示，所述半导体结构包括：衬底(图中未示出)，所述衬底内具有前层待连接件11；覆盖所述前层待连接件11的介质叠层20，所述介质叠层20包括位于依次位于所述前层待连接件11表面的碳氮化硅层21、过渡层22以及低K介质层23；以及位于所述碳氮化硅层21、所述过渡层22和所述低K介质层23内的互连结构30，所述互连结构30与所述前层待连接件11电连接。
随着芯片集成度的提高，器件尺寸的减小，互连结构的尺寸随之减小。在通电情况下，互连结构尺寸的减小会造成互连结构内电流密度的增大。在高密度的电流作用下，电子在静电场的驱动下由阴极向阳极高速运动，同时互连结构的金属离子在电子的驱动下容易从阴极向阳极定向扩散，从而发生电迁移(Electro Migration,EM)。互连结构中的金属离子发生电迁移，容易在互连结构中形成空洞或凸起，从而造成互连结构的开路或短路，进而出现漏电流增大甚至器件失效的现象，影响互连结构的可靠性。
所述前层待连接件11的材料通常为铜。铜离子在所述前层待连接件11和所述碳氮化硅层21的界面处容易发生扩散。铜离子的扩散很容易使所述互连结构30出现电迁移现象，从而影响所述互连结构30的可靠性。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底内具有前层待连接件；形成覆盖所述前层待连接件的第一帽层；形成位于所述第一帽层上的介质叠层；在所述介质叠层和所述第一帽层内形成开口，所述开口底部露出所述前层待连接件；向所述开口内填充导电材料，形成互连结构；使所述第一帽层与所述前层待连接件反应，形成强化层。
本发明通过在介质叠层与前层待连接件之间形成第一帽层；并在形成互连结构时使所述第一帽层与所述前层待连接件相互反应形成强化层。所述强化层的形成，能够提高所述前层待连接件与介质叠层的连接强度，从而能够改善所形成互连结构的电迁移问题，提高所形成互连结构的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图11，示出了本发明半导体结构形成方法一实施例各个步骤中间结构的剖面结构示意图。
参考图2，形成衬底，所述衬底内具有前层待连接件110。
所述衬底是后续半导体工艺的操作平台。本实施例中，所述衬底的材料为单晶硅。在本发明一些实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料。在本发明的其他实施例中，所述衬底还可以选自具有外延层或外延层上硅结构。
所述前层待连接件110用于与后续形成的互连结构实现电连接，以实现将与外部电路的连接。本实施例中，所述前层待连接件110为位于衬底内的金属连接线。但是这种做法仅为一示例，本发明其他实施例中，所述前层待连接件110还可以连接插塞等其他半导体结构。具体的，所述前层待连接件110的材料包括金属铜。
参考图2，形成覆盖所述前层待连接件的第一帽层120。
需要说明的是，本实施例中，则形成所述衬底之后，则形成所述第一帽层120之前，所述形成方法还包括：进行平坦化处理，从而为后续工艺提供平整的工艺表面。
所述第一帽层120后续用于与所述前层待连接件反应形成强化层，以增强所述前层待连接件与介质叠层之间的连接强度，从而抑制铜离子在所述前层待连接件和所述介质叠层的界面处的扩散，降低互连结构出现电迁移现象的可能，提高所形成互连结构的可靠性。
具体的，形成所述第一帽层120的步骤包括：形成材料包括钴等所述第一帽层120。也就是说，所述第一帽层120的材料包括金属钴。所以，形成第一帽层120的步骤包括：通过原子层沉积或化学气相沉积的方式形成所述第一帽层120。具体的，本实施例中，所述金属叠层120通过等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)的方式形成。
本实施例中，形成所述第一帽层120的步骤包括：通过含钴有机物形成所述第一帽层120。具体的，所述含钴有机物包括羰基钴。也就是说，通过含钴有机物形成所述第一帽层120的步骤包括：形成所述第一帽层120的过程中所采用的工艺气体包括羰基钴(Co(CO)x)。
如果所述第一帽层120的厚度D120太小，与所述前层待连接件110反应的第一帽层120太少，从而可能引起所形成强化层厚度太小，影响所述强化层增强所述前层待连接件与介质叠层之间连接强度的功能；如果所述第一帽层120的厚度D120太大，则容易引起材料浪费，可能增加工艺难度。具体的，形成第一帽层120的步骤包括：形成厚度D120范围在到的第一帽层120。
参考图3，形成位于所述第一帽层120上的介质叠层140。
所述介质叠层140用于实现相邻器件层之间的电隔离。具体的，形成所述介质叠层140的步骤包括：形成位于所述第一帽层120上的碳氮化硅层141。具体的，所述碳氮化硅层141在富硅氮化硅材料的缓冲层表面形成，能够有效缓解晶格失配的问题，提高所形成互连结构的可靠性。
此外，形成所述介质叠层140还包括：形成依次覆盖所述碳氮化硅层141的初始层142、过渡层143以及多孔超低K介质层144。形成所述碳氮化硅层141的初始层142、过渡层143以及多孔超低K介质层144的工艺步骤于现有技术相同，本发明在此不再赘述。
继续参考图3，形成所述第二帽层130之后，形成覆盖所述第二帽层130的介质叠层140。
需要说明的是，本实施例中，在形成第一帽层120之后，形成介质叠层140之前，还包括：形成覆盖所述第一帽层120的第二帽层130。
所述第二帽层130用于提高所述第一帽层120与所述介质叠层140之间连接强度，从而提高所形成互连结构的可靠性。
形成第二帽层130的步骤包括：形成材料包括氮化硼的第二帽层130。所以所述第二帽层130的材料包括氮化硼。所以，形成第二帽层130的步骤包括：原子层沉积或化学气相沉积的方式形成所述第二帽层130。具体的，本实施例中，所述第二帽层130通过等离子体增强化学气相沉积或脉冲原子沉积的方式形成。
具体的，形成第二帽层130的步骤包括：形成覆盖所述第一帽层120的连接前驱层131；形成覆盖所述连接前驱层131的缓冲层132。
其中，所述连接前驱层131用于与所述第一帽层120反应形成连接层；所述缓冲层132用于改善后续所形成连接层与介质叠层之间的晶格失配问题。具体的，形成所述连接前驱层131的步骤包括：形成材料包括富硼氮化硼的所述连接前驱层131；形成所述缓冲层132的步骤包括：形成材料包括富氮氮化硼的所述缓冲层132。
如果所述第二帽层130的厚度太小，则容易使后续所形成连接层以及缓冲层厚度太小，从而会影响所述连接层和所述缓冲层提高所述第一帽层120与所述介质叠层140之间连接强度的作用；如果所述第二帽层130的厚度太大，则容易造成材料浪费和提高工艺难度。具体的，形成第二帽层130的步骤包括：形成厚度范围在到的第二帽层130。
参考图4至图8，在所述介质叠层140和所述第一帽层120内形成开口160，所述开口160底部露出所述前层待连接件。
其中，所述开口160包括位于介质叠层内沟槽和位于介质叠层和所述第一帽层内的通孔。
具体的，如图4所示，首先在所述介质叠层上形成掩膜叠层150。形成掩膜叠层150的步骤包括：依次形成位于所述介质叠层上的低K掩膜层151、正硅酸乙酯掩膜层152(Tetraethyl Orthosilicate,TEOS)、氮化钛掩膜层153、遮盖氧化层154(Screen Oxide)以及第一图形化层155。
所述第一图形化层155用于定义所述沟槽的尺寸和位置。本实施例中，所述第一图形化层155为图形化的光刻胶。所以所述第一图形化层155可以通过涂布工艺和光刻工艺形成。
需要说明的是，采用光刻胶形成所述第一图形化层155的做法仅为一示例。为了进一步缩小所形成互连结构的尺寸，以及相邻互连结构之间的距离，所述第一图形化层155还可以是多重图形化掩膜工艺形成的图形化层。具体的，所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double DoublePatterned，SaDDP)工艺等。
参考图4和图5，以所述第一图形化层155为掩膜，对所述掩膜叠层150进行第一刻蚀，在所述掩膜叠层150内形成掩膜开口161，所述掩膜开口161的底部位于所述正硅酸乙酯掩膜层152内。具体的，所述第一刻蚀的步骤包括：通过干法刻蚀的方式进行所述第一刻蚀。
之后，参考图6，在剩余的损失遮盖氧化层154表面以及所述掩膜开口161底部的所述正硅酸乙酯掩膜层152表面形成第二图形化层156，第二图形化层156用于定义所述通孔的位置和尺寸。类似的，所述第二图形化层156为图形化的光刻胶，可以通过涂布工艺和光刻工艺形成。
结合参考图7，以所述第二图形化层156为掩膜，对介质叠层140和剩余的掩膜叠层150进行第二刻蚀，在所述介质叠层140内形成部分沟槽162(Partial Via)，所述部分沟槽底部162位于多孔超低K介质层144内。具体的，所述第二刻蚀的步骤包括：通过干法刻蚀的方式进行所述第二刻蚀。
参考图8，以所述掩膜叠层150为掩膜，对第一帽层120、第二帽层以及剩余的介质叠层140进行第三刻蚀，所述第三刻蚀至露出所述前层待连接件110停止，形成所述开口160。具体的，进行第三刻蚀的步骤包：通过干法刻蚀的方式进行所述第三刻蚀。
参考图9至图11，向所述开口160内填充导电材料，形成互连结构190并使所述第一帽层120与所述前层待连接件110反应形成强化层181，所述互连结构190与所述前层待连接件110电连接。
具体的，如图9所示，首先在所述开口160的侧壁形成功能叠层171。所述功能叠层包括用于阻挡原子扩散的阻挡层、用于增强互连结构与开口160侧壁连接强度的粘附层以及用于在后续电镀过程中实现导电的种子层。所述阻挡层的材料包括氮化钛。所述黏附层的材料包括金属钽。所述种子层的材料与所形成互连结构材料相同。本实施例中，所述种子层的材料包括铜。
需要说明的是，为了提高导电材料的填充效果，本实施例中，所述功能叠层171还覆盖所述掩膜叠层150的顶部表面。
之后，向侧壁形成有功能叠层171的开口内填充导电材料，形成导电材料层172。本实施例中，所述导电材料层172通过化学电镀(Electro chemical plating,ECP)的方式填充。
参考图10，在形成导电材料层172之后，进行退火处理，以使所述第一帽层120与所述前层待连接件110反应形成强化层181。
所述强化层181用于提高所述前层待连接件与介质叠层140的连接强度，从而能够改善所形成互连结构的电迁移问题。具体的，所述第一帽层120材料的原子和所述前层待连接件材料的原子在退火处理过程中发生相互扩散，从而在所述第一帽层120和所述前层待连接件的界面处形成强化层181。本实施例中，所述前层待连接件的材料包括铜，所述第一帽层120的材料包括金属钴，所以所述强化层181的材料包括铜钴合金。
如果所述退火温度太低，则所述第一帽层120和所述前层待连接件原子相互扩散不充分，所形成强化层181厚度过小，难以起到提高所述前层待连接件与介质叠层140的连接强度的作用；如果所述退火温度太高，则容易造成能源浪费，也容易增加衬底上其他半导体结构的损坏风险。具体的，本实施例中，通过退火处理形成强化层181的步骤包括：通过温度范围在100℃到400℃的退火处理使所述第一帽层120与所述前层待连接件反应形成强化层181。
此外，如果退火时间过短，则所述第一帽层120和所述前层待连接件原子相互扩散不充分，形成强化层181厚度过小，难以起到提高所述前层待连接件与介质叠层140的连接强度的作用；如果所述退火时间过长，则容易造成能源浪费，也容易增加衬底上其他半导体结构的损坏风险。具体的，本实施例中，通过退火处理形成强化层181的步骤包括：通过时间范围在1秒到3600秒的退火处理使所述第一帽层120与所述前层待连接件反应形成强化层181。
需要说明的是，本实施例中，所述第一帽层120和所述介质叠层140之间还形成有第二帽层，所以在形成强化层181的步骤中，所述形成方法还包括：使所述第二帽层和所述第一帽层120反应形成位于所述强化层181上的连接层。具体的，形成连接层的步骤包括：通过退火处理的方式形成所述连接层。
所述连接层用于增强所述强化层181与所述介质叠层140之间的连接强度，提高所形成互连结构的可靠性。具体的，形成所述介质叠层140的步骤包括：形成位于所述第一帽层120上的碳氮化硅层。在退火处理过程中，所述第二帽层内的原子和所述第一帽层120内的原子发生相互扩散，从而在所述第二帽层和所述第一帽层120的界面处形成连接层182。
本实施例中，所述第一帽层120的材料包括金属钴，所述第二帽层包括材料为富鹏氮化硼的连接前驱层，所以所述连接前驱层内的硼原子和第一帽层120的钴原子发生相互扩散，形成材料包括硼化钴的连接层182。
参考图11，在退火处理过后，进行平坦化处理，形成互连结构190。
其中所述互连结构包括位于所述介质叠层140内的连接导线190tr以及位于所述介质叠层140、所述缓冲层、所述连接层182以及所述强化层181内的连接插塞190ct。
具体的，通过化学机械研磨的方式去除所述掩膜叠层150160以及部分厚度的所述导电材料层172和部分厚度的所述多孔超低K介质层144，形成所述连接导线190tr和所述连接插塞190ct。
相应的，本发明还提供一种半导体结构，包括：
参考图11，示出了本发明互连结构一实施例的剖面结构示意图。
如图11所示，所述互连结构包括：
衬底，所述衬底内具有前层待连接件110；依次覆盖所述前层待连接件110的强化层181和介质叠层140；位于所述介质叠层140和强化层181内的互连结构190，所述互连结构190与所述前层待连接件110电连接。
所述衬底是后续半导体工艺的操作平台。本实施例中，所述衬底的材料为单晶硅。在本发明一些实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料。在本发明的其他实施例中，所述衬底还可以选自具有外延层或外延层上硅结构。
所述前层待连接件110用于与所述互连结构190实现电连接，以实现将与外部电路的连接。本实施例中，所述前层待连接件110为位于衬底内的金属连接线。但是这种做法仅为一示例，本发明其他实施例中，所述前层待连接件110还可以连接插塞190ct等其他半导体结构。具体的，所述前层待连接件110的材料包括金属铜。
所述强化层181用于提高所述前层待连接件110与介质叠层140的连接强度，从而能够改善所形成互连结构190的电迁移问题。本实施例中，所述强化层181的材料包括铜钴合金.
所述强化层181的形成过程包括：首先在所述前层待连接件110表面形成第一帽层；然后通过退火使所述前层待连接件110材料的原子与所述第一帽层材料的原子发生相互扩散，从而形成合金材料的所述强化层181。
所述介质叠层140用于实现相邻器件层之间的电隔离。具体的，所述介质叠层140包括：位于所述强化层181上的碳氮化硅层141以及依次位于所述碳氮化硅141上的初始层142、过渡层143以及多孔超低K介质层144。
需要说明的是，本实施例中，所述强化层181和所述介质叠层140之间还具有依次位于强化层181上的连接层182和缓冲层132。
所述连接层182用于增强所述强化层181与所述介质叠层140之间的连接强度，提高所形成互连结构的可靠性。具体的，本实施例中，所述连接层182的材料包括硼化钴。
本实施例中，所述连接层182的形成过程包括：在形成第一帽层之后，在第一帽层表面形成连接前驱层；之后，所述连接前驱层材料的原子和所述第一帽层材料的原子在退火过程中发生相互扩散，从而形成所述连接层182。
所述缓冲层132用于改善所述连接层182与所述介质叠层140之间的晶格失配问题。具体的，所述缓冲层132的材料包括富氮氮化硼。
所述互连结构190包括位于所述介质叠层140内的连接导线190tr以及位于所述介质叠层140、所述缓冲层132、所述连接层182以及所述强化层181内的连接插塞190ct。
此外，所述介质叠层140、所述缓冲层132、所述连接层182以及所述强化层181和所述互连结构110之间还具有功能叠层171。所述功能叠层171包括用于阻挡原子扩散的阻挡层以及用于在后续电镀过程中实现导电的种子层。所述阻挡层的材料包括氮化钛。所述种子层的材料与所形成互连结构190材料相同。本实施例中，所述种子层的材料包括铜。所述连接导线190tr和所述连接插塞190ct的材料包括金属铜。
综上，本发明通过在介质叠层与前层待连接件之间形成第一帽层；并在形成互连结构时使所述第一帽层与所述前层待连接件相互反应形成强化层。所述强化层的形成，能够提高所述前层待连接件与介质叠层的连接强度，从而能够改善所形成互连结构的电迁移问题，提高所形成互连结构的可靠性。此外，本发明的可选方案中，在所述强化层和所述介质叠层之间形成第二帽层，其中第二帽层包括位于所述强化层上的缓冲层。所述退火处理使所述第二帽层与所述强化层相互反应，在强化层和第二帽层界面处形成连接层。连接层和缓冲层的形成，能够有效提高所述强化层与介质叠层之间的连接强度，改善所述强化层与介质叠层之间晶格失配的问题，提高所形成互连结构的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底内具有前层待连接件；
形成覆盖所述前层待连接件的第一帽层；
形成位于所述第一帽层上的介质叠层；
在所述介质叠层和所述第一帽层内形成开口，所述开口底部露出所述前层待连接件；
向所述开口内填充导电材料，形成互连结构；
使所述第一帽层与所述前层待连接件反应，形成强化层。
2.如权利要求1所述的形成方法，其特征在于，形成第一帽层的步骤包括：形成厚度范围在到的第一帽层。
3.如权利要求1所述的形成方法，其特征在于，形成第一帽层的步骤包括：通过原子层沉积或化学气相沉积的方式形成所述第一帽层。
4.如权利要求1所述的形成方法，其特征在于，形成第一帽层的步骤包括：形成材料包括钴的所述第一帽层。
5.如权利要求4所述的形成方法，其特征在于，通过含钴有机物形成所述第一帽层的步骤包括：形成所述第一帽层的过程中所采用的工艺气体包括羰基钴。
6.如权利要求4所述的形成方法，其特征在于，形成衬底的步骤中，所述前层待连接件的材料包括铜；
形成强化层的步骤中，所述强化层的材料包括铜钴合金。
7.如权利要求1所述的形成方法，其特征在于，形成强化层的步骤包括：通过退火处理的方式使所述第一帽层与所述前层待连接件反应形成强化层。
8.如权利要求7所述的形成方法，其特征在于，通过退火处理形成强化层的步骤包括：通过温度范围在100℃到400℃，时间范围在1秒到3600秒的退火处理使所述第一帽层与所述前层待连接件反应形成强化层。
9.如权利要求1所述的形成方法，其特征在于，形成第一帽层之后，形成介质叠层之前，还包括：形成覆盖所述第一帽层的第二帽层；
形成强化层的步骤中，使所述第二帽层和所述第一帽层反应形成位于所述强化层上的连接层。
10.如权利要求9所述的形成方法，其特征在于，形成第二帽层的步骤包括：形成厚度范围在到的第二帽层。
11.如权利要求9所述的形成方法，其特征在于，形成第二帽层的步骤包括：原子层沉积或化学气相沉积的方式形成所述第二帽层。
12.如权利要求9所述的形成方法，其特征在于，形成第二帽层的步骤包括：形成材料包括氮化硼的第二帽层。
13.如权利要求9所述的形成方法，其特征在于，形成第二帽层的步骤包括：形成覆盖所述第一帽层上的连接前驱层；形成覆盖所述连接前驱层的缓冲层。
14.如权利要求13所述的形成方法，其特征在于，形成所述连接前驱层的步骤包括：形成材料包括富硼氮化硼的所述连接前驱层；
形成所述缓冲层的步骤包括：形成材料包括富氮氮化硼的所述缓冲层。
15.如权利要求12或14所述的形成方法，其特征在于，形成第一帽层的步骤中，所述第一帽层的材料包括钴；
形成连接层的步骤包括：形成材料包括硼化钴的连接层。
16.如权利要求9所述的形成方法，其特征在于，形成连接层的步骤包括：通过退火处理的方式使所述第二帽层和所述第一帽层反应，形成所述连接层。
17.一种半导体结构，其特征在于，包括：
衬底，所述衬底内具有前层待连接件；
依次覆盖所述前层待连接件的强化层和介质叠层；
位于所述介质叠层和强化层内的互连结构，所述互连结构与所述前层待连接件电连接。
18.如权利要求17所述的半导体结构，其特征在于，所述强化层的材料包括：铜钴合金。
19.如权利要求17所述的半导体结构，其特征在于，所述半导体结构还包括位于所述强化层和所述介质叠层之间的连接层。
20.如权利要求19所述的半导体结构，其特征在于，所述连接层的材料包括硼化钴。
CN201610407471.3A 2016-06-12 2016-06-12 半导体结构及形成方法 Active CN107492506B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610407471.3A CN107492506B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407471.3A CN107492506B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Publications (2)

Publication Number Publication Date
CN107492506A true CN107492506A (zh) 2017-12-19
CN107492506B CN107492506B (zh) 2020-01-03

Family

ID=60642159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407471.3A Active CN107492506B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Country Status (1)

Country Link
CN (1) CN107492506B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672250A (zh) * 2002-01-15 2005-09-21 国际商业机器公司 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
CN101051631A (zh) * 2006-04-04 2007-10-10 台湾积体电路制造股份有限公司 集成电路的内联机结构、镶嵌式结构以及半导体结构
CN102077340A (zh) * 2008-04-30 2011-05-25 先进微装置公司 减少半导体器件中在通孔图案化期间的金属盖层的侵蚀的方法
CN103474416A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672250A (zh) * 2002-01-15 2005-09-21 国际商业机器公司 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法
CN101051631A (zh) * 2006-04-04 2007-10-10 台湾积体电路制造股份有限公司 集成电路的内联机结构、镶嵌式结构以及半导体结构
CN102077340A (zh) * 2008-04-30 2011-05-25 先进微装置公司 减少半导体器件中在通孔图案化期间的金属盖层的侵蚀的方法
CN103474416A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法

Also Published As

Publication number Publication date
CN107492506B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP5110792B2 (ja) ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
TWI389252B (zh) 互連結構與其製造方法
US9543198B2 (en) Structure and method for forming interconnect structure
CN104733378B (zh) 半导体结构及其制造方法
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
US8470685B2 (en) Integration of self-aligned trenches in-between metal lines
CN107658289A (zh) 半导体器件及其制造方法
US9099476B2 (en) Semiconductor having a high aspect ratio via
TWI279886B (en) Semiconductor structure and integrated circuit
TW202002219A (zh) 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW201731021A (zh) 形成積體電路結構的方法及積體電路結構
TW202011523A (zh) 用於增加支柱的垂直度的方法
US8647984B2 (en) Method of manufacturing semiconductor device
US20240071815A1 (en) Method for forming interconnect structure
US9373536B2 (en) Stress reduction apparatus
CN104051256B (zh) 半导体器件及其制造方法
CN106876325A (zh) 互连结构及其形成方法
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US9905460B2 (en) Methods of self-forming barrier formation in metal interconnection applications
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
KR20140008121A (ko) 금속 배선을 포함하는 반도체 소자 및 그 형성방법
TW201403782A (zh) 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
TWI462224B (zh) 積體電路以及用於處理具有埋入特徵之積體電路的方法
CN107492506A (zh) 半导体结构及形成方法
KR20220115542A (ko) 실리콘 관통 비아, 가드 링을 갖는 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant