CN107464835A - 一种半导体功率器件及其终端结构 - Google Patents
一种半导体功率器件及其终端结构 Download PDFInfo
- Publication number
- CN107464835A CN107464835A CN201710530888.3A CN201710530888A CN107464835A CN 107464835 A CN107464835 A CN 107464835A CN 201710530888 A CN201710530888 A CN 201710530888A CN 107464835 A CN107464835 A CN 107464835A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- power device
- region
- cell body
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 210000005056 cell body Anatomy 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 30
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 29
- 230000005684 electric field Effects 0.000 description 17
- 238000009826 distribution Methods 0.000 description 12
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体功率器件及其终端结构，该终端结构包括：具有第一导电类型的半导体衬底；具有第一导电类型的第一半导体区，具有第二导电类型的第二半导体区，第一半导体区、第二半导体区位于半导体衬底的上表面中；槽体，位于半导体衬底的上表面中，槽体中填充介质；槽体的至少一部分被具有第二导电类型的第三半导体区包围。通过实施本发明，可在更短的距离内承受高电压，从而减小终端结构的面积，且包覆该槽体的半导体区可使半导体器件具有较高击穿电压，并且可以有效降低器件对界面电荷的敏感度。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种半导体功率器件及其终端结构。
背景技术
在半导体功率器件中，往往需要采用结终端技术来降低表面击穿电场、提高平面pn结的表面击穿电压。通常，结终端技术大致可以分为延伸型和截断型，也可以是这两种类型的结合。
其中延伸型技术是采用特殊的结构使得主结耗尽区向外延伸，使得原本分布较为集中的电力线分布更为均匀，从而降低表面最大电场，提高击穿电压。这类终端技术包括场板、场限环、横向变掺杂、RESURF、阻性场板等。采用该类型技术的终端结构往往需要大量的芯片面积。
截断型技术主要原理是利用湿法腐蚀曲面槽、圆片边缘磨角、深槽刻蚀等方法，将pn结截断并利用截断的形貌来影响表面电场的分布。图1示出的是现有的在二极管中采用深槽刻蚀方法的结终端结构示意图。其中101、102、103、104、105依次为n-硅衬底、n+区、p-阱区、p+区、p区。在主结p-阱/n-衬底的右侧利用深槽刻蚀技术制作有一深槽，槽内填充了介质(BCB)201。槽的上表面在靠近主结处覆盖有金属301，该金属同时覆盖在p+区104上表面，并与最低电位相连。n+区102上覆盖的金属301与器件底部的金属302与最高电位相联。当主结p-阱/n-衬底承受反偏压降时，包围介质的p-区-衬底所形成的pn结反偏，产生耗尽区。该耗尽区会使得槽与n+-沟道截止区102之间所需的距离有所增加，从而增加了该终端结构的面积。
并且，图1所示结构在承受反偏电压时，电力线会在槽底部左边拐角处集中，使得该处附近n-衬底区电场较高。随着反偏压降的增加，器件最终会在该处击穿，击穿时由碰撞电离所产生的大量载流子会在强电场作用下，进入槽内介质中，形成热载流子，使得器件可靠性下降。同时，图1所示结构的击穿电压受Si/介质表面的界面电荷影响较大，这一特性将会降低器件的可靠性。
发明内容
本发明实施例提供一种半导体功率器件及其终端结构，从而减小半导体器件的面积，并使半导体器件具有较高击穿电压，可以有效降低器件对界面电荷的敏感度。
为了实现上述目的，本发明实施例提供一种半导体功率器件的终端结构，包括：具有第一导电类型的半导体衬底；具有所述第一导电类型的第一半导体区，具有第二导电类型的第二半导体区，所述第一半导体区、第二半导体区位于所述半导体衬底的上表面中；槽体，位于所述半导体衬底的上表面中，所述槽体中填充介质；所述槽体的至少一部分被具有所述第二导电类型的第三半导体区包围。
在一实施例中，上述的第一半导体区为所述第一导电类型的重掺杂区。
在一实施例中，上述的第二半导体区包括：阱区及所述第二导电类型的重掺杂区，所述阱区与所述第三半导体区相邻，所述第二导电类型的重掺杂区覆盖所述阱区及第三半导体区的上表面，且与所述槽体相邻。
在一实施例中，上述的第三半导体区的材料为SiC。
在一实施例中，上述的第三半导体区的材料为Si。
在一实施例中，上述的第三半导体区包覆所述槽体的底面及所述槽体与所述第二半导体区相邻的侧面。
在一实施例中，上述的第三半导体区包覆所述槽体的底面及侧面。
在一实施例中，上述的第二导电类型的重掺杂区的上表面及所述槽体的至少一部分上表面覆盖有第一导电材料，所述第一导电类型的重掺杂区的上表面覆盖有所述第一导电材料。
在一实施例中，在所述第一导电材料之间还设有介质层。
在一实施例中，上述的半导体衬底的下方覆盖有第二导电材料。
在一实施例中，上述的第一导电类型为n型，所述第二导电类型为p型。
在一实施例中，上述的第一导电类型为p型，所述第二导电类型为n型。
本发明实施例还提供一种半导体功率器件，包括：如上所述的终端结构；具有所述第一导电类型的缓冲区，所述缓冲区位于所述半导体衬底的下表面；具有所述第二导电类型的重掺杂的第四半导体区，所述第四半导体区位于所述缓冲区的下表面。
在一实施例中，上述的半导体功率器件为二极管、绝缘栅双极型晶体管器件或垂直双扩散金属-氧化物半导体场效应晶体管器件。
本发明实施例的有益效果在于，通过本发明实施例的结构，可有效缩短器件横向耐压的距离，从而减小终端结构的面积。并且，包覆该槽体的半导体区可使半导体器件具有较高击穿电压，并且可以有效降低器件对界面电荷的敏感度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的在二极管中采用深槽刻蚀方法的结终端结构示意图；
图2为本发明实施例的半导体功率器件的终端结构的一个具体示例的结构示意图；
图3为本发明实施例的半导体功率器件的终端结构的另一个具体示例的结构示意图；
图4为本发明实施例的半导体功率器件的一个具体示例的结构示意图；
图5A为本发明实施例的半导体功率器件的另一个具体示例的结构示意图；
图5B为本发明实施例的半导体功率器件的再一个具体示例的结构示意图；
图5C为本发明实施例的半导体功率器件的又一个具体示例的结构示意图；
图6为由仿真所得到的图4中所示的结构在器件击穿时碰撞电离率分布图；
图7为由仿真所得到的图5A中所示的结构在器件击穿时碰撞电离率分布图；
图8为图4、图5A所示的两种结构在击穿时沿槽左侧与半导体区界面处半导体区表面碰撞电离率的分布图。
图9为图4、图5A所示结构的击穿电压受界面正电荷影响的仿真曲线图；
图10(a)为图4、图5A所示的两种结构在击穿时，沿槽左侧与半导体区界面处半导体区表面电场的分布图；
图10(b)为图4、图5A所示的两种结构在击穿时，沿槽左侧与半导体区界面处介质表面电场的分布图；
图11为图4、图5A所示的两种结构在击穿时沿槽左侧与半导体区界面处半导体区表面碰撞电离率的分布图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种半导体功率器件的终端结构，如图2所示，该终端结构主要包括：半导体衬底101、第一半导体区1、第二半导体区2及槽体3等。
其中，该半导体衬底101及第一半导体区1具有第一导电类型，第二半导体区2具有第二导电类型，第一半导体区1及第二半导体区2位于该半导体衬底101的上表面中。
槽体3位于该半导体衬底101的上表面中，在该槽体3中填充介质201，在实际应用中，该介质201可为苯环丁烯(BCB)或聚酰亚胺(PI)。第一半导体区1及第二半导体区2分别位于该槽体3的两边。并且，该槽体3的至少一部分被一第三半导体区所包围，该第三半导体区具有第二导电类型。
通过上述的终端结构，可避免槽体3与半导体衬底101形成pn结反偏，不形成耗尽区，从而减小终端结构的面积，且包覆该槽体3的半导体区可使半导体器件具有较高击穿电压，并且可以有效降低器件对界面电荷的敏感度。
以下结合具体示例对本发明实施例的半导体功率器件的终端结构的具体结构进行详细说明。
在此实施例中，是以第一导电类型为n型、第二导电类型为p型为例进行说明。但本发明并不以此为限，在实际应用中，上述导电类型也可互换，即第一导电类型为p型、第二导电类型为n型。
如图3所示，基于上述的导电类型(以第一导电类型为n型、第二导电类型为p型为例进行说明)，该半导体衬底101为n-衬底，第一半导体区1为n型电极，其具体为重掺杂的n+区102，第二半导体区2为p型电极，第三半导体区为p-区。
其中，上述的第二半导体区2主要包括：p-阱区103及重掺杂的p+区104，该p-阱区103与上述的第三半导体区相邻，重掺杂的p+区104覆盖该p-阱区103及第三半导体区的上表面，且与槽体3相邻。
在一实施例中，是使该第三半导体区部分包围该槽体3，即该第三半导体区包覆槽体3的底面及该槽体3与第二半导体区2相邻的侧面。基于此种包覆结构，如图3所示，使得该槽体3的右侧与n-衬底101并不会产生耗尽区，从而减小槽体3与n+区102之间的距离。
在另一实施例中，该第三半导体区也可以是包覆该槽体3的底面及两个侧面。
在一较佳实施例中，该第三半导体区的材料可选用碳化硅(SiC)，在另一实施例中，该第三半导体区的材料可选用硅(Si)。为便于区分，在本发明实施例中，将选用SiC材料的第三半导体区称为SiC区106，将选用Si材料的第三半导体区称为Si区105。在实际应用中，由于碳化硅的临界击穿电场远高于硅(约为Si的10倍)，使得击穿点不发生在碳化硅与槽介质的表面，而是发生在衬底中。因此，可使器件击穿发生在体内，提高可靠性。
在一实施例中，本发明实施例的半导体功率器件的终端结构还设置有导电材料，其中，在p+区104的上表面及槽体3的至少一部分上表面覆盖有第一导电材料，在该n+区102的上表面覆盖有第一导电材料301。在该n-衬底101的底部覆盖有第二导电材料302。
在一较佳实施例中，在上述的两段第一导电材料301之间还可设有另一介质层，该介质可为BCB、聚酰亚胺、或是氧化层，本发明并不以此为限。
实施例2
本发明实施例提供一种半导体功率器件，其包含有上述实施例1所述的终端结构，该终端结构主要包括：半导体衬底101、第一半导体区1、第二半导体区2及槽体3等。
其中，该半导体衬底101及第一半导体区1具有第一导电类型，第二半导体区2具有第二导电类型，第一半导体区1及第二半导体区2位于该半导体衬底101的上表面中。
槽体3位于该半导体衬底101的上表面中，在该槽体3中填充介质201，在实际应用中，该介质201可为苯环丁烯(BCB)或聚酰亚胺(PI)。第一半导体区1及第二半导体区2分别位于该槽体3的两边。并且，该槽体3的至少一部分被一第三半导体区所包围，该第三半导体区具有第二导电类型。
在实际应用中，上述的半导体功率器件可以是各种不同类型的半导体功率器件，以下以该半导体功率器件为场截止型绝缘栅双极型晶体管(FS IGBT)为例进行说明。
如图4所示，该半导体功率器件(FS IGBT)的终端区主要包括：缓冲区107、第四半导体区108及上述的终端结构。
在此实施例中，是以第一导电类型为n型、第二导电类型为p型为例进行说明。但本发明并不以此为限，在实际应用中，上述导电类型也可互换，即第一导电类型为p型、第二导电类型为n型。
基于上述的导电类型(以第一导电类型为n型、第二导电类型为p型为例进行说明)，该半导体衬底101为n-衬底101，第一半导体区1为n型，其具体为重掺杂的n+区102，第二半导体区2为p型，第三半导体区为p-区。
其中，上述的第二半导体区2主要包括：p-阱区103及重掺杂的p+区104，该p-阱区103与上述的第三半导体区相邻，重掺杂的p+区104覆盖该p-阱区103及第三半导体区的上表面，且与槽体3相邻。
在一实施例中，是使该第三半导体区部分包围该槽体3，即该第三半导体区包覆槽体3的底面及该槽体3与第二半导体区2相邻的侧面。基于此种包覆结构，如图3所示，使得该槽体3的右侧与n-衬底101并不会产生耗尽区，从而减小槽体3与n+区102之间的距离。
在另一实施例中，该第三半导体区也可以是包覆该槽体3的底面及两个侧面。
在一实施例中，本发明实施例的半导体功率器件的终端结构还设置有导电材料，其中，在p+区104的上表面及槽体3的至少一部分上表面覆盖有第一导电材料，在该n+区102的上表面覆盖有第一导电材料301。在该n-衬底101的底部覆盖有第二导电材料302。
上述的缓冲区107具有第一导电类型，位于该半导体衬底101的下表面。该第四半导体区108为具有第二导电类型的重掺杂区，位于该缓冲区107的下表面。
如图4所示，该半导体功率器件的槽体3中的介质201只有左边和底部被第三半导体区包围，且在此实施例中，该第三半导体区为选用Si作为材料的Si区105。当槽体3右边也被Si区105包围时，在给半导体功率器件集电极区(第四半导体区)108施加一个相对于发射极区(n+区)104为正向电压时，位于槽体3右边的p/n-衬底所形成的pn结反偏，产生耗尽区。该耗尽区会使得槽与n+-沟道截止区102之间所需的距离有所增加。而采用图4所示的结构时，可以减小槽与n+-沟道截止区102之间所需的距离。
在一较佳实施例中，本发明实施例提出了另一种结构，如图5A所示。与图4中所示结构相同之处在于，槽体3中的介质201左边和底部被第三半导体区所包围，不同之处在于，该第三半导体区为选用SiC作为材料的SiC区106。当给半导体功率器件的集电极区108施加正向电压、半导体功率器件发射极区104接地时，n-衬底101区、SiC区106将逐渐耗尽，位于槽体3底部的n-衬底101中的电离施主所发出的电力线部分将终止于槽体3底部SiC区106中的电离受主，还有一部分将终止于位于槽体3左边的SiC区106中的电离受主，导致槽体3左边与底部拐角处附近电力线较为集中，电场较高。当包围槽体3的第三半导体区为Si材料时，该高电场将会导致器件在此处击穿。而当包围槽体3的第三半导体区为SiC材料时，由于SiC的临界击穿电场远高于硅(约为Si的10倍)，该拐角处的电场并不会在此处引起强的碰撞电离，从而避免器件在此处击穿。
在一实施例中，如图5B所示，该SiC区106也可以是包覆该槽体3的底面及两侧面。
在一较佳实施例中，在上述的两段第一导电材料301之间还可设有一介质层202，如图5C所示，该介质可为BCB、聚酰亚胺、或是氧化层，本发明并不以此为限。
图6与图7分别给出了图4、图5A所示的结构在具有相同击穿电压时，由仿真得到的在半导体功率器件击穿时候的碰撞电离率分布图。图8给出了槽体3左侧与Si区105以及SiC区106界面处半导体区表面碰撞电离率分布图。在仿真中，n-衬底101的浓度为1.5×1013cm-3,槽体3的深度与宽度分别为180μm、310μm，Si区105与SiC区106宽度均为20μm，掺杂浓度均为1×1014cm-3。为便于仿真，在仿真中槽体3里面的介质201设为SiO2。从图6、图8可以看到，在用Si区105包围槽体3的结构中，位于槽体3底部、左边拐角处的Si区105碰撞电离最强；从图7可以看到，当使用SiC代替Si时，碰撞电离最强的区域位于半导体功率器件体内n-衬底101，而位于槽体3底部、左边拐角处的SiC区106碰撞电离率仅有2.2×108cm-3·s-1，热载流子效应可以有效降低。
图9给出了通过仿真得到的图4、图5A所示结构的击穿电压受界面正电荷影响的曲线图。从图9可以看到，当包围槽体3的区域为SiC时，半导体功率器件的击穿电压受界面电荷的影响远小于Si的情形。例如，当界面电荷的剂量为0时，两种器件的击穿电压约为3900V左右；而当界面电荷剂量为8×1011cm-2时，具有SiC的结构击穿电压为2194V，具有Si的结构击穿电压仅有548V。
这是由于当在Si/介质201或(SiC/介质201)表面引入大量正电荷时，靠近p+区104的界面正电荷所发出的电力线将会向上终止于与最低电位相联的p+区104，引起p+区104与介质201相邻的边缘处电力线集中、电场显著增加。这一点可以通过图10(a)所示有无界面电荷时沿槽左侧与Si区105以及SiC区106界面处半导体区表面电场的分布图来印证，该电场分布图是在半导体功率器件发生击穿时所提取的。对于Si材料而言，临界击穿电场约为2～5.5×105V/cm。当引入大量正电荷时，p+区104与介质201相邻的边缘处产生的强电场在此处引起强烈的碰撞电离，使得器件在此处提前击穿。而SiC的临界击穿电场约为1.5～4.5×106V/cm，在p+区104与介质201相邻的边缘处由界面电荷所引入的强电场并不足以导致器件在此处发生强碰撞电离。从图11可以看到，对于具有SiC的半导体功率器件而言，表面强电场处的碰撞电离率仅为26cm-3·s-1。从图10(b)可以看到，在引入大量界面电荷时，沿槽体3左侧与Si区105以及SiC区106界面处介质201表面的峰值电场也会相应增加，但在两种结构中，该峰值电场均远低于介质201的临界击穿电场。
对于具有SiC的半导体功率器件，由于界面正电荷所发出的电力线有一部分会通过槽体3左侧SiC区106、n-衬底101进入顶部p-阱区103，引起p-阱区103/n-衬底101所形成的反偏pn结处电场增加，但该电场远小于p+区104与介质201相邻的边缘处产生的强电场。当界面正电荷的剂量一定时，随着外加VCE增加，p-阱区103/n-衬底101处的电场增加，最终导致半导体功率器件在此处击穿。因此具有SiC的结构的击穿电压受界面电荷的影响远小于具有Si的结构，并且前者在具有大量界面正电荷时仍能保证器件在体内击穿。
需要说明的是，上述实施例是以该半导体功率器件为FS IGBT为例进行说明。但实际应用中，该半导体功率器件还可以是其他类型的半导体功率器件，例如：二极管、晶闸管、绝缘栅双极型晶体管器件(IGBT器件)或垂直双扩散金属-氧化物半导体场效应晶体管器件(VDMOS器件)等，均可包含上述实施例1所述的终端结构，本发明并不以此为限。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (14)
1.一种半导体功率器件的终端结构，其特征在于，包括：
具有第一导电类型的半导体衬底；
具有所述第一导电类型的第一半导体区，具有第二导电类型的第二半导体区，所述第一半导体区、第二半导体区位于所述半导体衬底的上表面中；
槽体，位于所述半导体衬底的上表面中，所述槽体中填充介质；所述槽体的至少一部分被具有所述第二导电类型的第三半导体区包围。
2.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第一半导体区为所述第一导电类型的重掺杂区。
3.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第二半导体区包括：阱区及所述第二导电类型的重掺杂区，所述阱区与所述第三半导体区相邻，所述第二导电类型的重掺杂区覆盖所述阱区及第三半导体区的上表面，且与所述槽体相邻。
4.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第三半导体区的材料为SiC。
5.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第三半导体区的材料为Si。
6.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第三半导体区包覆所述槽体的底面及所述槽体与所述第二半导体区相邻的侧面。
7.根据权利要求1所述的半导体功率器件的终端结构，其特征在于，所述第三半导体区包覆所述槽体的底面及侧面。
8.根据权利要求2所述的半导体功率器件的终端结构，其特征在于，所述第二导电类型的重掺杂区的上表面及所述槽体的至少一部分上表面覆盖有第一导电材料，所述第一导电类型的重掺杂区的上表面覆盖有所述第一导电材料。
9.根据权利要求8所述的半导体功率器件的终端结构，其特征在于，所述半导体衬底的下方覆盖有第二导电材料。
10.根据权利要求8所述的半导体功率器件的终端结构，其特征在于，在所述第一导电材料之间还设有介质层。
11.根据权利要求1-10中任一权利要求所述的半导体功率器件的终端结构，其特征在于，所述第一导电类型为n型，所述第二导电类型为p型。
12.根据权利要求1-10中任一权利要求所述的半导体功率器件的终端结构，其特征在于，所述第一导电类型为p型，所述第二导电类型为n型。
13.一种半导体功率器件，其特征在于，包括：
如权利要求1-12中任一权利要求所述的终端结构。
14.根据权利要求13所述的半导体功率器件，其特征在于，所述半导体功率器件为二极管、绝缘栅双极型晶体管器件或垂直双扩散金属-氧化物半导体场效应晶体管器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530888.3A CN107464835A (zh) | 2017-07-03 | 2017-07-03 | 一种半导体功率器件及其终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530888.3A CN107464835A (zh) | 2017-07-03 | 2017-07-03 | 一种半导体功率器件及其终端结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107464835A true CN107464835A (zh) | 2017-12-12 |
Family
ID=60546594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710530888.3A Pending CN107464835A (zh) | 2017-07-03 | 2017-07-03 | 一种半导体功率器件及其终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464835A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544268A (zh) * | 2023-07-06 | 2023-08-04 | 通威微电子有限公司 | 一种半导体器件结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040056310A1 (en) * | 2002-09-19 | 2004-03-25 | Dean Probst | Termination structure incorporating insulator in a trench |
| CN102044559A (zh) * | 2009-10-13 | 2011-05-04 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| US7999343B2 (en) * | 2005-09-02 | 2011-08-16 | Infineon Technologies Ag | Semiconductor component with a space-saving edge termination, and method for production of such component |
| US8093676B2 (en) * | 2007-07-02 | 2012-01-10 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
-
2017
- 2017-07-03 CN CN201710530888.3A patent/CN107464835A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040056310A1 (en) * | 2002-09-19 | 2004-03-25 | Dean Probst | Termination structure incorporating insulator in a trench |
| US7999343B2 (en) * | 2005-09-02 | 2011-08-16 | Infineon Technologies Ag | Semiconductor component with a space-saving edge termination, and method for production of such component |
| US8093676B2 (en) * | 2007-07-02 | 2012-01-10 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
| CN102044559A (zh) * | 2009-10-13 | 2011-05-04 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544268A (zh) * | 2023-07-06 | 2023-08-04 | 通威微电子有限公司 | 一种半导体器件结构及其制作方法 |
| CN116544268B (zh) * | 2023-07-06 | 2023-09-26 | 通威微电子有限公司 | 一种半导体器件结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN104995738B (zh) | 半导体装置 | |
| CN107293579A (zh) | 一种具有低导通压降的超结igbt | |
| CN104485328A (zh) | 带有igbt单元和去饱和沟道结构的半导体器件 | |
| CN101233616A (zh) | 半导体元件和电气设备 | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102760760A (zh) | 半导体装置 | |
| CN109585529A (zh) | 半导体装置及其制造方法 | |
| CN104103691B (zh) | 具有补偿区的半导体器件 | |
| CN108461537A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN105448997B (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN111403474A (zh) | 一种集成肖特基二极管的双沟道碳化硅mosfet器件 | |
| CN112201687A (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN104103522A (zh) | 一种高耐压超结终端结构的制备方法 | |
| CN107819026B (zh) | Ldmos器件 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN103872097A (zh) | 功率半导体设备及其制造方法 | |
| CN107464835A (zh) | 一种半导体功率器件及其终端结构 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| CN104241126A (zh) | 沟槽型igbt及制备方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN103839978B (zh) | 一种中高压沟槽型功率器件的终端结构及其制作方法 | |
| CN106847923B (zh) | 超结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 620500 Fifth Floor, Area A, Tianfu Jingrong Center, Chengdu Science City, Chengdu, Sichuan Province Applicant after: Chengdu Pyle Miers Semiconductor Co. Ltd. Applicant after: Global energy Internet Institute, Inc. Applicant after: State Grid Corporation of China Applicant after: Electric Power Research Institute of State Grid Shandong Electric Power Company Address before: 620500 Fifth Floor, Area A, Tianfu Jingrong Center, Chengdu Science City, Chengdu, Sichuan Province Applicant before: Chengdu Pyle Miers Semiconductor Co. Ltd. Applicant before: Global energy Internet Institute, Inc. Applicant before: State Grid Corporation of China Applicant before: Electric Power Research Institute of State Grid Shandong Electric Power Company |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |
|
| RJ01 | Rejection of invention patent application after publication |