CN107463727A - 基于向量式有限元和fpga的混合试验方法 - Google Patents

Abstract

本发明公开了一种基于向量式有限元和FPGA的混合试验方法，该方法包括以下步骤：将待分析结构划分为数值子结构和试验子结构；采用向量式有限元利用并行计算技术在FPGA上建立数值模型；采用前馈加反馈的控制理论在FPGA上编写外置补偿控制器；在FPGA上设计I/O实现数值计算量与试验模拟量之间的转换和传递；利用LabVIEW实时模块实现FPGA硬件程序的定时运行；通过FIFO实现FPGA硬件与主控计算机的数据传递；搭建试验子结构的位移加载装置并建立起同FPGA硬件I/O模块的连接；在主控计算机中建立主控计算机同FPGA硬件终端的数据通讯接口，实现试验数据的可视化。本发明能够有效解决混合试验中数值子结构计算所带来的计算压力过大的问题，特别适合于数值子结构具有大量计算自由度并要求实时运行的混合试验。

Description

基于向量式有限元和FPGA的混合试验方法

技术领域

本发明涉及土木工程试验技术领域，具体涉及一种基于向量式有限元和FPGA的混合试验方法。

背景技术

混合试验是近年来新兴而起的一种用于测试大型土木结构在极端环境荷载，如地震、台风、洪水等作用下产生的动力响应的试验方法。混合试验将土木结构构件按力学性能复杂程度分为常处于线弹性受力状态下易于模拟的数值子结构和涉及非线性和弹塑性力学行为难以计算的试验子结构，采用数值仿真和试验加载相结合的方式分别获取数值和试验子结构的动力响应，并通过在子结构边界处的数据传递实现对结构整体的动态性能分析。混合试验被认为是一种兼具数值分析的便利性和试验测试的可靠性的分析结构动力响应的有效方法。

近年来越来越多的新型构件和装置被用于土木工程的振动控制领域，而这些新型构件和装置的力学性能通常同加载速率紧密相关，这要求混合试验在应用于装配有此类构件和装置的结构时，必须以实时方式即对试验结构进行实时位移加载的方式进行。混合试验通常由三个部分组成，分别是数值子结构求解、位移控制加载、和数据采集。为了达到实时效应，这3个部分必须在一个仿真步长内完成，而这其中数值子结构的求解计算时间往往最多，是影响混合试验能否实时进行的关键因素。为加快数值子结构的求解速度，数值子结构通常会被高度简化为仅具有若干自由度的数值模型，这其中最典型的代表便是由高层房屋结构简化而成的“葫芦串”模型。然而这样的简化大大限制了混合试验实时进行的应用范围。对于那些质量均匀分布的结构体系，如拉索，大坝，大跨桥梁等等，数值子结构的力学行为必须采用足够数目的自由度才能实现精确模拟，这使得实时子结构试验常常会因为数值子结构部分的计算压力过大而无法实现实时效应。

综上所述，如何有效地解决对数值子结构具有大量自由度的质量分布体系结构进行混合试验时，由于数值子结构计算压力过大，无法达到实时效果的技术问题，是目前本领域技术人员公知而亟需解决的问题。

发明内容

本发明的目的是提供一种能够有效缓解数值子结构的计算压力，适用于对数值子结构具有大量自由度的质量分布体系结构开展混合试验并达到实时运行的基于向量式有限元和FPGA的混合试验方法。

为达到上述目的，本发明采用以下技术方案：

一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S1.1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构；

S1.2、对数值子结构通过LabVIEW开发环境在FPGA上建立能够实现并行计算的向量式有限元数值模型，其步骤包括：

S1.2.1、在主控计算机中对数值子结构进行向量式有限元数值模型的前处理工作，将数值子结构离散成一系列独立的质点，质点与质点之间根据结构对象选择单元进行连接，并将处理好的向量式有限元数值模型的数据在主控计算机中通过LabVIEW存储于数组当中；

S1.2.2、对数值子结构的向量式有限元数值模型进行质点分割和单元分割，形成若干质点群和单元群，质点群和单元群的数目同线程数目相等；

S1.2.3、在FPGA上设置用于存储向量式有限元数值模型计算过程中计算变量的存储器；

S1.2.4、在FPGA上建立顺序结构，分别依次编写向量式有限元数值模型求解过程中的质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分，包括以下步骤；

S1.2.4.1、根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，采用中心差分法作为质点位移预测的数值积分算法，预测每一个质点的质点位移；

S1.2.4.2、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由预测得到的质点位移进行刚体位移的剔除求得质点的纯变形位移，对单元内力进行求解；

S1.2.4.3、根据向量式有限元数值模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由单元内力求解过程中得到的单元内力在相连质点上进行反方向组装，实现质点内力组装；

S1.2.4.4、根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，将当前仿真时间步长的质点信息覆盖前一仿真时间步长的质点信息，将下一仿真时间步长的质点信息覆盖当前仿真时间步长的质点信息，实现每一个质点的质点位移更迭；

S1.3、根据前馈和反馈相结合的控制理论，在FPGA上进行外置补偿控制器的硬件设计，其详细步骤如下：

S1.3.1、将试验子结构预先在位移加载装置上进行小幅度位移加载，获取试验子结构在不同频率的位移输入信号下的位移响应，采用扫频法对由位移加载装置和试验子结构构成的系统进行系统识别；

S1.3.2、根据识别出的离散系统采用前馈加反馈的模式先在主控计算机中进行外置补偿控制器的控制算法设计，针对前馈控制获取用于补偿时滞的离散传递函数，针对反馈控制获取用于校准误差的反馈增益，并在主控计算中采用仿真的方法验证控制算法的可靠性；

S1.3.3、对验证后的控制算法在FPGA上进行硬件编程，其中前馈控制通过将离散传递函数转换为相应的差分方程，设计成FIR滤波器，采用移位寄存器和反馈节点予以实现，反馈控制通过设置反馈增益予以实现；

S1.4、在FPGA上设计I/O模块，实现数值子结构位移计算值的D/A转换和模拟量输出，以及试验子结构测量值的A/D转换和数值子结构模型更新；

S1.5、对在FPGA上编写好的数值子结构计算程序、试验控制程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S1.6、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S1.7、将位移加载装置的输入直接同FPGA的输出端口相连接，将位移加载装置内置的位移传感器和力传感器信号输出端同FPGA的输入端口相连接，搭建试验子结构的位移加载平台；

S1.8、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

本发明的第二个目的是提供一种能够有效缓解数值子结构的计算压力，适用于对数值子结构的质量分布体系结构展开实验达到实时运行的基于向量式有限元和FPGA的试验方法。

为达到上述目的，本发明采用以下技术方案：

一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S2.1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构；

S2.2、对数值子结构通过LabVIEW开发环境以向量式有限元为理论基础直接在FPGA上建立能够实现并行计算的向量式有限元数值模型，其详细步骤如下：

S2.2.1、在主控计算机中对数值子结构进行向量式有限元数值模型的前处理工作，将数值子结构离散成一系列独立的质点，质点与质点之间根据结构对象选择单元进行连接，并将处理好的向量式有限元数值模型的数据在主控计算机中通过LabVIEW存储于数组当中，形成向量式有限元数值模型；

S2.2.2、对数值子结构的向量式有限元数值模型进行质点分割和单元分割，形成若干质点群和单元群，质点群和单元群的数目同线程数目相等；

S2.2.3、在FPGA上设置用于存储向量式有限元数值模型算过程中计算变量的存储器，通过对存储器的读取和写入，实现FPGA硬件程序上的模型初参数读取和计算变量传递；

S2.2.4、在FPGA上建立顺序结构，依次通过质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分对向量式有限元进行求解，针对每一个部分均采用多个While或For循环结构并行的架构进行求解，其中质点位移预测和质点信息更迭的While或For循环结构并行数目同划分的质点群数目相等，单元内力求解和质点内力组装的While或For循环结构并行数目同划分的单元群数目相等，其中包括以下步骤；

S2.2.4.1、根据向量式有限元模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，采用中心差分法作为质点位移预测的数值积分算法，预测每一个质点的质点位移；

S2.2.4.2、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，采用向量式有限元理论中的虚拟逆向运动，对由预测得到的质点位移进行刚体位移的剔除求得质点的纯变形位移，并根据虚功原理对单元内力进行求解；

S2.2.4.3、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，采用质点内力的平衡原则，对由单元内力求解过程中得到的单元内力在相连质点上进行反方向组装，实现质点内力组装；

S2.2.4.4、根据向量式有限元模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，将当前步长的质点信息覆盖前一仿真时间步长的质点信息，将下一仿真时间步长的质点信息覆盖当前仿真时间步长的质点信息，实现每一个质点的质点位移更迭；

S2.3、在FPGA上设计I/O模块，实现数值子结构位移计算值的D/A转换和模拟量输出；

S2.4、对在FPGA上编写好的数值子结构计算程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S2.5、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S2.6、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

本发明的第三个目的是提供一种能够有效缓解试验子结构的计算压力，适用于对试验子结构的质量分布体系结构展开实验达到实时运行的基于FPGA的试验方法。

为达到上述目的，本发明采用以下技术方案：

一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构，采用LabVIEW开发环境作为FPGA的硬件编程工具；

S2、根据前馈和反馈相结合的控制理论，在FPGA上进行外置补偿控制器的硬件设计，其详细步骤如下：

S2.1、将试验子结构预先在位移加载装置上进行位移加载，获取试验子结构在不同频率的位移输入信号下的位移响应，采用扫频法对由位移加载装置和试验子结构构成的系统进行离散系统识别；

S2.2、根据识别出的离散系统采用前馈加反馈的模式先在主控计算机中进行外置补偿控制器的控制算法设计，针对前馈控制获取用于补偿时滞的离散传递函数，针对反馈控制获取用于校准误差的反馈增益，并在主控计算中采用仿真的方法验证控制算法的可靠性；

S2.3、对验证后的控制算法在FPGA上进行硬件编程，其中前馈控制通过将离散传递函数转换为相应的差分方程，设计成FIR滤波器，采用移位寄存器和反馈节点予以实现，反馈控制通过设置反馈增益予以实现；

S3、在FPGA上设计I/O模块，实现试验子结构测量值的A/D转换；

S4、对在FPGA上编写好的数值子结构计算程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S5、将位移加载装置的输入直接同FPGA的输出端口相连接，将位移加载装置内置的位移传感器和力传感器信号输出端同FPGA的输入端口相连接，搭建试验子结构的位移加载平台，开始对试验子结构进行实时位移加载，实时获取实验数据；

S6、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S7、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

本发明采用LabVIEW开发环境对FPGA进行硬件开发，开发人员可以通过LabVIEW中的图形化语言完成对FPGA芯片的程序开发，避免了传统采用硬件描述语言进行程序开发的复杂与繁琐，有效地提高了FPGA的开发效率，既简单又高效，具有以下优点。

1.本发明将混合试验中的数值子结构求解、位移控制加载、和数据采集三大模块融为一体，统一通过LabVIEW开发环境在FPGA上实现，避免了传统实时子结构试验将数值子结构求解、位移加载、和数据采集分开置于不同程序环境中进行开发所带来的数据隔阂和数据传递延迟。

2.本发明采用向量式有限元作为数值子结构建模的理论基础，充分利用其求解方法的独立性，在FPGA上以并行计算的方式进行建模，能有效缩短实时子结构试验中数值子结构的计算时间，缓解由大量自由度带来的数值子结构计算压力，使得实时子结构试验能被运用于需要计算大量自由度的数值子结构模型的质量分布体系结构中。

3.本发明通过采用并行计算的技术，使得实时子结构试验能够以非常小的仿真步长进行，并同时达到实时运行的‘效果，避免了传统实时子结构试验中需要额外对计算位移进行内插和外插用以提高位移信号采样频率的操作，简化了试验步骤。

4.本发明采用FPGA作为混合试验整个系统程序的执行硬件，充分利用了FPGA强大的定时性能，其时间控制精度最小可达ns级别，明显优于传统CPU或DSP的时间控制精度，非常适合于实时子结构试验这种对定时性要求高的工程应用。

5.本发明可以利用LabVIEW良好的人机交互界面开发环境和FPGA的高度可塑性，将试验程序封装成固定模块，形成专门针对于实时子结构试验硬件设备，增强其通用性。

附图说明

图1为本发明实施例的实施流程示意图。

图2为用于验证本发明实施例的斜拉索阻尼器系统混合试验示意图。

图3为基于向量式有限元和FPGA采用并行建模的斜拉索位移时程响应图。

图4为基于FPGA编写的前馈加反馈外置控制器效果图。

图5为基于向量式有限元和FPGA的斜拉索阻尼器系统的实时混合试验结果整体示意图和局部示意图。

图6为图5中2种位移结果的误差时程图。

具体实施方式

以下结合附图及实施例详细叙述本发明的具体实施方式，其中图1为本发明实施例的流程示意图。本实施例针对斜拉索阻尼系统，采用基于向量式有限元和FPGA的实时子结构混合试验对其进行结构动力响应测试。该斜拉索阻尼器系统基于向量式有限元和FPGA的实时子结构试验示意图如图2所示，其中斜拉索长18.75m，与地面倾角为12.5度，抗拉刚度EA＝911000N，线密度ρ＝0.76kg/m，初张拉力为1286N。作为简单示例，此处阻尼器选为纯粘滞性阻尼器阻尼系数C＝300N·s/m，置于2号节点下方。本实施例基于向量式有限元和FPGA的实时子结构试验实施步骤如下：

本发明的保护范围并不仅仅局限于本实施方式的描述。

第一步：主控计算器与FPGA硬件连接，实现数据传递，并对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构，本实施例对斜拉索阻尼器系统进行子结构划分，其中由于斜拉索受力简单，通常处于线弹性状态，因此将斜拉索划分为数值子结构，采用向量式有限元数值模型进行模拟，阻尼器由于其力学性能高度非线性，难以被数值准确模拟，因此划分为试验子结构，通过实验的手段进行测试。

第二步：在主控计算机中对数值子结构进行向量式有限元数值模型的前处理工作，将数值子结构离散成一系列独立的质点，质点与质点之间根据结构对象选择单元进行连接，并将处理好的向量式有限元数值模型的数据在主控计算机中通过LabVIEW存储于数组当中；其中单元类型可根据不同的待分析结构进行选择，本实施例对斜拉索采用向量式有限元中的三维杆单元对其进行建模，将斜拉索离散成为31个质点，质点与质点之间采用30个三维杆单元进行连接，共有93个自由度，然后根据斜拉索结构实际尺寸和受力情况，单元类型、质点数目以及斜拉索结构的几何信息，计算质点的坐标值；计算单元的质量和惯性矩，并将其分配于同单元相连接的质点上，计算出各个质点的等效质量和等效惯性矩；根据斜拉索结构的受力特征和几何信息，定义各个质点的边界条件；根据斜拉索结构的受力特征，计算各个节点受到的初始集中节点荷载，等效惯性矩，初始集中节点荷载，集中外力的模型信息，在主控计算机中利用LabVIEW建立数组予以存储。

第三步：设定FPGA执行的线程数目，对数值子结构的向量式有限元数值模型进行质点分割和单元分割，形成若干质点群和单元群，质点群和单元群的数目同线程数目相等，作为优选，每一个质点群和单元群内的质点和单元数目尽可能相等；在本实施例中对建好的向量式有限元斜拉索数值模型进行质点群划分和单元群划分，本实施例以3线程为例，即将质点划分为1个具有11个质点的质点群和2个具有10个质点的质点群，以及3个具有10个单元的单元群。

第四步：在FPGA上设置用于存储向量式有限元数值模型计算过程中计算变量的存储器，用于向量式有限元程序在FPGA运行时的初参数读取和计算过程中变量的读取和写入。

第五步：在FPGA上建立顺序结构，分别依次编写向量式有限元数值模型求解过程中的质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分，本实施例中在LabVIEW开发环境中以图形化语言对FPGA芯片进行向量式有限元斜拉索数值模型并行求解程序的编写，在FPGA上建立平铺式顺序结构，分别依次编写向量式有限元求解过程中的质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分，具体而言：

根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，采用中心差分法作为质点位移预测的数值积分算法，预测每一个质点的质点位移；

根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由预测得到的质点位移进行刚体位移的剔除求得质点的纯变形位移，对单元内力进行求解；

根据向量式有限元数值模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由单元内力求解过程中得到的单元内力在相连质点上进行反方向组装，实现质点内力组装；

根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，将当前仿真时间步长的质点信息覆盖前一仿真时间步长的质点信息，将下一仿真时间步长的质点信息覆盖当前仿真时间步长的质点信息，实现每一个质点的质点位移更迭；

针对每一个部分均采用多个While或For循环结构并行的架构进行程序编写，通过LabVIEW采用G语言对其进行编写，并封装成子模块，用于在While或For循环中进行调用；其中质点位移预测和质点信息更迭的While循环结构并行数目同划分的质点群数目相同，单元内力求解和质点内力组装的While或For循环结构并行数目同划分的单元群数目相同，因此本实施例中每一个部分均采用3个While或For循环并行执行的模式进行程序编写。实施例中对该拉索2号节点施加一个垂直向上大小为10N的力，持续1s后撤去，采用3线程在FPGA上通过向量式有限元计算出的位移时程响应同ANSYS计算结果十分拟合，如图3所示。

第六步：将试验子结构预先在位移加载装置上进行小幅度位移加载，获取试验子结构在不同频率的位移输入信号下的位移响应，采用扫频法对由位移加载装置和试验子结构构成的系统进行离散系统识别；本实施例中采用位移加载设备对阻尼器以不同的频率进行位移加载，获取其位移响应，通过扫频法根据获取的位移响应，进行由阻尼器和位移加载设备共同组成的试验系统的系统识别，得到系统传递函数。

第七步：根据前馈加反馈的控制理论，在FPGA上设计外置补偿控制器，根据识别出的离散系统采用前馈加反馈的模式先在主控计算机中进行外置补偿控制器的控制算法设计，并根据控制算法编写FPGA上的试验控制程序，针对前馈控制获取用于补偿时滞的离散传递函数，针对反馈控制获取用于校准误差的反馈增益，并在主控计算中采用仿真的方法验证控制算法的可靠性；本实施例仅以前馈加输出反馈比例调节为例进行控制器设计。其中前馈控制器的传递函数设置为由第六步识别出的离散系统传递函数的倒数，然后对该前馈控制器的离散系统传递函数进行由离散系统传递函数到差分方程的转换，设计成FIR滤波器，并通过在FPGA上设置寄存器和反馈节点予以实现；反馈控制器则通过将实验测量值与输入值的差值作为负反馈添置控制器的输入端予以实现。本实施例采用FPGA编写的前馈加比例调节反馈控制效果图如图4所示。

第八步：在FPGA上设计I/O模块，实现数值子结构位移计算值的D/A转换和模拟量输出，以及试验子结构测量值的A/D转换和数值子结构模型更新，其中输出端用于将向量式有限元斜拉索数值模型与阻尼器连接节点的计算位移进行D/A转换，形成电压模拟量发送给位移加载装置的输入端，使得位移加载装置能够作动出相应的位移；输入端则用于将位移加载装置中内置的位移传感器和力传感器测的数据进行A/D转换，变成数字量传回FPGA硬件终端，分别用于外置补偿控制的输出比例反馈和数值子结构下一时间步的计算。

第九步：对在FPGA上编写好的数值子结构计算程序、试验控制程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，在FPGA程序的最前端插入一帧顺序结构，并放置一个定时等待函数，设置FPGA硬件程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；本实施例采用0.0005S的积分步长对数值子结构进行求解，因此在FPGA上由数值子结构求解，位移加载，以及数据采集组成的硬件程序以0.0005S为单位，进行定时执行。

第十步：对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中。

第十一步：搭建试验子结构的位移加载平台，将位移加载装置的输入直接同FPGA的输出端口相连接，将位移加载装置内置的位移传感器和力传感器信号输出端同FPGA的输入端口相连接，搭建试验子结构的位移加载平台；本实施例采用疲劳试验机对阻尼器进行实时加载。

第十二步：在主控计算机操作系统中搭建主控计算机与FPGA硬件的数据通讯接口，利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

为进一步验证本发明的可行性和优越性，本实施例采用基于向量式有限元和FPGA的混合试验方法对斜拉索30号节点采用1阶激振频率和100N幅值的正弦激励进行激振，待其斜拉索稳定后撤去激励，仅靠2号节点下布置的阻尼器对斜拉索进行减振，该混合试验是以实时的方式进行的，因此能有效测试阻尼器的力学性能。该斜拉索的跨中位移时程如图5所示，其位移时程同单纯采用向量式有限元数值计算方法得出的结果十分拟合，由两者间误差的时程图如图6所示，由两者误差得到的RMS为0.0057，由仅用速度反馈数值方法计算出的结果RMS为0.2257，相对误差为2.53％。

Claims (3)

1.一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S1.1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构；

S1.2、对数值子结构通过LabVIEW开发环境在FPGA上建立能够实现并行计算的向量式有限元数值模型，其步骤包括：

S1.2.1、在主控计算机中对数值子结构进行向量式有限元数值模型的前处理工作，将数值子结构离散成一系列独立的质点，质点与质点之间根据结构对象选择单元进行连接，并将处理好的向量式有限元数值模型的数据在主控计算机中通过LabVIEW存储于数组当中；

S1.2.2、对数值子结构的向量式有限元数值模型进行质点分割和单元分割，形成若干质点群和单元群，质点群和单元群的数目同线程数目相等；

S1.2.3、在FPGA上设置用于存储向量式有限元数值模型计算过程中计算变量的存储器；

S1.2.4、在FPGA上建立顺序结构，分别依次编写向量式有限元数值模型求解过程中的质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分，包括以下步骤；

S1.2.4.1、根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，采用中心差分法作为质点位移预测的数值积分算法，预测每一个质点的质点位移；

S1.2.4.2、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由预测得到的质点位移进行刚体位移的剔除求得质点的纯变形位移，对单元内力进行求解；

S1.2.4.3、根据向量式有限元数值模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，对由单元内力求解过程中得到的单元内力在相连质点上进行反方向组装，实现质点内力组装；

S1.2.4.4、根据向量式有限元数值模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，将当前仿真时间步长的质点信息覆盖前一仿真时间步长的质点信息，将下一仿真时间步长的质点信息覆盖当前仿真时间步长的质点信息，实现每一个质点的质点位移更迭；

S1.3、根据前馈和反馈相结合的控制理论，在FPGA上进行外置补偿控制器的硬件设计，其详细步骤如下：

S1.3.1、将试验子结构预先在位移加载装置上进行小幅度位移加载，获取试验子结构在不同频率的位移输入信号下的位移响应，采用扫频法对由位移加载装置和试验子结构构成的系统进行系统识别；

S1.3.2、根据识别出的离散系统采用前馈加反馈的模式先在主控计算机中进行外置补偿控制器的控制算法设计，针对前馈控制获取用于补偿时滞的离散传递函数，针对反馈控制获取用于校准误差的反馈增益，并在主控计算机中采用仿真的方法验证控制算法的可靠性；

S1.3.3、对验证后的控制算法在FPGA上进行硬件编程，其中前馈控制通过将离散传递函数转换为相应的差分方程，设计成FIR滤波器，采用移位寄存器和反馈节点予以实现，反馈控制通过设置反馈增益予以实现；

S1.4、在FPGA上设计I/O模块，实现数值子结构位移计算值的D/A转换和模拟量输出，以及试验子结构测量值的A/D转换和数值子结构模型更新；

S1.5、对在FPGA上编写好的数值子结构计算程序、试验控制程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S1.6、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S1.7、将位移加载装置的输入直接同FPGA的输出端口相连接，将位移加载装置内置的位移传感器和力传感器信号输出端同FPGA的输入端口相连接，搭建试验子结构的位移加载平台；

S1.8、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

2.一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S2.1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构；

S2.2、对数值子结构通过LabVIEW开发环境以向量式有限元为理论基础直接在FPGA上建立能够实现并行计算的向量式有限元数值模型，其详细步骤如下：

S2.2.1、在主控计算机中对数值子结构进行向量式有限元数值模型的前处理工作，将数值子结构离散成一系列独立的质点，质点与质点之间根据结构对象选择单元进行连接，并将处理好的向量式有限元数值模型的数据在主控计算机中通过LabVIEW存储于数组当中，形成向量式有限元数值模型；

S2.2.2、对数值子结构的向量式有限元数值模型进行质点分割和单元分割，形成若干质点群和单元群，质点群和单元群的数目同线程数目相等；

S2.2.3、在FPGA上设置用于存储向量式有限元数值模型算过程中计算变量的存储器，通过对存储器的读取和写入，实现FPGA硬件程序上的模型初参数读取和计算变量传递；

S2.2.4、在FPGA上建立顺序结构，依次通过质点位移预测、单元内力求解、质点内力组装、和质点信息更迭这四个部分对向量式有限元进行求解，针对每一个部分均采用多个While或For循环结构并行的架构进行求解，其中质点位移预测和质点信息更迭的While或For循环结构并行数目同划分的质点群数目相等，单元内力求解和质点内力组装的While或For循环结构并行数目同划分的单元群数目相等，其中包括以下步骤；

S2.2.4.1、根据向量式有限元模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，采用中心差分法作为质点位移预测的数值积分算法，预测每一个质点的质点位移；

S2.2.4.2、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，采用向量式有限元理论中的虚拟逆向运动，对由预测得到的质点位移进行刚体位移的剔除求得质点的纯变形位移，并根据虚功原理对单元内力进行求解；

S2.2.4.3、根据向量式有限元模型中单元群的划分数目，以While或For循环结构为基础，单元群所包含的单元数目为循环次数，采用质点内力的平衡原则，对由单元内力求解过程中得到的单元内力在相连质点上进行反方向组装，实现质点内力组装；

S2.2.4.4、根据向量式有限元模型中质点群的划分数目，以While或For循环结构为基础，质点群所包含的质点数目为循环次数，将当前步长的质点信息覆盖前一仿真时间步长的质点信息，将下一仿真时间步长的质点信息覆盖当前仿真时间步长的质点信息，实现每一个质点的质点位移更迭；

S2.3、在FPGA上设计I/O模块，实现数值子结构位移计算值的D/A转换和模拟量输出；

S2.4、对在FPGA上编写好的数值子结构计算程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S2.5、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S2.6、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。

3.一种基于向量式有限元和FPGA的混合试验方法，其特征在于，主控计算机与FPGA硬件连接，实现数据传递，其实施步骤包括：

S1、对试验结构按照结构构件的复杂程度划分为数值子结构和试验子结构，采用LabVIEW开发环境作为FPGA的硬件编程工具；

S2、根据前馈和反馈相结合的控制理论，在FPGA上进行外置补偿控制器的硬件设计，其详细步骤如下：

S2.1、将试验子结构预先在位移加载装置上进行位移加载，获取试验子结构在不同频率的位移输入信号下的位移响应，采用扫频法对由位移加载装置和试验子结构构成的系统进行系统识别；

S2.2、根据识别出的离散系统采用前馈加反馈的模式先在主控计算机中进行外置补偿控制器的控制算法设计，针对前馈控制获取用于补偿时滞的离散传递函数，针对反馈控制获取用于校准误差的反馈增益，并在主控计算机中采用仿真的方法验证控制算法的可靠性；

S2.3、对验证后的控制算法在FPGA上进行硬件编程，其中前馈控制通过将离散传递函数转换为相应的差分方程，设计成FIR滤波器，采用移位寄存器和反馈节点予以实现，反馈控制通过设置反馈增益予以实现；

S3、在FPGA上设计I/O模块，实现试验子结构测量值的A/D转换；

S4、对在FPGA上编写好的数值子结构计算程序以及I/O模块进行组装搭接，利用LabVIEW实时模块，设置程序的多线程同步运行机制，强制FPGA上的所有程序每隔向量式有限元数值模型求解程序仿真步长的时间间隔运行一次，实现程序以仿真时间步长为单位的定时执行；

S5、将位移加载装置的输入直接同FPGA的输出端口相连接，将位移加载装置内置的位移传感器和力传感器信号输出端同FPGA的输入端口相连接，搭建试验子结构的位移加载平台，开始对试验子结构进行实时位移加载，实时获取实验数据；

S6、对需要查看的数值子结构节点动力响应，将其写入终端至主机的FIFO存储器当中；

S7、利用LabVIEW中的编译器对编写好的FPGA程序进行编译，形成比特文件，并在主控计算机操作系统中，利用LabVIEW开发环境中的FPGA接口函数对比特文件进行调用，实现主控计算机与FPGA硬件的数据传递和FPGA硬件计算结果的可视化。