CN107463489A - 不同供电电压下端接电阻对lpc信号影响的分析方法 - Google Patents
不同供电电压下端接电阻对lpc信号影响的分析方法 Download PDFInfo
- Publication number
- CN107463489A CN107463489A CN201710691985.0A CN201710691985A CN107463489A CN 107463489 A CN107463489 A CN 107463489A CN 201710691985 A CN201710691985 A CN 201710691985A CN 107463489 A CN107463489 A CN 107463489A
- Authority
- CN
- China
- Prior art keywords
- lpc
- signals
- terminating resistor
- termination
- analysis method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3457—Performance evaluation by simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/008—Reliability or availability analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3031—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a motherboard or an expansion card
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开不同供电电压下端接电阻对LPC信号影响的分析方法,涉及信号完整性技术,通过LPC信号的链路发送端、接收端以及端接电阻,获得LPC信号的链路结构,进而得到所需的拓扑结构;通过设置拓扑结构的不同参数得到不同的仿真波形,通过比较不同端接电压下的仿真波形,能够分析不同端接电压下端接电阻对LPCX信号的具体影响情况。本发明通过SigXplorer软件设定不同的端接电压,针对不同的端接电压得到不同端接电压条件下LPC信号的仿真波形,在不同端接电压条件下,LPC信号的超调量随着端接电压的降低而增大,不利于信号的传输;有利于维护LPC信号的完整性,进而增强整机柜服务器的信号完整性和可靠性。
Description
技术领域
本发明涉及信号完整性技术,具体的说是一种不同供电电压下端接电阻对LPC信号影响的分析方法。
背景技术
随着云计算技术的兴起和发展,传统机房中单元机柜内,服务器计算节点的数据处理能力要求越来越高,服务器计算节点的部署密度也越来越大。顺应了云计算的发展要求,产生了RACK机柜服务器,RACK机柜服务器不仅拥有很高的数据处理能力,而且在42U高度的机柜内部能够集成高达80个计算节点。
随着数字电路速率以及时钟频率的不断提高,在高速系统中,高速信号经过互连线会产生诸如延迟、反射、衰减、串扰等信号完整性问题。信号完整性问题已经成为高速数字电路设计是否成功的关键因素。影响高速数字PCB信号完整性的主要因素除PCB设计和PCB板材选择外,端接电压对信号完整性有较大影响。在高速多层PCB中,端接电压会极大程度上影响着信号的传输质量。
端接电压给信号的返回提供了外部电压条件,当信号在端接电压提供电压后传输到另一层线路时,会有一部分能量被传递到四周,而这一部分由于没有任何的阻抗终结,所以呈现为全开路状态,这个分支便会造成剩余能量的全反射,将极大削弱信号质量,损坏原始信号的完整性。
在服务器板卡系统中,Intel所定义的LPC接口,将以往ISA BUS的地址/数据分离译码,改成类似PCI的地址/数据信号线共享的译码方式,信号线数量大幅降低,工作速率由PCI总线速率同步驱动(时钟频率为33MHz)。以LPC接口设计的Super I/O芯片、Flash芯片脚位数减少、体积微缩,进而主板的设计得以简化。但是,端接电压对LPC信号的完整性有很大影响,严重影响服务器板卡系统信号的完整性和可靠性。目前,相关领域内还没有端接电压对LPC信号所产生影响,以及造成的损失进行具体波形分析研究。
发明内容
本发明针对目前技术发展的需求和不足之处,提供一种不同供电电压下端接电阻对LPC信号影响的分析方法。
本发明所述不同供电电压下端接电阻对LPC信号影响的分析方法,解决上述技术问题采用的技术方案如下:所述端接电阻对LPC信号影响的分析方法,其具体实现过程包括如下步骤:
1)明确LPC信号系统的链路结构;
2)设定电路板的叠层信息;
3)获得LPC信号在不同端接电压条件下的仿真波形;
4)分析不同端接电压条件下LPC信号的仿真波形。
优选的,步骤1)中,LPC信号系统设置于一电路板,LPC信号系统的发送端为PCH,接收端为BMC,PCH通过电阻R1、R2与BMC连接通信,电阻R1为端接电阻,电阻R1一端外接电压VCC,由VCC向端接电阻R1提供不同的端接电压。
优选的,步骤2),设定LPC信号链路所在电路板的叠层信息,通过该叠层设定Thickness叠层厚度、Conductivity介质导电系数、Dielectric Constant介质常数和LossTangent介质损耗正切值。
优选的,步骤3),通过SigXplorer软件提取LPC信号链路的拓扑结构,在SigXplorer软件中设定好各项参数。
优选的,设定Default Cutoff Frequency默认截止频率为10GHz,MeasurementCycle测量周期为5-8s。
优选的,通过SigXplorer软件设定不同的端接电压,针对不同的端接电压,得到不同端接电压条件下LPC信号的仿真波形。
优选的,设定端接电压分别为3.3V、5V、12V,在端接电压分别为3.3V、5V、12V的端接条件下,得到三条不同的仿真波形。
优选的,步骤4),在不同端接电压条件下,LPC信号的上升时间基本保持一致,说明LPC信号的频率基本相同;通过对比不同端接电压下LPC信号的仿真波形,LPC信号的超调量随着端接电压的降低而增大。
优选的,LPC信号在3.3V的超调量最大、5V的次之、12V的超调量最小, LPC信号的超调量随着端接电压的降低而增大,不利于信号的传输。
本发明所述不同供电电压下端接电阻对LPC信号影响的分析方法,与现有技术相比具有的有益效果是:本发明针对不同端接电压,获得不同的LPC信号仿真波形,通过比较这些仿真波形,分析不同端接电压对LPC信号的影响情况,LPC信号的超调量随着端接电压的降低而增大,不利于信号的传输;有利于维护LPC信号的完整性,进而增强整机柜服务器的信号完整性和可靠性,确保整个服务器安全运行。
附图说明
附图1为所述LPC信号系统的链路图;
附图2为所述叠层信息的示意图;
附图3为端接电压为3.3V、5V、12V时LPC信号的仿真波形图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,对本发明所述不同供电电压下端接电阻对LPC信号影响的分析方法进一步详细说明。
鉴于目前没有端接电压对LPC信号损失的具体波形分析,本发明提出了一种不同供电电压下端接电阻对LPC信号影响的分析方法,主要分析研究端接电阻在不同供电电压条件下对LPC信号的影响,通过LPC信号的链路发送端、接收端以及端接电阻,获得LPC信号的链路结构,进而得到所需的拓扑结构;通过设置拓扑结构的不同参数得到不同的仿真波形,通过比较不同端接电压下的仿真波形,能够分析不同端接电压下端接电阻对LPCX信号的具体影响情况。
实施例:1:
本实施例提出了不同供电电压下端接电阻对LPC信号影响的分析方法,其具体实现过程主要包括如下步骤:
1)明确LPC信号系统的链路结构;
2)设定电路板的叠层信息;
3)获得LPC信号在不同端接电压条件下的仿真波形;
4)分析不同端接电压条件下LPC信号的仿真波形。
步骤1)中, LPC信号系统设置于一电路板,如附图1所示,LPC信号的发送端为PCH,接收端为BMC,PCH通过电阻R1、R2与BMC连接通信,电阻R1为端接电阻,电阻R1一端外接电压VCC,由VCC向端接电阻R1提供不同的端接电压。PCH(Platform Controller Hub,平台控制器中心)可以理解为intel公司的集成南桥。BMC(Baseboard Management Controller,基板管理控制器)可以在系统未开机的状态下,对系统进行固件升级、查看系统设备等一些操作。VCC(Volt Current Condenser,电源),能够为电路提供供电电压。
步骤2),明确LPC信号链路结构后,设定LPC信号链路所在电路板的叠层信息,电路板的叠层是影响信号传输质量的主要因素,设定好叠层数据及其重要;包括设定Thickness叠层厚度、Conductivity介质导电系数、Dielectric Constant介质常数和Loss Tangent介质损耗正切值,如附图2所示。
步骤3),通过SigXplorer软件提取LPC信号链路的拓扑结构,在SigXplorer软件中,设定好各项参数,包括设定Default Cutoff Frequency默认截止频率为10GHz,Measurement Cycle测量周期为5-8(s),这样设定便于看到最后仿真波形。
通过SigXplorer软件设定端接电压值,能够设定不同的端接电压,进而针对不同的端接电压,得到不同端接电压条件下LPC信号的仿真波形。例如设定端接电压分别为3.3V、5V、12V,在端接电压分别为3.3V、5V、12V的端接条件下,可以得到三条不同的仿真波形1、2、3,如附图3所示。
步骤4),对不同端接电压条件下LPC信号的仿真波形进行分析:在不同的外接端接电压条件下,LPC信号的上升时间基本保持一致,说明LPC信号的频率基本相同,这样与频率有关的介质损耗基本一样。通过对比不同端接电压下LPC信号的仿真波形,如附图3所示,3.3V的超调量最大、5V的次之、12V的超调量最小,可知LPC信号的超调量随着端接电压的降低而增大。若LPC信号的超调量升高,而信号超调量的升高会引起芯片误操作,最后可能造成严重的后果,则可知端接电压降低不利于信号的传输。
具体实施方式仅是本发明的具体个案,本发明的专利保护范围包括但不限于上述具体实施方式,任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换,皆应落入本发明的专利保护范围。
Claims (9)
1.不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于, 其具体实现过程包括如下步骤:
1)明确LPC信号系统的链路结构;
2)设定电路板的叠层信息;
3)获得LPC信号在不同端接电压条件下的仿真波形;
4)分析不同端接电压条件下LPC信号的仿真波形。
2.根据权利要求1所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于, 步骤1)中,所述LPC信号系统设置于一电路板,LPC信号的发送端为PCH,接收端为BMC,PCH通过电阻R1、R2与BMC连接通信;R1为端接电阻,R1一端外接电压VCC,由VCC向端接电阻R1提供不同的端接电压。
3.根据权利要求2所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于, 步骤2),设定所述电路板的叠层信息,通过该叠层设定Thickness叠层厚度、Conductivity介质导电系数、Dielectric Constant介质常数和Loss Tangent介质损耗正切值。
4.根据权利要求3所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于, 步骤3),通过SigXplorer软件提取所述LPC信号链路的拓扑结构,在SigXplorer软件中设定好各项参数。
5.根据权利要求4所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于,设定Default Cutoff Frequency默认截止频率为10GHz,Measurement Cycle测量周期为5-8s。
6.根据权利要求5所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于,通过SigXplorer软件设定不同的端接电压,针对不同的端接电压,得到不同端接电压条件下LPC信号的仿真波形。
7.根据权利要求6所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于,设定所述端接电压分别为3.3V、5V、12V,在端接电压分别为3.3V、5V、12V的端接条件下,得到三条不同的仿真波形。
8.根据权利要求6所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于,步骤4),在不同端接电压条件下,LPC信号的上升时间基本保持一致,说明LPC信号的频率基本相同;通过对比不同端接电压下LPC信号的仿真波形,LPC信号的超调量随着端接电压的降低而增大。
9.根据权利要求7所述不同供电电压下端接电阻对LPC信号影响的分析方法,其特征在于,LPC信号在3.3V的超调量最大、5V的次之、12V的超调量最小,LPC信号的超调量随着端接电压的降低而增大。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710691985.0A CN107463489A (zh) | 2017-08-14 | 2017-08-14 | 不同供电电压下端接电阻对lpc信号影响的分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710691985.0A CN107463489A (zh) | 2017-08-14 | 2017-08-14 | 不同供电电压下端接电阻对lpc信号影响的分析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107463489A true CN107463489A (zh) | 2017-12-12 |
Family
ID=60549290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710691985.0A Pending CN107463489A (zh) | 2017-08-14 | 2017-08-14 | 不同供电电压下端接电阻对lpc信号影响的分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107463489A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895277A (zh) * | 2010-07-15 | 2010-11-24 | 上海大学 | 联控信号处理器及其波形发生器 |
CN103455400A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种测试内存smi2信号的方法 |
CN104767252A (zh) * | 2015-04-28 | 2015-07-08 | 高创(苏州)电子有限公司 | 平板电脑 |
CN106557625A (zh) * | 2016-11-16 | 2017-04-05 | 郑州云海信息技术有限公司 | 一种提高信号完整性的端接设计方法 |
CN206178002U (zh) * | 2016-11-23 | 2017-05-17 | 郑州云海信息技术有限公司 | 一种万兆网口测试治具 |
-
2017
- 2017-08-14 CN CN201710691985.0A patent/CN107463489A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895277A (zh) * | 2010-07-15 | 2010-11-24 | 上海大学 | 联控信号处理器及其波形发生器 |
CN103455400A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种测试内存smi2信号的方法 |
CN104767252A (zh) * | 2015-04-28 | 2015-07-08 | 高创(苏州)电子有限公司 | 平板电脑 |
CN106557625A (zh) * | 2016-11-16 | 2017-04-05 | 郑州云海信息技术有限公司 | 一种提高信号完整性的端接设计方法 |
CN206178002U (zh) * | 2016-11-23 | 2017-05-17 | 郑州云海信息技术有限公司 | 一种万兆网口测试治具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106201758B (zh) | 一种服务器节点硬盘上电的方法及装置 | |
CN207408936U (zh) | 一种多接口pcie设备转接卡 | |
CN112463667A (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
CN113835487B (zh) | 一种实现高密度服务器内存池扩充的系统及方法 | |
CN106502363A (zh) | 一种多节点服务器系统的供电系统 | |
CN106527576A (zh) | 一种pcie设备的时钟分离设计方法和系统 | |
CN102650979B (zh) | 一种用于PCI Express X4至CPCI Express X4的转接卡 | |
CN1457118A (zh) | 板卡在位检测方法 | |
CN206249234U (zh) | 一种防止硬盘背板烧毁的供电架构 | |
CN107463489A (zh) | 不同供电电压下端接电阻对lpc信号影响的分析方法 | |
CN107704701A (zh) | 一种针对低速信号中不同上拉电阻的分析方法与系统 | |
CN101793934B (zh) | 通用防拔测试设备及其测试方法 | |
CN104123257B (zh) | 通用串行总线装置、通信方法及计算机可读存储介质 | |
CN106455324A (zh) | 一种拓扑结构生成方法和系统 | |
CN102708085B (zh) | 一种用于PCI Express X8至CPCI Express X8的转接卡 | |
CN105182214B (zh) | 基于1‑wire通信的电子标签在位状态的检测电路及方法 | |
CN103716200A (zh) | 盒式光线路终端设备多无源光纤网络卡的芯片号识别方法 | |
CN214311726U (zh) | 一种用于原型验证的适配板 | |
CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
CN209132718U (zh) | 一种标准pcie子卡及ocp子卡的供电治具 | |
CN104615209B (zh) | 硬盘扩展装置 | |
CN108829937B (zh) | 一种优化pcb高速信号过孔的方法 | |
CN102955545A (zh) | 计算机 | |
CN113419618A (zh) | 服务器解码卡下电控制方法、系统、终端及存储介质 | |
CN107038140A (zh) | 一种避免节点热插时损坏芯片的rack服务器及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |