CN107438951B - 窗函数处理模块 - Google Patents

窗函数处理模块 Download PDF

Info

Publication number
CN107438951B
CN107438951B CN201780000819.XA CN201780000819A CN107438951B CN 107438951 B CN107438951 B CN 107438951B CN 201780000819 A CN201780000819 A CN 201780000819A CN 107438951 B CN107438951 B CN 107438951B
Authority
CN
China
Prior art keywords
integration
circuit
window function
module
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000819.XA
Other languages
English (en)
Other versions
CN107438951A (zh
Inventor
杨富强
文亚南
梁颖思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN107438951A publication Critical patent/CN107438951A/zh
Application granted granted Critical
Publication of CN107438951B publication Critical patent/CN107438951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/12—Simultaneous equations, e.g. systems of linear equations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/028—Resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/03—Type of tuning
    • H03H2210/036—Stepwise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Operations Research (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供了一种窗函数处理模块，包含有一积分电路，用来接收一积分输入信号，该积分电路包含有一运算放大器；一积分电容，耦接于该运算放大器的一输出端及一第一输入端；以及一可调式阻抗模块，耦接于该运算放大器的该第一输入端与该积分电路的一积分输入端之间，该可调式阻抗模块受控于至少一控制信号，以调整该可调式阻抗模块的一阻抗值；以及一控制单元，耦接于该积分电路，用来根据一窗函数，产生该至少一控制信号，以调整该积分电路的该积分增益，使得该积分输出信号相关于该积分输入信号与该窗函数的一运算结果。

Description

窗函数处理模块
技术领域
本申请涉及一种积分电路及窗函数处理模块，尤指一种可抑制旁波带(Sidelobe)的窗函数处理模块。
背景技术
匹配滤波器(Match Filter)与混频器(Mixer)已广泛地应用于通讯系统与电容式触控系统中，一般来说，混频器可通过一乘法器实现，而产生一接收信号与一本地信号的相乘结果。另外，混频器另可通过具有高线性度及低噪声的一切换式混波器(SwitchingMixer)来实现，切换式混波器可等效于将接收信号乘以一方波(即本地信号)。然而，无论是方波或正弦波在频谱上都具有较高的旁波带(Sidelobe)而引入额外噪声，而使得系统的信噪比(Signal to Noise Ratio，SNR)降低。为了解决旁波带引入噪声的问题，可于积分器前加入窗函数，如图1所示，一信号SIG1代表未加入窗函数之波形图，而一信号SIG2代表已加入一窗函数e之波形图，由图1可知，窗函数e可视为信号SIG2之一包迹(Envelop)，而加入窗函数e可有效抑制旁波带所引入之噪声，增加对频带附近干扰的抵抗能力，进而提高系统信噪比。
窗函数的功能可利用数字积分器来实现，数字积分器可于不同时间区段使用不同的积分增益，以达到施加窗函数的功能。然而，数字积分器的输入频率较高，反倒不利于前端模数转换器(Analog-to-Digital Converter，ADC)的设计，换句话说，前端模数转换器需要更高的采样频率，始能对输入高频讯号进行采样，而增加电路的功耗以及复杂度。因此，现有技术实有改善之必要。
发明内容
因此，本申请的目的之一在于提供一种窗函数处理模块，其可抑制旁波带，以改善现有技术的缺点。
本申请公开了一种窗函数处理模块，包含有一积分电路，用来接收一积分输入信号，以产生一积分输出信号，所述积分电路包含有一运算放大器；一积分电容，耦接于所述运算放大器的一输出端及一第一输入端；以及一可调式阻抗模块，耦接于所述运算放大器的所述第一输入端与所述积分电路的一积分输入端之间，所述可调式阻抗模块受控于至少一控制信号，以调整所述可调式阻抗模块的一阻抗值，其中所述阻抗值相关于所述积分电路的一积分增益；以及一控制单元，耦接于所述积分电路，用来根据一窗函数，产生所述至少一控制信号，以调整所述积分电路的所述积分增益，使得所述积分输出信号相关于所述积分输入信号与所述窗函数的一运算结果。
例如，所述可调式阻抗模块包含一可调式电阻模块，所述可调式电阻模块接收若干个第一控制信号，以调整所述可调式电阻模块的电阻值。
例如，所述可调式电阻模块包含有若干个电阻选择单元，分别受控于所述若干个第一控制信号，每一电阻选择单元包含有一电阻；以及一控阻开关，耦接于所述电阻。
例如，所述若干个电阻选择单元之间以并联的方式相互耦接，每一电阻选择单元中的所述电阻与所述控阻开关串联信号；或者所述若干个电阻选择单元之间以串联的方式相互耦接，所述每一电阻选择单元中的所述电阻与所述控阻开关相互并联。
例如，所述可调式阻抗模块包含一切换电容模块，耦接于所述运算放大器的所述第一输入端与所述积分电路的所述积分输入端之间，所述切换电容模块包含有一可调式电容模块，接收若干个第二控制信号，以调整所述可调式电容模块的一第一端与一第二端之间之一电容值；一第一开关，耦接于所述第一端；一第二开关，耦接于所述第一端与一接地端之间；一第三开关，耦接于所述第二端与所述运算放大器的所述第一输入端之间；以及一第四开关，耦接于所述第二端与所述接地端之间。
例如，所述可调式电容模块包含有若干个电容选择单元，分别受控于所述若干个第二控制信号，每一电容选择单元包含有一电容；以及一控容开关，耦接于所述电容。
例如，所述若干个电容选择单元之间以并联的方式相互耦接，所述每一电容选择单元中的所述电容与所述控容开关串联信号；或者其中所述若干个电容选择单元之间以串联的方式相互耦接，所述每一电容选择单元中的所述电容与所述控阻开关相互并联。
例如，所述切换电容模块另包含至少一电阻单元，耦接于所述第一开关与所述第三开关之间。
例如，所述窗函数处理模块另包含一混波单元，耦接于所述积分电路，用来产生所述积分输入信号。
例如，所述窗函数处理模块另包含一模数转换器，耦接于所述积分电路，用来将所述积分输出信号转换成为一数字信号。
例如，所述窗函数为一三角窗、一汉宁窗(Hann Window)、一汉明窗(HammingWindow)、一布莱克曼窗(Blackman Window)、一余弦窗(Cosine Window)或一高斯窗(Gaussian Window)其中之一。
通过本申请提供的窗函数处理模块，其通过控制信号可控制可调式电阻模块，以于不同时间区段中，调整可调式电阻模块的第一端与第二端之间的电阻值，进而于不同时间区段中，改变积分电路的积分增益；或者通过控制信号控制可调式电容模块，以于不同时间区段中，调整可调式电容模块的第一端与第二端之间的电容值，进而于不同时间区段中，改变积分电路的积分增益；本申请利用模拟积分电路实现窗函数的功能，其可于不同时间区段调整对应于各个时间区段的积分增益，进而实现降低旁波带所引入的噪声而提高信噪比。相较于现有技术，本申请之积分电路可降低模数转换器对采样频率的需求，进而减低整体电路的功耗以及电路复杂度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为若干个波形图。
图2为本申请实施例一积分电路的示意图。
图3为图2的积分电路的积分增益随时间变化的示意图。
图4为本申请实施例一积分电路的示意图。
图5为本申请实施例一积分电路的示意图。
图6为本申请实施例一积分电路的示意图。
图7为本申请实施例一积分电路的示意图。
图8为本申请实施例一可调式阻抗模块的示意图。
图9为本申请实施例一窗函数处理模块的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请利用模拟积分电路实现窗函数的功能，其可于不同时间区段调整对应于各个时间区段的积分增益，使得积分电路的积分输出信号相关于其输入信号与窗函数的运算结果，以降低旁波带(Sidelobe)或频谱泄漏(Spectrum Leakage)对系统整体信杂比(Signal-to-Noise Ratio，SNR)的影响。请参考图9，图9为本申请实施例一窗函数处理模块90的示意图，窗函数处理模块90接收一信号RX，窗函数处理模块90用来将信号RX进行一混波操作以及一积分操作，将混波操作及积分操作的结果转换成数字信号，以供其后端的数字信号处理模块进行进一步的数字信号处理。窗函数处理模块90包含一混波单元92、一积分电路94、一控制单元96以及一模数转换器98。混波单元92用来接收信号RX，对信号RX进行混波操作，并输出其混波操作的结果为一积分输入信号VIN。积分电路94用来对积分输入信号VIN进行积分操作，以产生一积分输出信号VOUT。模数转换器98用来将积分输出信号VOUT转换成为一数字信号VD，以供其后端的数字信号处理模块进行进一步的数字信号处理。举例来说，窗函数处理模块90可应用于一触控装置(Touch Control Device)，而窗函数处理模块90后端的数字信号处理模块可根据数字信号VD判断相关于信号RX的电极是否对应电容变化，进一步判断相关于信号RX的电极是否有触控事件的发生。另外，混波单元92可为一切换式混波器(Switching Mixer)，其技术细节请参考本申请的申请人于中国专利申请CN201510967581.0所揭露的切换式混波器，于此不再赘述。
更进一步地，为了降低积分输入信号VIN因旁波带或频谱泄漏而引入额外噪声，窗函数处理模块90可利用控制单元96来调整积分电路94的积分增益。具体来说，积分电路94包含一运算放大器Amp、一积分电容CI以及一可调式阻抗模块VI，可调式阻抗模块VI具有一阻抗值，而积分电路94的积分增益相关于可调式阻抗模块VI的阻抗值。更进一步地，可调式阻抗模块VI受控于控制单元96所产生的一个或多个控制信号ctrl，而于不同时间具有不同的阻抗值，积分电路94于不同时间具有不同的积分增益，使得积分输出信号VOUT相关于积分输入信号VIN与一窗函数w的运算结果。换句话说，控制单元96可根据窗函数w产生控制信号ctrl来控制可调式阻抗模块VI的阻抗值，进而调整积分电路94的积分增益，如此一来，积分输出信号VOUT可相关于积分输入信号VIN与窗函数w的运算结果。于一实施例中，积分输出信号VOUT可近似为VOUT(t)＝∫VIN(t)w(t)dt，即积分输出信号VOUT近似于将积分输入信号VIN先乘以窗函数w后再进行积分的结果，其中VOUT(t)、VIN(t)及w(t)分别代表VOUT、VIN及w的时间函数。另外，窗函数w可为一三角窗、一汉宁窗(Hann Window)、一汉明窗(Hamming Window)、一布莱克曼窗(Blackman Window)、一余弦窗(Cosine Window)或一高斯窗(GaussianWindow)其中之一，而不限于此。
详细来说，参考图3，图3为积分电路94的积分增益随时间变化示意图。控制单元96可将一积分区间TI区分成为K+1个积分子区间TI,0～TI,K，其中积分区间TI为时间t0与时间tN+1之间的时间区间，积分子区间TI,k代表时间tk与时间tk+1之间的时间区间。控制单元96可于积分子区间TI,k中，产生控制信号ctrl来调整可调式阻抗模块VI的阻抗值，使得于积分子区间TI,k中，积分电路94具有一积分增益Ak。于本实施例中，控制单元96可包含一计数器(Count)860，计数器960每经过一个时脉区间(Clock Cycle)后，计数器960的一计数值会加1，其中计数器960的计数值可代表/纪录积分电路94进行积分的时间，当计数器960的计数值所对应积分电路94的积分时间介于时间tk与时间tk+1之间时(即於积分子区间TI,k)，控制单元96产生控制信号ctrl控制可调式阻抗模块VI使得积分电路94具有积分增益Ak。换句话说，积分电路94于不同的积分子区间TI,0～TI,K中，可具有对应于积分子区间TI,0～TI,K的积分增益A0～AK。当积分子区间TI,0～TI,K越密集(即K越大)的情况下，积分输出信号VOUT越逼近VOUT(t)＝∫VIN(t)w(t)dt。
另外，于本实施例中，控制单元96可包含一存储单元962，较佳地，存储单元962为一非易失性存储器(Non-Volatile Memory，NVM)如电可擦可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)或一快闪存储器(Flash Memory)。存储单元962用来存储为了使积分电路94于积分子区间TI,0～TI,K达到积分增益A0～AK所需的多个控制信号ctrl，其中对应于积分子区间TI,0～TI,K的多个控制信号ctrl相关于窗函数w的波形。
如此一来，控制单元96可于不同的积分子区间TI,0～TI,K中，输出对应于积分子区间TI,0～TI,K的控制信号ctrl，使得积分电路94于多个积分子区间TI,0～TI,K中具有对应于积分子区间TI,0～TI,K的多个积分增益A0～AK。当计数器960的计数值介于积分子区间TI,k时，控制单元96读取存储单元962，以输出对应于积分子区间TI,k的控制信号ctrl，使得积分电路94于积分子区间TI,k中具有对应于积分子区间TI,k的积分增益Ak。
积分电路94及可调式阻抗模块VI的不限于特定的电路结构，举例来说，请参考图2，图2为本申请实施例一积分电路20的示意图，积分电路20可用来实现积分电路94，其为一电阻电容积分器(RC Integrator)，其包含有一运算放大器Amp、一积分电容CI以及一可调式阻抗模块VI2，可调式阻抗模块VI2为一可调式电阻模块，其可用来实现可调式阻抗模块VI。运算放大器Amp包含有一负输入端(标示有「－」号)、一正输入端(标示有「+」号)及一输出端，积分电容CI耦接于运算放大器Amp的负输入端与输出端之间。可调式阻抗模块VI2耦接于运算放大器Amp的负输入端与积分电路20的一积分输入端NIN之间，可调式阻抗模块VI2为一可调式电阻模块，其包含有电阻选择单元RU1～RUM，可调式阻抗模块VI2由电阻选择单元RU1～RUM相互并联(Connected in Parallel)而成，其中电阻选择单元RU1～RUM中任一电阻选择单元RUm包含有一电阻Rm以及一控阻开关SRm，控阻开关SRm受控于一控制信号ctrl_R_m，电阻选择单元RUm由电阻Rm与控阻开关SRm相互串联(Connected in Series)而成。换句话说，控制信号ctrl_R_1～ctrl_R_M可控制可调式阻抗模块VI2，以于不同时间区段中，调整可调式阻抗模块VI2的一第一端NR1与一第二端NR2之间之电阻值，进而于不同积分子区间中，改变积分电路20的积分增益。其中，控制信号ctrl_R_1～ctrl_R_M可由控制单元96所产生，而存储单元962存储为了使积分电路94于积分子区间TI,0～TI,K达到积分增益A0～AK所需的多个控制信号ctrl_R_1～ctrl_R_M，其中对应于积分子区间TI,0～TI,K的多个控制信号ctrl_R_1～ctrl_R_M相关于窗函数w的波形。
另外，请参考图4，图4为本申请实施例一积分电路40的示意图，积分电路40与积分电路20相似，故相同组件沿用相同符号。积分电路40亦可用来实现积分电路94，其为一切换电容积分器(Switched-Capacitor Integrator)，积分电路40包含有一可调式阻抗模块VI4，可调式阻抗模块VI4为一切换电容模块，其可用来实现可调式阻抗模块VI其耦接于运算放大器Amp的负输入端与积分电路40的积分输入端NIN之间，可调式阻抗模块VI4包含有一可调式电容模块VC以及开关SW1～SW4，开关SW1、SW2耦接于可调式电阻模块VC的一第一端NC1，开关SW3、SW4耦接于可调式电阻模块VC的一第二端NC2，开关SW2、SW4耦接于一接地端。可调式电容模块VC包含有电容选择单元CU1～CUN，可调式电容模块VC由电容选择单元CU1～CUN相互并联而成，其中电容选择单元CU1～CUN中任一电容选择单元CUn包含有一电容Cn以及一控容开关SCn，控容开关SCn受控于一控制信号ctrl_C_n，电容选择单元CUn由电容Cn与控容开关SCn相互串联而成。换句话说，控制信号ctrl_C_1～ctrl_C_N可用来控制可调式电容模块VC，以于不同时间区段中，调整可调式电容模块VC的第一端NC1与第二端NC2之间之电容值，进而于不同积分子区间中，改变积分电路40的积分增益。其中，控制信号ctrl_C_1～ctrl_C_N可由控制单元96所产生，而存储单元962存储为了使积分电路94于积分子区间TI,0～TI,K达到积分增益A0～AK所需的多个控制信号ctrl_C_1～ctrl_C_N，其中对应于积分子区间TI,0～TI,K的多个控制信号ctrl_C_1～ctrl_C_N相关于窗函数w的波形。
另外，开关SW1、SW2、SW3、SW4可受控于频率控制信号ph1、ph2，其中频率控制信号ph1、ph2为相互正交之频率控制信号(即频率控制信号ph1、ph2为高电位的时间不相互重迭)，具体来说，于一实施例中，频率控制信号ph1可用来控制开关SW1、SW3的导通状态，而频率控制信号ph2可用来控制开关SW2、SW4的导通状态；于另一实施例中，频率控制信号ph1可用来控制开关SW1、SW4的导通状态，而频率控制信号ph2可用来控制开关SW2、SW3的导通状态。只要利用相互正交之频率控制信号ph1、ph2控制开关SW1、SW2、SW3、SW4的导通状态，皆符合本申请之要求且属于本申请之范畴。
由上述可知，窗函数处理模块90可通过控制单元96，于不同时间区段调整可调式阻抗模块VI2的电阻值及或可调式电容模块VC的电容值，换句话说，积分电路20及积分电路40可于不同时间区段中，改变积分电路20及积分电路40的积分增益，进而实现窗函数的效果。如此一来，窗函数处理模块90可降低旁波带(Sidelobe)所引入的噪声，进而提高整体信噪比(Signal to Noise Ratio，SNR)。
需注意的是，前述实施例用以说明本申请之概念，本领域具通常知识者当可据以做不同的修饰，而不限于此。举例来说，于可调式阻抗模块VI2中，电阻选择单元RU1～RUM以并联的方式相互连接，而电阻Rm与控阻开关SRm以串联的方式相互连接，于可调式电容模块VC中，电容选择单元CU1～CUN以并联的方式相互连接，而电容Cn与控容开关SCn以串联的方式相互连接，而不限于此。请参考图5，图5为本申请实施例一积分电路50的示意图。积分电路50与积分电路20相似，故相同组件沿用相同符号。与积分电路20不同的是，积分电路50包含一可调式阻抗模块VI5，可调式阻抗模块VI5为一可调式电阻模块，其包含有电阻选择单元RU1’～RUM’，可调式阻抗模块VI5由电阻选择单元RU1’～RUM’相互串联而成，其中电阻选择单元RU1’～RUM’中任一电阻选择单元RUm’包含有一电阻Rm’以及一控阻开关SRm’，控阻开关SRm’受控于一控制信号ctrl_R_m’，电阻选择单元RUm’由电阻Rm’与控阻开关SRm’相互并联而成，控制信号ctrl_R_1’～ctrl_R_M’可由控制单元96所产生，而存储单元962存储为了使积分电路94于积分子区间TI,0～TI,K达到积分增益A0～AK所需的多个控制信号ctrl_R_1’～ctrl_R_M’，其中对应于积分子区间TI,0～TI,K的多个控制信号ctrl_R_1～ctrl_R_M相关于窗函数w的波形。同样地，请参考图6，图6为本申请实施例一积分电路60的示意图，积分电路60与积分电路20相似，故相同组件沿用相同符号。与积分电路20不同的是，积分电路60包含一可调式阻抗模块VI6，可调式阻抗模块VI6为一切换电容模块，其包含一可调式电容模块VC’，可调式电容模块VC’包含有电容选择单元CU1’～CUN’，可调式电容模块VC’由电容选择单元CU1’～CUN’相互串联而成，其中电容选择单元CU1’～CUN’中任一电容选择单元CUn’包含有一电容Cn’以及一控容开关SCn’，控容开关SCn’受控于一控制信号ctrl_C_n’，电容选择单元CUn’由电容Cn’与控容开关SCn’相互并联而成，其中，控制信号ctrl_C_1’～ctrl_C_N’可由控制单元96所产生，而存储单元962存储为了使积分电路94于积分子区间TI,0～TI,K达到积分增益A0～AK所需的多个控制信号ctrl_C_1’～ctrl_C_N’，其中对应于积分子区间TI,0～TI,K的多个控制信号ctrl_C_1’～ctrl_C_N’相关于窗函数w的波形。
另外，积分电路可同时包含可调式电阻模块与可调式电容模块。举例来说，请参考图7，图7为本申请实施例一积分电路70的示意图。积分电路70与积分电路20相似，故相同组件沿用相同符号。积分电路70包含一可调式阻抗模块72，可调式阻抗模块72可包含一可调式电阻模块700及一切换电容模块702，可调式电阻模块700及切换电容模块702皆耦接于运算放大器Amp的负输入端与积分电路70的积分输入端NIN之间，其中可调式电阻模块700可由可调式阻抗/电阻模块VI2或可调式阻抗/电阻模块VI5来实现，切换电容模块702可由可调式阻抗模块/切换电容模块VI4或可调式阻抗模块/切换电容模块VI6来实现，而不限于此。
另外，可调式阻抗模块/切换电容模块不限于以前述可调式阻抗模块VI4或可调式阻抗模块VI6来实现，切换电容模块可另包含一电阻耦接于开关SW1、SW3之间。举例来说，请参考图8，图8为本申请实施例一可调式阻抗模块/切换电容模块80的示意图。可调式阻抗模块/切换电容模块80与可调式阻抗模块VI4、VI6不同的是，可调式阻抗模块/切换电容模块80另包含一电阻单元R耦接于开关SW1、SW3之间，其中电阻单元R可为一单一电阻元件或是一可调式电阻模块，亦属于本申请之范畴。
关于积分电路、可调式电阻模块、可调式电容模块及切换电容模块的其他细节以及其衍生的变化方式，请参考本申请申请人于国际专利PCT/CN2016/078308所揭露的积分电路、可调式电阻模块、可调式电容模块及切换电容模块，于此不再赘述。
现有窗函数处理模块通常先将混波单元所输出的混波结果利用模数转换器转换成数字信号，再于数字域(Digital Domain)中进行相关于窗函数的运算。如此一来，现有窗函数处理模块中模数转换器需较高的采样频率(Sampling Rate)，反而使窗函数处理模块所需处理的数据量以及运算复杂度过大。相较之下，本申请利用控制单元于不同积分子区间中调整积分电路的积分增益，使得积分输出信号相关于积分输入信号与窗函数的运算结果，之后才对积分输出信号进行模数转换，换句话说，本申请在模拟域(Analog Domain)中进行相关于窗函数的运算，因此不需大量的数据量以及运算复杂度，也可以降低模数转换器的频率。如此一来，本申请可在不需大量数据以及运算复杂度的情况下，利用窗函数降低积分输入信号因旁波带或频谱泄漏而引入额外噪声，以提升系统整体信杂比。
综上所述，本申请透过可调式电阻模块或可调式电容模块，于不同积分子区间中改变积分电路的积分增益，以实现窗函数的功能，进而降低旁波带所引入的噪声而提高信噪比。相较于现有技术，本申请之积分电路可降低模数转换器对采样频率的需求，进而减低整体电路的功耗以及电路复杂度。
以上所述仅为本申请的部分实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种窗函数处理模块电路，包含有：
一积分电路，用来接收一积分输入信号，以产生一积分输出信号，所述积分电路包含有：
一运算放大器；
一积分电容，耦接于所述运算放大器的一输出端及一第一输入端；以及
一可调式阻抗模块，耦接于所述运算放大器的所述第一输入端与所述积分电路的一积分输入端之间，所述可调式阻抗模块受控于至少一控制信号，以调整所述可调式阻抗模块的一阻抗值，其中所述阻抗值相关于所述积分电路的一积分增益；以及
一控制单元，耦接于所述积分电路，用来根据一窗函数，产生所述至少一控制信号，以调整所述积分电路的所述积分增益，使得所述积分输出信号相关于所述积分输入信号与所述窗函数的一运算结果。
2.如权利要求1所述的窗函数处理模块电路，其中所述可调式阻抗模块包含一可调式电阻模块，所述可调式电阻模块接收若干个第一控制信号，以调整所述可调式电阻模块的电阻值。
3.如权利要求2所述的窗函数处理模块电路，其中所述可调式电阻模块包含有若干个电阻选择单元，分别受控于所述若干个第一控制信号，每一电阻选择单元包含有：
一电阻；以及
一控阻开关，耦接于所述电阻。
4.如权利要求3所述的窗函数处理模块电路，其中所述若干个电阻选择单元之间以并联的方式相互耦接，每一电阻选择单元中的所述电阻与所述控阻开关串联信号；或者所述若干个电阻选择单元之间以串联的方式相互耦接，所述每一电阻选择单元中的所述电阻与所述控阻开关相互并联。
5.如权利要求1所述的窗函数处理模块电路，其中所述可调式阻抗模块包含一切换电容模块，耦接于所述运算放大器的所述第一输入端与所述积分电路的所述积分输入端之间，所述切换电容模块包含有：
一可调式电容模块，接收若干个第二控制信号，以调整所述可调式电容模块的一第一端与一第二端之间之一电容值；
一第一开关，耦接于所述第一端；
一第二开关，耦接于所述第一端与一接地端之间；
一第三开关，耦接于所述第二端与所述运算放大器的所述第一输入端之间；以及
一第四开关，耦接于所述第二端与所述接地端之间。
6.如权利要求5所述的窗函数处理模块电路，其中所述可调式电容模块包含有若干个电容选择单元，分别受控于所述若干个第二控制信号，每一电容选择单元包含有：
一电容；以及
一控容开关，耦接于所述电容。
7.如权利要求6所述的窗函数处理模块电路，其中所述若干个电容选择单元之间以并联的方式相互耦接，所述每一电容选择单元中的所述电容与所述控容开关串联信号；或者其中所述若干个电容选择单元之间以串联的方式相互耦接，所述每一电容选择单元中的所述电容与所述控容开关相互并联。
8.如权利要求5所述的窗函数处理模块电路，其中所述切换电容模块另包含：
至少一电阻单元，耦接于所述第一开关与所述第三开关之间。
9.如权利要求1所述的窗函数处理模块电路，另包含：
一混波单元，耦接于所述积分电路，用来产生所述积分输入信号。
10.如权利要求1所述的窗函数处理模块电路，另包含：
一模数转换器，耦接于所述积分电路，用来将所述积分输出信号转换成为一数字信号。
11.如权利要求1所述的窗函数处理模块电路，其中所述窗函数为一三角窗、一汉宁窗、一汉明窗、一布莱克曼窗、一余弦窗或一高斯窗。
12.如权利要求1所述的窗函数处理模块电路，其中所述控制单元于多个积分子区间输出对应于所述多个积分子区间的多个控制信号，使得所述积分电路于多个积分子区间中具有对应于所述多个积分子区间的多个积分增益，对应于所述多个积分子区间的所述多个积分增益相关于所述窗函数。
13.如权利要求12所述的窗函数处理模块电路，其中所述控制单元包括：
一计数器，用来纪录所述积分电路的一积分时间；以及
一存储单元，用来存储对应于所述多个积分子区间的所述多个控制信号；
其中，当所述计数器的一计数值介于所述多个积分子区间的一积分子区间时，所述控制单元读取所述存储单元，以输出对应于所述积分子区间的控制信号，使得所述积分电路于所述积分子区间中具有对应于所述积分子区间的一积分增益。
CN201780000819.XA 2016-04-01 2017-03-31 窗函数处理模块 Active CN107438951B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNPCT/CN2016/078308 2016-04-01
PCT/CN2016/078308 WO2017166286A1 (zh) 2016-04-01 2016-04-01 积分电路及信号处理模块
PCT/CN2017/079113 WO2017167297A1 (zh) 2016-04-01 2017-03-31 窗函数处理模块

Publications (2)

Publication Number Publication Date
CN107438951A CN107438951A (zh) 2017-12-05
CN107438951B true CN107438951B (zh) 2020-12-15

Family

ID=59962518

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680000590.5A Active CN107850970B (zh) 2016-04-01 2016-04-01 积分电路及信号处理模块
CN201780000819.XA Active CN107438951B (zh) 2016-04-01 2017-03-31 窗函数处理模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680000590.5A Active CN107850970B (zh) 2016-04-01 2016-04-01 积分电路及信号处理模块

Country Status (5)

Country Link
US (2) US20180026608A1 (zh)
EP (2) EP3252581A4 (zh)
KR (2) KR20170131380A (zh)
CN (2) CN107850970B (zh)
WO (2) WO2017166286A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170131380A (ko) 2016-04-01 2017-11-29 선전 구딕스 테크놀로지 컴퍼니, 리미티드 적분 회로 및 신호처리 모듈
US10644675B2 (en) * 2017-10-02 2020-05-05 Robert Bosch Gmbh Switched resistance device with reduced sensitivity to parasitic capacitance
US11120230B2 (en) 2018-09-20 2021-09-14 Sendyne Corporation Analog computing using dynamic amplitude scaling and methods of use
CN111565032B (zh) * 2019-02-13 2023-11-10 上海耕岩智能科技有限公司 信号转换电路及信号读出电路架构
US10733391B1 (en) * 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
US11226706B2 (en) 2020-01-13 2022-01-18 Cypress Semiconductor Corporation Low-emissions touch controller
US11307712B2 (en) * 2020-04-07 2022-04-19 Cypress Semiconductor Corporation Systems, methods, and devices for capacitive sensing with sinusoidal demodulation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873182A (zh) * 2010-06-17 2010-10-27 复旦大学 一种快速多分辨率频谱感知模块
JP2011146861A (ja) * 2010-01-13 2011-07-28 Fujitsu Ltd フィルタ回路
JP2011188250A (ja) * 2010-03-09 2011-09-22 Renesas Electronics Corp 時定数調整回路
US8659343B2 (en) * 2011-02-25 2014-02-25 Maxim Integrated Products, Inc. Calibration for mixed-signal integrator architecture
CN104238846A (zh) * 2013-06-20 2014-12-24 财团法人工业技术研究院 触控装置及感测补偿方法
CN204386337U (zh) * 2015-01-09 2015-06-10 成都数云科技有限公司 一种温控自动开关窗控制电路
CN104731425A (zh) * 2013-12-23 2015-06-24 联阳半导体股份有限公司 电容式传感器电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245646A (en) * 1992-06-01 1993-09-14 Motorola, Inc. Tuning circuit for use with an integrated continuous time analog filter
DE69419897T2 (de) * 1994-04-21 2000-05-31 St Microelectronics Srl Verzerrungsarme Schaltung mit geschalteten Kapazitäten
FR2879373A1 (fr) * 2004-12-14 2006-06-16 St Microelectronics Sa Autoajustement de cellules rc dans un circuit
JP2011041172A (ja) * 2009-08-18 2011-02-24 Ricoh Co Ltd 電子ボリューム回路
TWI397843B (zh) * 2009-10-30 2013-06-01 Orise Technology Co Ltd 用於觸控面板之偵測電路
CN102299716A (zh) * 2010-06-22 2011-12-28 君曜科技股份有限公司 取样保持电路及其触控感测装置
JP5622596B2 (ja) * 2011-01-13 2014-11-12 アルプス電気株式会社 容量検出装置
CN102707821B (zh) * 2011-03-28 2015-04-22 深圳市汇顶科技股份有限公司 触摸检测装置的降噪处理方法及系统
KR101919056B1 (ko) * 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
US8766939B2 (en) * 2012-01-09 2014-07-01 Broadcom Corporation Highly configurable analog preamp with analog to digital converter
US9141239B2 (en) * 2012-02-07 2015-09-22 Zinitix Touch screen device, and driving device and driving method for touch panel using predetermined binary sequences
JP2013236204A (ja) * 2012-05-08 2013-11-21 Seiko Epson Corp 回路装置及び電子機器
KR101444524B1 (ko) 2012-07-09 2014-09-24 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
US8982093B2 (en) * 2012-12-20 2015-03-17 Broadcom Corporation Capacitive touch sensing system with interference rejection
CN203014760U (zh) * 2012-12-31 2013-06-19 上海贝岭股份有限公司 有源滤波器
WO2014135194A1 (en) * 2013-03-04 2014-09-12 Advantest (Singapore) Pte. Ltd. Switchable signal routing circuit
US8890841B2 (en) * 2013-03-13 2014-11-18 3M Innovative Properties Company Capacitive-based touch apparatus and method therefor, with reduced interference
US9001066B2 (en) * 2013-05-06 2015-04-07 Rajkumari Mohindra PAPR optimized OFDM touch engine with tone spaced windowed demodulation
JP6568205B2 (ja) * 2014-08-25 2019-08-28 スリーエム イノベイティブ プロパティズ カンパニー 干渉を低減した静電容量ベースのタッチ装置及び方法
JP6518322B2 (ja) * 2015-04-22 2019-05-22 オリンパス株式会社 半導体装置
KR20170131380A (ko) 2016-04-01 2017-11-29 선전 구딕스 테크놀로지 컴퍼니, 리미티드 적분 회로 및 신호처리 모듈

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146861A (ja) * 2010-01-13 2011-07-28 Fujitsu Ltd フィルタ回路
JP2011188250A (ja) * 2010-03-09 2011-09-22 Renesas Electronics Corp 時定数調整回路
CN101873182A (zh) * 2010-06-17 2010-10-27 复旦大学 一种快速多分辨率频谱感知模块
US8659343B2 (en) * 2011-02-25 2014-02-25 Maxim Integrated Products, Inc. Calibration for mixed-signal integrator architecture
CN104238846A (zh) * 2013-06-20 2014-12-24 财团法人工业技术研究院 触控装置及感测补偿方法
CN104731425A (zh) * 2013-12-23 2015-06-24 联阳半导体股份有限公司 电容式传感器电路
CN204386337U (zh) * 2015-01-09 2015-06-10 成都数云科技有限公司 一种温控自动开关窗控制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mappings of Window Functions;Christopher Fritz;《2014 IEEE Military Communications Conference》;20141120;445-450 *

Also Published As

Publication number Publication date
CN107850970B (zh) 2021-04-27
WO2017167297A1 (zh) 2017-10-05
EP3267298B1 (en) 2020-11-18
CN107850970A (zh) 2018-03-27
KR101965274B1 (ko) 2019-04-03
CN107438951A (zh) 2017-12-05
WO2017166286A1 (zh) 2017-10-05
EP3252581A1 (en) 2017-12-06
EP3252581A4 (en) 2018-04-18
KR20170131380A (ko) 2017-11-29
EP3267298A1 (en) 2018-01-10
US20180013410A1 (en) 2018-01-11
US20180026608A1 (en) 2018-01-25
EP3267298A4 (en) 2018-04-18
KR20170126467A (ko) 2017-11-17
US10367478B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
CN107438951B (zh) 窗函数处理模块
US20100151900A1 (en) Analogue-to-digital converter
CA2562254C (en) A method and system for analog to digital conversion using digital pulse width modulation (pwm)
CN107809245B (zh) 模拟至数字转换器
US9191011B2 (en) Double data rate counter, and analog-digital converting apparatus and CMOS image sensor using the same
US20160126962A1 (en) Clock generation circuit, successive comparison a/d converter, and integrated circuit device
CN107070455A (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
US9219494B2 (en) Dual mode analog to digital converter
US8779958B1 (en) Continuous time input stage
WO2014110315A1 (en) A successive approximation analog-to-digital conversion architectural arrangment for receivers
US7760121B2 (en) Dual data weighted average dynamic element matching in analog-to-digital converters
KR20090054388A (ko) 전하 도메인 필터 회로
US20130022154A1 (en) Analog correlation technique for ultra low power receivers
JPS62500554A (ja) アナログ−デジタル　コンバ−タ
US20080122529A1 (en) Programmable filter circuits and methods
US9166608B1 (en) Method and circuit for bandwidth mismatch estimation in an A/D converter
EP1962428A1 (en) Method and apparatus for analog-to-digital conversion using switched capacitors
EP2081294B1 (en) Programmable filter circuits and methods
US10263633B2 (en) Modulators
CN111697968B (zh) 信号处理系统及方法
WO2007022386A2 (en) A reconfigurable mixed-signal vlsi implementation of distributed arithmetic
CN109802677B (zh) 模拟数字转换装置
Salehi-Abari Building compressed sensing systems: sensors and analog-to-information converters
Fu et al. A finite rate of innovation multichannel sampling hardware system for multi-pulse signals
Hu et al. A novel design of 4-bit 10GS/s ADC in 180-nm CMOS process with the aid of behavior models

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant