CN107431027A - 用于管芯拆分架构的腔体桥连接 - Google Patents

用于管芯拆分架构的腔体桥连接 Download PDF

Info

Publication number
CN107431027A
CN107431027A CN201680019399.5A CN201680019399A CN107431027A CN 107431027 A CN107431027 A CN 107431027A CN 201680019399 A CN201680019399 A CN 201680019399A CN 107431027 A CN107431027 A CN 107431027A
Authority
CN
China
Prior art keywords
package structure
layer
substrate
semiconductor element
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680019399.5A
Other languages
English (en)
Other versions
CN107431027B (zh
Inventor
H·B·蔚
J·S·李
D·W·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107431027A publication Critical patent/CN107431027A/zh
Application granted granted Critical
Publication of CN107431027B publication Critical patent/CN107431027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32137—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路(IC)封装结构可包括基板。该基板可包括半导体桥，该半导体桥具有直接在面向第一半导体管芯和第二半导体管芯的基板表面上的第一表面。该半导体桥可以被布置在腔体内，该腔体延伸穿过该基板表面上的光敏层。该半导体桥可具有与该光敏层基本齐平的暴露的第二表面。第一半导体管芯和第二半导体管芯由该基板支撑并且通过该半导体桥被耦合在一起。

Description

用于管芯拆分架构的腔体桥连接
背景
领域
本公开的各方面涉及半导体器件，并且更具体地涉及用于管芯拆分架构的腔体桥连接。
背景技术
用于集成电路(IC)的半导体制造的工艺流程可包括前端制程(FEOL)、中部制程(MOL)和后端制程(BEOL)工艺。前端制程工艺可包括晶片制备、隔离、阱形成、栅极图案化、分隔件、扩展和源极/漏极注入、硅化物形成、以及双应力内衬形成。中部制程工艺可包括栅极触点形成。中部制程层可包括但不限于：中部制程触点、通孔或者非常靠近半导体器件晶体管或其他类似有源器件的其他层。后端制程工艺可包括用于互连在前端制程和中部制程工艺期间创建的半导体器件的一系列晶片处理步骤。现代半导体芯片产品的成功制造涉及所采用的材料和工艺之间的相互作用。
中介体是其中该中介体用作基底且片上系统(SoC)的半导体管芯被安装在该基底上的管芯安装技术。中介体是扇出晶片级封装结构的示例。中介体可包括导电迹线和导电通孔的布线层，该布线层用于路由半导体管芯(例如，存储器模块和处理器)与系统板之间的电连接。中介体可包括重分布层(RDL)，其将半导体器件(例如，管芯或芯片)的有效表面上的接合焊盘连接模式提供成更适合于连接到系统板的经重分布连接模式。在大多数应用中，中介体不包括有源器件(诸如二极管和晶体管)。
晶片级封装结构的制造可包括将半导体器件(例如，管芯或芯片)附连到晶片级封装结构。在管芯拆分架构中，中介体可以提供用于实现管芯拆分架构的管芯到管芯连接。然而，使用中介体来提供管芯到管芯连接是昂贵的并且涉及复杂的工艺。另外，使用中介体来提供管芯到管芯连接可阻止制造具有减小厚度的封装结构。即，高密度管芯到管芯连接可涉及用于精细线路/空间生成的技术障碍以及为了准备进行封装的额外层(例如，中介体)。
概述
一种集成电路(IC)封装结构可包括基板。该基板可包括半导体桥，该半导体桥具有直接在面向第一半导体管芯和第二半导体管芯的基板表面上的第一表面。该半导体桥可以被布置在腔体内，该腔体延伸穿过该基板表面上的光敏层。该半导体桥可具有与该光敏层基本齐平的暴露的第二表面。第一半导体管芯和第二半导体管芯由该基板支撑并且通过该半导体桥被耦合在一起。
一种用于制造集成电路(IC)封装结构的方法可包括在面向第一半导体管芯和第二半导体管芯的基板表面上沉积光敏层。该方法还可包括蚀刻该光敏层以形成穿过该光敏层到达该基板表面的腔体。该方法可进一步包括将半导体桥置于该腔体内并且直接置于该基板表面上。该光敏层可接触该半导体桥的侧壁。该方法还可包括将第一管芯和第二管芯附连到该IC封装结构。第一管芯和第二管芯可以通过该半导体桥被耦合在一起。
一种集成电路(IC)封装结构可包括基板。该基板可包括半导体桥，该半导体桥具有直接在面向由该基板支撑的第一半导体管芯和第二半导体管芯的基板表面上的第一表面。该半导体桥可以被布置在腔体内，该腔体延伸穿过该基板表面上的光敏层。该半导体桥可具有与该光敏层基本齐平的暴露的第二表面。该IC封装结构还可包括用于通过该半导体桥耦合第一半导体管芯和第二半导体管芯的装置。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1解说了本公开的一方面中的半导体晶片的立体视图。
图2解说了根据本公开的一方面的管芯的横截面视图。
图3解说了根据本公开的各方面的集成电路(IC)封装结构。
图4A和4B解说了根据本公开的各方面的IC封装结构的层叠封装(POP)布置。
图5A-5O解说了根据本公开的各方面的处于各种制造阶段的IC封装结构。
图6是解说根据本公开的各方面的用于制造用于管芯拆分架构的腔体桥连接的方法的过程流程图。
图7是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图8是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。
一些所描述的实现涉及避免使用昂贵的中介体技术的集成电路(IC)封装结构。中介体一般用作可被用于一个组件或基板与第二组件或基板之间的直接电互连的中间层，其中该中介体被置于其间。例如，中介体可在一侧具有能与第一组件(例如，管芯)上的对应焊盘对准的焊盘配置，并且在第二侧具有与第二组件(例如，封装基板、系统板等)上的焊盘相对应的不同焊盘配置。中介体被广泛用于在单个封装上集成多个芯片。中介体基板可由玻璃和石英、有机材料、或其他类似材料构成且通常包含少数互连层。
晶片级封装结构的制造可包括将半导体器件(例如，管芯或芯片)附连到晶片级封装结构。在管芯拆分架构中，中介体可以被用于提供用于实现拆分管芯架构的管芯到管芯连接。然而，使用中介体来提供管芯到管芯连接是昂贵的并且涉及复杂的工艺。另外，使用中介体来提供管芯到管芯连接可阻止制造具有减小厚度的封装结构。即，高密度管芯到管芯连接可涉及用于精细线路/空间生成的技术障碍以及为了准备进行封装的额外层(例如，中介体)。
本公开的各方面提供用于制造集成电路(IC)封装结构的技术。用于IC封装结构的半导体制造的工艺流程可包括前端制程(FEOL)工艺、中部制程(MOL)工艺和后端制程(BEOL)工艺。将理解，术语“层”包括膜且不应被解读为指示纵向或横向厚度，除非另外声明。如本文中所描述的，术语“基板”可指代已切割晶片的基板或可指代尚未切割的晶片的基板。类似地，术语芯片和管芯可被可互换地使用，除非这种互换将难以置信。
根据本公开的各方面的IC封装结构包括用于管芯拆分架构的腔体桥连接。该IC封装结构可以被制造有多层光敏区域。在本公开的这一方面，半导体桥被制造在该多层光敏区域的腔体内。该半导体桥提供管芯拆分架构的第一管芯和第二管芯之间的连接。
在本公开的各方面，该半导体桥提供用于包括核心基板的IC封装结构的管芯拆分架构的管芯到管芯连通性。在一种配置中，腔体被形成在该多层光敏区域中以暴露面向有效管芯的基板表面上的接触层的一部分。在这一配置中，该半导体桥被布置在该腔体内并且被直接布置在接触层上。该多层光敏区域的第一光敏层和第二光敏层可直接接触该半导体桥的侧壁，但是与直接在接触层上的该半导体桥的第一层以及该半导体桥的与第一层相对的暴露的第二层分开。
该IC封装结构通过该半导体桥来耦合可被封装在模塑复合物内的第一芯片和第二芯片。另外，第一芯片和第二芯片可以通过该多层光敏区域和接触层的互连(例如，前侧)来耦合。接触层的互连可以与穿板通孔耦合到达IC封装结构的背侧互连层。背侧互连层可以促进第一芯片和第二芯片与第一导电互连(例如，球栅阵列(BGA))之间的通信。
在这一布置中，互连点工艺(POI)和半导体桥(例如，预制硅桥)被用于提供管芯到管芯连接。该半导体桥可支持精细线路工艺，因为半导体材料(例如，硅(Si))遵守超过常规桥的较粗设计规则的精细线路设计。该半导体桥可以被配置为薄型桥嵌入式结构，由于桥暴露底部封装表面，它易于使管芯与桥连接对齐。该半导体桥还提供管芯到管芯连接的常规中介体的替换解决方案。该半导体桥可以容易地提供用于高I/O(输入/输出)计数管芯到管芯连通性的较薄封装。
图1解说了本公开的一方面中的半导体晶片的立体视图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的基板材料。当晶片100是半导体材料时，其可使用切克劳斯基(Czochralski)工艺从籽晶生长，其中籽晶被浸入半导体材料的熔池中，并且缓慢旋转并从池中被移除。熔融材料随后在晶体的取向上结晶到籽晶上。
晶片100可以是复合材料，诸如砷化镓(GaAs)或氮化镓(GaN)、诸如砷化铟镓(InGaAs)之类的三元材料、四元材料、或者可以是用于其他半导体材料的基板材料的任何材料。虽然许多材料本质上可以是晶体，但是多晶或非晶材料也可用于晶片100。
晶片100或者耦合到晶片100的各层可被提供有使晶片100更具导电性的材料。作为示例而非限定，硅晶片可具有添加到晶片100的磷或硼以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并且在晶片100或晶片100的各部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外的电荷载流子的区域、提供哪种类型的电荷载流子、以及晶片100中附加的电荷载流子的量(密度)，可在晶片100中或晶片100上形成不同类型的电子器件。
晶片100具有指示该晶片100的晶向的取向102。取向102可以是如图1中所示的晶片100的平坦边缘，或者可以是槽口或其他标记以解说晶片100的晶向。取向102可指示晶片100中晶格的平面的米勒指数。
一旦按期望处理了晶片100，就沿着切割线104分割晶片100。切割线104指示晶片100将在何处被分离或分开成多片。切割线104可限定已在晶片100上制造的各种集成电路的轮廓。
一旦限定了切割线104，晶片100就可被锯成或以其他方式分成多片以形成管芯106。每个管芯106可以是具有许多器件的集成电路或者可以是单个电子器件。管芯106(其也可被称为芯片或半导体芯片)的物理尺寸至少部分地取决于将晶片100分成特定大小的能力、以及管芯106被设计成包含个体器件的数量。
一旦晶片100已被分成一个或多个管芯106，管芯106就可被安装到封装中，以允许访问在管芯106上制造的器件和/或集成电路。封装可包括单列直插封装、双列直插封装、母板封装、倒装芯片封装、铟点/凸点封装、或者提供对管芯106的访问的其他类型的器件。还可通过线焊、探针、或者其他连接来直接访问管芯106，而无需将管芯106安装到分开的封装中。
图2解说了根据本公开的一方面的管芯106的横截面视图。在管芯106中，可存在基板200，其可以是半导体材料和/或可充当对电子器件的机械支持。基板200可以是掺杂的半导体基板，其具有存在于基板200中各处的电子(指定为N沟道)或空穴(指定为P沟道)电荷载流子。用电荷载流子离子/原子对基板200的后续掺杂可改变基板200的电荷携带能力。
在基板200(例如，半导体基板)内，可存在阱202和204，这些阱可以是场效应晶体管(FET)的源极和/或漏极，或者阱202和/或204可以是具有鳍结构的FET(FinFET)的鳍结构。取决于阱202和/或204的结构和其他特性以及基板200的外围结构，阱202和/或204还可以是其他器件(例如，电阻器、电容器、二极管、或其他电子器件)。
半导体基板还可具有阱206和阱208。阱208可完全在阱206内，并且在一些情形中，可形成双极结型晶体管(BJT)。阱206还可被用作隔离阱，以将阱208与管芯106内的电场和/或磁场隔离。
可将各层(例如，210到214)添加到管芯106。层210可以是例如氧化物或绝缘层，其可将阱(例如，202-208)彼此隔离或者与管芯106上的其他器件隔离。在此类情形中，层210可以是二氧化硅、聚合物、电介质、或者另一电绝缘层。层210也可以是互连层，在该情形中，层210可包括导电材料，诸如铜、钨、铝、合金、或者其他导电或金属材料。
取决于期望的器件特性和/或各层(例如，210和214)的材料，层212也可以是电介质或导电层。层214可以是封装层，其可保护各层(例如，210和212)、以及阱202-208和基板200免受外力。作为示例而非限定，层214可以是保护管芯106免受机械损害的层，或者层214可以是保护管芯106免受电磁或辐射损害的材料层。
在管芯106上设计的电子器件可包括许多特征或结构组件。例如，管芯106可暴露于任何数量的方法以将掺杂剂传递到基板200、阱202-208中，并且如果期望，传递到层(例如，210-214)中。作为示例而非限定，管芯106可暴露于离子注入、掺杂剂原子的沉积，这些掺杂剂原子通过扩散工艺、化学气相沉积、外延生长、或其他方法被驱入晶格中。通过各层(例如，210-214)的诸部分的选择性生长、材料选择以及移除，并且通过基板200和阱202-208的选择性移除、材料选择以及掺杂剂浓度，可在本公开的范围内形成许多不同的结构和电子器件。
此外，基板200、阱202-208、以及各层(例如，210-214)可通过各种工艺被选择性地移除或添加。化学湿法蚀刻、化学机械平坦化(CMP)、等离子体蚀刻、光致抗蚀剂掩模、镶嵌工艺、以及其他方法可创建本公开的结构和器件。
图3解说了根据本公开的各方面的集成电路(IC)封装结构300。IC封装结构300包括基板310(在基板310上具有接触层320)以及多层光敏区域。基板310可以由有机材料组成。基板310可以是基于环氧树脂的层压基板，其具有核心和/或构建层，诸如举例来说味之素构建膜(Ajinomoto Build-up Film，即ABF)基板。例如，接触层320可以是电介质层，诸如ABF层。在这一配置中，多层光敏区域包括在接触层320上的第一光敏层330以及在第一光敏层330上的第二光敏层340。第一光敏层330和第二光敏层340可以是多层材料，诸如聚苯并恶唑(PBO)或其它类似的光敏材料。
在本公开的各方面，半导体桥360提供用于IC封装结构300的管芯拆分架构的管芯到管芯连接。在一种配置中，腔体(例如，图5H的腔体552)形成在多层光敏区域中以暴露接触层320的一部分。在这一配置中，半导体桥360被布置在该腔体内并且被直接布置在接触层320上。第一光敏层330和第二光敏层340直接接触半导体桥360的侧壁，但是与直接在接触层320上的半导体桥360的第一层以及半导体桥360的与第一层相对的暴露的第二层分开。
IC封装结构300可通过半导体桥360来耦合被封装在模塑复合物304内的第一芯片302A和第二芯片302B。另外，第一芯片302A和第二芯片302B还可以通过该多层光敏区域(例如，330和340)和接触层320的互连(例如，前侧)来耦合。接触层320的互连耦合到穿板通孔312以到达背侧互连层370。背侧互连层370可以促进第一芯片302A、第二芯片302B以及第一导电互连(例如，球栅阵列(BGA))之间的通信，如图4A和4B所示。
在这一布置中，互连点工艺(POI)和半导体桥360(例如，预制硅桥)被用于提供管芯到管芯连接。半导体桥360可减少精细线路工艺，因为半导体材料(例如，硅(Si))遵守超过常规桥的较粗设计规则的精细线路设计规则。半导体桥360可以被配置为薄型桥嵌入式结构，由于桥暴露底部封装表面，它易于使管芯与桥连接对齐。半导体桥360还提供用于管芯到管芯连接的常规中介体的替换解决方案。半导体桥360可以容易地提供用于高I/O(输入/输出)计数管芯到管芯连通性的较薄封装。在这一布置中，封装结构300是非对称结构。
图4A和4B解说了根据本公开的各方面的IC封装结构的层叠封装(POP)布置。图4A示出堆叠在IC封装结构400上的导电材料填充通孔类型POP结构480。在这一布置中，IC封装结构400包括耦合到背侧互连层470和穿板通孔412的背侧导电互连472。背侧导电互连472可耦合至系统板、封装基板或其他合适的载体基板(未示出)。背侧导电互连472可根据球栅阵列(BGA)互连结构来配置。
IC封装结构400还通过半导体桥460来耦合被封装在模塑复合物404内的第一芯片402A和第二芯片402B。另外，第一芯片402A和第二芯片402B还可以通过多层光敏区域和接触层420的互连(例如，前侧)来耦合。多层光敏区域包括在接触层420上的第一光敏层430以及在第一光敏层430上的第二光敏层440。接触层420的互连耦合到穿板通孔412以到达背侧互连层470。在这一布置中，前侧导电互连464被耦合到穿模通孔408。另外，POP结构480通过封装互连482被耦合到穿模通孔408。
图4B示出堆叠在IC封装结构400上的微电子(MEP)类型POP结构490。在这一布置中，MEP类型POP结构490被形成在围绕第一芯片402A和第二芯片402B的模塑复合物404上。代表性地，前侧导电互连464被耦合到封装互连492。MEP类型POP结构490通过封装互连492被耦合到前侧导电互连464。
图5A-5O解说了根据本公开的各方面的处于各种制造阶段的IC封装结构500。例如，图5A-5L解说了图3中所示的IC封装结构300的顺序制造办法。另外，图5L-5N解说了用于图4A的POP结构480的制造的顺序办法。类似地，图5O解说了图4B的MEP类型POP结构490的制造。
开始于图5A，提供基板510。基板510可以是基于环氧树脂的层压基板，其具有核心和/或构建层，诸如举例来说味之素构建膜(ABF)。在基板510内制造穿板通孔512。另外，可以在基板510的前侧和背侧表面上沉积导电材料(例如，铜)以形成导电接触焊盘514和516。在这一布置中，导电接触焊盘514和516与穿板通孔512相耦合。一旦导电接触焊盘514和516完成，可以在基板510的背侧表面上沉积背侧互连层570(例如，阻焊构建层)，如图5B所示。
在图5C中，在基板510的前侧表面上制造接触层520。例如，接触层520可以是电介质层，诸如ABF层或其它类似的电介质层。在这一示例中，使用电介质材料层压工艺来制造接触层520。另外，可以使用半加成工艺(SAP)以形成固态导电材料(例如，铜)面来形成接触层520内的导电触点。在这一布置中，形成导电通孔522以将导电接触焊盘524耦合到穿板通孔512。如本文所述，导电触点可包括导电通孔522和导电接触焊盘524。另外，导电迹线526标识接触层520中将支撑半导体桥的一部分。
在图5D中，在接触层520上沉积多层光敏区域的第一层。多层光敏区域可以由一个或多个光致介电材料层组成，光致介电材料诸如聚苯并恶唑(PBO)或其它类似的感光成像电介质(PID)材料。所沉积的光致介电材料可经受光学工艺以形成第一光敏层530。在这一布置中，在第一光敏层530内制造通孔开口532以暴露接触层520上的导电接触焊盘524。另外，沟槽开口534暴露导电迹线526，该导电迹线526标识接触层520中将支撑半导体桥的那部分。
在图5E中，用导电材料(例如，铜)来填充通孔开口532和沟槽开口534以形成导电通孔536和导电沟槽538。
在图5F中，在第一光敏层530上沉积多层光敏区域的第二层。在这一布置中，所沉积的光致介电材料可经受光学工艺以形成第一光敏层530上的第二光敏层540。在这一布置中，在第二光敏层540内制造通孔开口542以暴露第一光敏层530上的导电接触焊盘539。另外，沟槽开口544暴露导电沟槽538，该导电沟槽538标识接触层520中将支撑半导体桥的那部分。
在图5G中，用导电材料(例如，铜)来填充通孔开口542和沟槽开口544以形成导电通孔546和导电沟槽548。在导电接触焊盘539和导电沟槽538的所暴露部分上的通孔开口542和沟槽开口544内沉积导电材料。在这一布置中，在第二光敏层540、导电通孔546和导电沟槽548上涂覆光致抗蚀剂550。
在图5H中，从第二光敏层540移除光致抗蚀剂550以暴露导电通孔546。在这一布置中，蚀刻导电沟槽548以暴露接触层520以形成腔体552。提供腔体552以支撑半导体桥，例如，如图5J中所示。
在图5I中，将半导体桥560置于腔体552内的接触层520的暴露部分上。在这一布置中，半导体桥560的侧壁与多层光敏区域的第一光敏层530和第二光敏层540接触。在这一配置中，多层光敏区域不接触半导体桥560的被置于腔体552内的接触层520的暴露部分上的第一表面。另外，半导体桥560的与第一表面相对的第二表面被暴露，并且与多层光敏区域分开。即，半导体桥560被嵌入在腔体552内，以使得半导体桥560的暴露表面与腔体552基本齐平并且在腔体552内。
如图5I中进一步示出的，光致抗蚀剂554被涂覆在第二光敏层540、导电通孔546以及半导体桥560的暴露表面上。一旦被涂覆，光致抗蚀剂554被开口以形成开口556，以暴露导电通孔546的部分以及半导体桥560的触点562(562A和562B)。在这一布置中，开口556定义前侧导电互连，例如如图5J中所示。
在图5J中，用导电材料镀敷形成在光致抗蚀剂554内的开口556以形成前侧导电互连564。在这一布置中，前侧导电互连564被示为导电柱，但根据本公开的各方面的前侧导电互连564的其它布置也是可能的。代表性地，到半导体桥560的触点562(562A和562B)的第一导电互连564A和第二导电互连564B实现用于管芯拆分架构的管芯到管芯连接，例如如图5K中所示。
在图5K中，第一管芯502A和第二管芯502B被耦合到前侧导电互连564。另外，第一导电互连564A和第二导电互连564B通过半导体桥560来提供用于第一管芯502A和第二管芯502B的管芯到管芯连接。
在图5L中，通过将第一管芯502A和第二管芯502B封装在模塑复合物504内来准备IC封装结构500以用于层叠封装工艺。一旦被封装，在图5M中，在模塑复合物504内开口到所选择的前侧导电互连564的穿模通孔开口506A和506B。在图5N中，用导电材料镀敷穿模通孔开口506A和506B以形成穿模通孔508。接着，通过第一导电互连582将第一POP结构580附连到穿模通孔508。尽管被示为焊球型互连，但其它类型的互连也可被用于将第一POP结构580附连到穿模通孔508。
在图5O中，微电子(MEP)类型POP结构590被堆叠在IC封装结构500上并且使用第二导电互连592被耦合到所选择的前侧导电互连564。另外，可以执行底部填料工艺以固定堆叠在IC封装结构500上的MEP类型POP 590。
图4A和4B解说了根据本公开的各方面的图5L和5M的IC封装结构的POP布置。在这些布置中，IC封装结构400/500包括耦合到背侧互连层470/570和穿板通孔412/512的背侧导电互连472。背侧导电互连472可耦合系统板、封装基板或其他合适的载体基板(未示出)。背侧导电互连472可根据球栅阵列(BGA)互连结构来配置。
图6是解说根据本公开的一方面的用于制造用于管芯拆分架构的腔体桥连接的方法600的过程流程图。在框602，在面向第一半导体管芯和第二半导体管芯的基板表面上沉积光敏层。例如，多层光敏区域包括在接触层520上的第一光敏层530以及在第一光敏层530上的第二光敏层540，如图5D到5F所示。在框604，蚀刻光敏区域以形成穿过该光敏区域到达基板表面的腔体。例如，如图5H所示，蚀刻第二光敏层540和第一光敏层530以暴露接触层520的一部分以形成腔体552。
再次参考图6，在框606，半导体桥被置于腔体内并且被直接置于基板表面上，其中光敏区域接触半导体桥的侧壁。例如，如图5I所示，半导体桥560被直接置于基板510的接触层520上。因为腔体延伸穿过多层光敏区域的两层到达接触层520，所以第一光敏层530和第二光敏层540仅接触半导体桥560的侧壁。在框608，第一管芯和第二管芯被附连到IC封装结构。在这一布置中，第一管芯和第二管芯通过半导体桥被耦合在一起。例如，如图5K所示，第一管芯502A和第二管芯502B被耦合到前侧导电互连564。另外，第一导电互连564A和第二导电互连564B通过半导体桥560来提供用于第一管芯502A和第二管芯502B的管芯到管芯连接。
在一种配置中，IC封装结构包括用于管芯拆分架构的腔体桥连接。腔体桥连接可以是半导体桥，该半导体桥被布置在延伸穿过基板表面上的光敏层的腔体内。该IC封装结构可包括用于通过该半导体桥耦合第一管芯和第二管芯的装置。在本公开的一方面，耦合装置是用于实现用于管芯拆分架构的管芯到管芯连接的到半导体桥560的触点562(562A和562B)的第一导电互连564A和第二导电互连564B，如图5K所示，其被配置成执行由耦合装置所叙述的功能。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的器件或任何层。
根据本公开的各方面的IC封装结构包括用于管芯拆分架构的腔体桥连接。该IC封装结构可以被制造有多层光敏区域。在本公开的这一方面，在该多层光敏区域的腔体内制造半导体桥。该半导体桥提供管芯拆分架构的第一管芯和第二管芯之间的连接。
在本公开的各方面，该半导体桥提供用于包括核心基板的IC封装结构的管芯拆分架构的管芯到管芯连接。在一种配置中，在该多层光敏区域中形成腔体以暴露面向有效管芯的基板表面上的接触层的一部分。在这一配置中，该半导体桥被布置在该腔体内并且被直接布置在接触层上。该多层光敏区域的第一光敏层和第二光敏层可直接接触该半导体桥的侧壁，但是与直接在接触层上的该半导体桥的第一层以及该半导体桥的与第一层相对的暴露的第二层分开。
该IC封装结构通过该半导体桥来耦合可被封装在模塑复合物内的第一芯片和第二芯片。另外，第一芯片和第二芯片可以通过该多层光敏区域和接触层的互连(例如，前侧)来耦合。接触层的互连可以与穿板通孔耦合以到达IC封装结构的背侧互连层。背侧互连层可以促进第一芯片和第二芯片与第一导电互连(例如，球栅阵列(BGA))之间的通信。
图7是示出其中可有利地采用本公开的一方面的示例性无线通信系统700的框图。出于解说目的，图7示出了三个远程单元720、730和750以及两个基站740。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元720、730和750包括IC器件725A、725C和725B，这些IC器件包括所公开的IC封装结构。将认识到，其他设备也可包括所公开的IC封装结构，诸如基站、交换设备、和网络装备。图7示出了从基站740到远程单元720、730和750的前向链路信号780，以及从远程单元720、730和750到基站740的反向链路信号790。
在图7中，远程单元720被示为移动电话，远程单元730被示为便携式计算机，并且远程单元750被示为无线本地环路系统中的固定位置远程单元。例如，远程单元720、730和750可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理(PDA))、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的通信设备、或者其组合。尽管图7解说了根据本公开的各方面的远程单元，但本公开不限于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的器件的许多设备中采用。
图8是解说用于半导体组件(诸如以上所公开的器件)的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘802，该硬盘802包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站800还包括显示器804以促成对电路806或半导体组件808(诸如IC封装结构)的设计。提供存储介质810以用于有形地存储电路806或半导体组件808的设计。电路806或半导体组件808的设计可以用文件格式(诸如GDSII或GERBER)存储在存储介质810上。存储介质810可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站800包括用于从存储介质810接受输入或者将输出写到存储介质810的驱动装置812。
存储介质810上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质810上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路806或半导体组件808的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文中所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或者任何其他此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的指定程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。由此，权利要求并非旨在被限定于本文中所示出的各方面，而是应被授予与权利要求的语言相一致的全部范围，其中对要素的单数形式的引述并非旨在表示“有且仅有一个”(除非特别如此声明)而是“一个或多个”。除非特别另外声明，否则术语“某个”指的是一个或多个。引述一列项目中的“至少一个”的短语指的是这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一者”旨在涵盖：a；b；c；a和b；a和c；b和c；以及a、b和c。贯穿本公开所描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112第六款的规定下来解释，除非该要素是使用措辞“用于……装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……步骤”来叙述的。

Claims (30)

1.一种集成电路(IC)封装结构，包括：
基板；
半导体桥，所述半导体桥具有直接在面向第一半导体管芯和第二半导体管芯的基板表面上的第一表面，所述半导体桥被布置在延伸穿过所述基板表面上的光敏层的腔体内，并且具有与所述光敏层基本齐平的暴露的第二表面；以及
由所述基板支撑并且通过所述半导体桥被耦合在一起的所述第一半导体管芯和所述第二半导体管芯。
2.如权利要求1所述的集成电路封装结构，其特征在于，所述基板进一步包括接触层，所述接触层包括在核心基板上的电介质层以及被所述电介质层包围的至少一个导电触点。
3.如权利要求1所述的集成电路封装结构，其特征在于，所述光敏层包括多层光敏区域，所述多层光敏区域包括感光成像电介质(PID)材料层。
4.如权利要求3所述的集成电路封装结构，其特征在于，所述PID材料包括聚苯并恶唑(PBO)。
5.如权利要求1所述的集成电路封装结构，其特征在于，所述基板是包括阻焊构建层的非对称结构，所述阻焊构建层与面向所述第一半导体管芯和所述第二半导体管芯的所述基板表面相对。
6.如权利要求1所述的集成电路封装结构，其特征在于，所述光敏层直接接触所述半导体桥的侧壁。
7.如权利要求1所述的集成电路封装结构，其特征在于，所述基板包括味之素构建膜(ABF)基板。
8.如权利要求1所述的集成电路封装结构，其特征在于，封装被耦合到包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物。
9.如权利要求1所述的集成电路封装结构，其特征在于，封装被直接堆叠在包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物上。
10.如权利要求1所述的集成电路封装结构，其特征在于，所述集成电路封装结构被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
11.一种用于制造集成电路(IC)封装结构的方法，包括：
在面向第一半导体管芯和第二半导体管芯的基板表面上沉积至少一个光敏层；
蚀刻所述光敏层以形成穿过所述光敏层到达所述基板表面的腔体；
将半导体桥置于所述腔体内并且直接置于所述基板表面上，所述光敏层接触所述半导体桥的侧壁；以及接着
将所述第一管芯和所述第二管芯附连到所述IC封装结构，其中所述第一管芯和所述第二管芯通过所述半导体桥被耦合在一起。
12.如权利要求11所述的用于制造IC封装结构的方法，其特征在于，进一步包括：
在所述基板上制造接触层，所述接触层包括耦合到穿板通孔的至少一个第一导电触点；以及
在所述光敏层内制造至少一个第二导电触点，所述至少一个第二导电触点被耦合到所述至少一个第一导电触点并且被配置成将第一导电互连耦合到所述接触层。
13.如权利要求12所述的用于制造IC封装结构的方法，其特征在于，附连进一步包括使用所述第一导电互连将所述第一管芯和所述第二管芯耦合到所述IC封装结构。
14.如权利要求11所述的用于制造IC封装结构的方法，其特征在于，进一步包括将封装耦合到包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物以形成层叠封装(POP)IC结构。
15.如权利要求11所述的用于制造IC封装结构的方法，其特征在于，进一步包括将所述IC封装结构纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
16.一种集成电路(IC)封装结构，包括：
基板；
半导体桥，所述半导体桥具有直接在面向由所述基板支撑的第一半导体管芯和第二半导体管芯的基板表面上的第一表面，所述半导体桥被布置在延伸穿过所述基板表面上的光敏层的腔体内，并且具有与所述光敏层基本齐平的暴露的第二表面；以及
用于通过所述半导体桥来耦合所述第一半导体管芯和所述第二半导体管芯的装置。
17.如权利要求16所述的集成电路封装结构，其特征在于，所述基板进一步包括接触层，所述接触层包括在核心基板上的电介质层以及被所述电介质层包围的至少一个导电触点。
18.如权利要求16所述的集成电路封装结构，其特征在于，所述光敏层包括多层光敏区域，所述多层光敏区域包括感光成像电介质(PID)材料层。
19.如权利要求18所述的集成电路封装结构，其特征在于，所述PID材料包括聚苯并恶唑(PBO)。
20.如权利要求16所述的集成电路封装结构，其特征在于，所述基板是包括阻焊构建层的非对称结构，所述阻焊构建层与面向所述第一半导体管芯和所述第二半导体管芯的所述基板表面相对。
21.如权利要求16所述的集成电路封装结构，其特征在于，所述光敏层直接接触所述半导体桥的侧壁。
22.如权利要求16所述的集成电路封装结构，其特征在于，所述基板包括味之素构建膜(ABF)基板。
23.如权利要求16所述的集成电路封装结构，其特征在于，封装被耦合到包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物。
24.如权利要求16所述的集成电路封装结构，其特征在于，封装被直接堆叠在包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物上。
25.如权利要求16所述的集成电路封装结构，其特征在于，所述集成电路封装结构被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
26.一种用于制造集成电路(IC)封装结构的方法，包括：
用于在面向第一半导体管芯和第二半导体管芯的基板表面上沉积至少一个光敏层的步骤；
用于蚀刻所述光敏层以形成穿过所述光敏层到达所述基板表面的腔体的步骤；
用于将半导体桥置于所述腔体内并且直接置于所述基板表面上的步骤，所述光敏层接触所述半导体桥的侧壁；以及接着
用于将所述第一管芯和所述第二管芯附连到所述IC封装结构的步骤，其中所述第一管芯和所述第二管芯通过所述半导体桥被耦合在一起。
27.如权利要求26所述的用于制造IC封装结构的方法，其特征在于，进一步包括：
用于在所述基板上制造接触层的步骤，所述接触层包括耦合到穿板通孔的至少一个第一导电触点；以及
用于在所述光敏层内制造至少一个第二导电触点的步骤，所述至少一个第二导电触点被耦合到所述至少一个第一导电触点并且被配置成将第一导电互连耦合到所述接触层。
28.如权利要求27所述的用于制造IC封装结构的方法，其特征在于，用于附连的步骤进一步包括用于使用所述第一导电互连将所述第一管芯和所述第二管芯耦合到所述IC封装结构的步骤。
29.如权利要求26所述的用于制造IC封装结构的方法，其特征在于，进一步包括用于将封装耦合到包围所述第一半导体管芯和所述第二半导体管芯的模塑复合物以形成层叠封装(POP)IC结构的步骤。
30.如权利要求26所述的用于制造IC封装结构的方法，其特征在于，进一步包括用于将所述IC封装结构纳入到以下至少一者中的步骤：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
CN201680019399.5A 2015-03-30 2016-03-07 用于管芯拆分架构的腔体桥连接 Active CN107431027B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/673,435 2015-03-30
US14/673,435 US9443824B1 (en) 2015-03-30 2015-03-30 Cavity bridge connection for die split architecture
PCT/US2016/021278 WO2016160283A1 (en) 2015-03-30 2016-03-07 Cavity bridge connection for die split architecture

Publications (2)

Publication Number Publication Date
CN107431027A true CN107431027A (zh) 2017-12-01
CN107431027B CN107431027B (zh) 2018-12-11

Family

ID=55745799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680019399.5A Active CN107431027B (zh) 2015-03-30 2016-03-07 用于管芯拆分架构的腔体桥连接

Country Status (3)

Country Link
US (2) US9443824B1 (zh)
CN (1) CN107431027B (zh)
WO (1) WO2016160283A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447674A (zh) * 2019-08-30 2021-03-05 意法半导体有限公司 带有电互连桥的封装体
US10964634B2 (en) 2018-08-31 2021-03-30 Unimicron Technology Corp. Method of manufacturing circuit carrier with embedded semiconductor substrate
CN110896066B (zh) * 2018-09-13 2022-08-30 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构
CN115332220A (zh) * 2022-07-15 2022-11-11 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN115763281A (zh) * 2022-11-24 2023-03-07 海光集成电路设计(北京)有限公司 一种扇出式芯片封装方法及扇出式芯片封装结构

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9576918B2 (en) * 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102632563B1 (ko) * 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
US11508662B2 (en) 2016-09-30 2022-11-22 Intel Corporation Device and method of very high density routing used with embedded multi-die interconnect bridge
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
US11538753B2 (en) * 2016-12-30 2022-12-27 Intel Corporation Electronic chip with under-side power block
WO2018182597A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Microelectronic device with embedded die substrate on interposer
US11031341B2 (en) 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
KR20180124256A (ko) * 2017-05-11 2018-11-21 에스케이하이닉스 주식회사 몰드비아를 갖는 적층 반도체 패키지 및 그의 제조방법
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10340253B2 (en) * 2017-09-26 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10784202B2 (en) * 2017-12-01 2020-09-22 International Business Machines Corporation High-density chip-to-chip interconnection with silicon bridge
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
KR102101712B1 (ko) * 2018-03-21 2020-04-21 (주)심텍 브릿지 기판을 포함하는 인쇄회로기판
US10872862B2 (en) * 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10593628B2 (en) * 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US11355438B2 (en) 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US10622290B2 (en) * 2018-07-11 2020-04-14 Texas Instruments Incorporated Packaged multichip module with conductive connectors
US10535608B1 (en) 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
MY202246A (en) * 2018-10-22 2024-04-19 Intel Corp Devices and methods for signal integrity protection technique
KR102530320B1 (ko) * 2018-11-21 2023-05-09 삼성전자주식회사 반도체 패키지
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
US11476200B2 (en) * 2018-12-20 2022-10-18 Nanya Technology Corporation Semiconductor package structure having stacked die structure
KR102708730B1 (ko) * 2019-01-25 2024-09-23 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US11088100B2 (en) * 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11037877B2 (en) * 2019-03-14 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11404337B2 (en) * 2019-12-27 2022-08-02 Apple Inc. Scalable extreme large size substrate integration
CN113140520B (zh) * 2020-01-19 2024-11-08 江苏长电科技股份有限公司 封装结构及其成型方法
US11289453B2 (en) * 2020-02-27 2022-03-29 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US12027448B2 (en) * 2020-03-24 2024-07-02 Intel Corporation Open cavity bridge power delivery architectures and processes
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
TWI722959B (zh) 2020-08-20 2021-03-21 欣興電子股份有限公司 晶片封裝結構
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US12119304B2 (en) * 2020-09-25 2024-10-15 Apple Inc. Very fine pitch and wiring density organic side by side chiplet integration
KR20220062913A (ko) 2020-11-09 2022-05-17 삼성전기주식회사 브리지 내장기판
US11594491B2 (en) 2021-04-30 2023-02-28 Qualcomm Incorporated Multi-die interconnect
US20220375866A1 (en) * 2021-05-21 2022-11-24 Intel Corporation Hybrid conductive vias for electronic substrates
JP7496942B2 (ja) * 2021-08-20 2024-06-07 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
US20230065615A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic device
KR20240155370A (ko) 2022-03-18 2024-10-28 셀레스티얼 에이아이 인코포레이티드 광 멀티 다이 상호 연결 브리지(omib)
US20240030204A1 (en) * 2022-07-22 2024-01-25 Intel Corporation Multi-die panel-level high performance computing components

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491439A (zh) * 2001-11-22 2004-04-21 ���ṫ˾ 多芯片电路模块及其制造方法
US20100225001A1 (en) * 2009-03-03 2010-09-09 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and electronic device
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US20140360767A1 (en) * 2013-06-05 2014-12-11 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN104218024A (zh) * 2013-05-28 2014-12-17 英特尔公司 具有分层互连结构的桥互连
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
CN104377120A (zh) * 2013-08-15 2015-02-25 英特尔公司 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
CN104380041A (zh) * 2012-12-19 2015-02-25 英特尔公司 叠层封装的感应式惯性传感器的架构和制造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1491439A (zh) * 2001-11-22 2004-04-21 ���ṫ˾ 多芯片电路模块及其制造方法
US20100225001A1 (en) * 2009-03-03 2010-09-09 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and electronic device
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
CN104380041A (zh) * 2012-12-19 2015-02-25 英特尔公司 叠层封装的感应式惯性传感器的架构和制造
CN104218024A (zh) * 2013-05-28 2014-12-17 英特尔公司 具有分层互连结构的桥互连
US20140360767A1 (en) * 2013-06-05 2014-12-11 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20150028486A1 (en) * 2013-07-25 2015-01-29 Yueli Liu Interconnect structures for embedded bridge
CN104377120A (zh) * 2013-08-15 2015-02-25 英特尔公司 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964634B2 (en) 2018-08-31 2021-03-30 Unimicron Technology Corp. Method of manufacturing circuit carrier with embedded semiconductor substrate
CN110896066B (zh) * 2018-09-13 2022-08-30 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构
CN112447674A (zh) * 2019-08-30 2021-03-05 意法半导体有限公司 带有电互连桥的封装体
CN115332220A (zh) * 2022-07-15 2022-11-11 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN115763281A (zh) * 2022-11-24 2023-03-07 海光集成电路设计(北京)有限公司 一种扇出式芯片封装方法及扇出式芯片封装结构

Also Published As

Publication number Publication date
US20160293572A1 (en) 2016-10-06
WO2016160283A1 (en) 2016-10-06
CN107431027B (zh) 2018-12-11
US20160379959A1 (en) 2016-12-29
US9443824B1 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN107431027B (zh) 用于管芯拆分架构的腔体桥连接
CN107078119A (zh) 高密度扇出封装结构
US9583462B2 (en) Damascene re-distribution layer (RDL) in fan out split die application
CN107408550A (zh) 使用嵌入式无源电容器的伪esr控制的电力分配改进
CN107258017A (zh) 共享鳍或纳米线的场效应器件的器件隔离
CN107112284A (zh) 触点环绕结构
CN107004667A (zh) 具有内置电阻式存储器的电可重配置中介体
CN108028269B (zh) 背侧耦合式对称变容管结构
US10833017B2 (en) Contact for semiconductor device
CN106663681A (zh) 具有p沟道金属氧化物半导体传输门晶体管的鳍式场效应晶体管静态随机存取存储器器件
CN107112282A (zh) 鳍下器件隔离
US10354955B2 (en) Graphene as interlayer dielectric
US9633996B1 (en) High density area efficient thin-oxide decoupling capacitor using conductive gate resistor
CN106463368A (zh) 半导体器件中的钨合金
CN107690688A (zh) 具有不对称端子的电容器结构
CN106796393B (zh) 用于垂直结构的半节点缩放
US9984029B2 (en) Variable interconnect pitch for improved performance
CN107431043A (zh) 选择性模拟和射频性能修改

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant