CN107403781A - 一种半导体器件及其检测方法及电子装置 - Google Patents

一种半导体器件及其检测方法及电子装置 Download PDF

Info

Publication number
CN107403781A
CN107403781A CN201610341110.3A CN201610341110A CN107403781A CN 107403781 A CN107403781 A CN 107403781A CN 201610341110 A CN201610341110 A CN 201610341110A CN 107403781 A CN107403781 A CN 107403781A
Authority
CN
China
Prior art keywords
metal wire
reflected light
wafer
present
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610341110.3A
Other languages
English (en)
Other versions
CN107403781B (zh
Inventor
刘立
邓贵红
赵九洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610341110.3A priority Critical patent/CN107403781B/zh
Publication of CN107403781A publication Critical patent/CN107403781A/zh
Application granted granted Critical
Publication of CN107403781B publication Critical patent/CN107403781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体器件及其检测方法及电子装置。所述方法包括：提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。为了解决现有技术中存在的上述问题，本发明收集反射光得到背景图案，通过判断所述背景图案即可以判断是否存在缺陷，若得到的背景灰暗，则没有缺陷，若得到的背景中存在明亮的点，则存在缺陷。所述方法更加简单可靠，可以准确的发现金属线中存在的任何缺陷。

Description

一种半导体器件及其检测方法及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其检测方法及电子装置。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
3D IC是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(FPGA)晶片、记忆体晶片、射频晶片(RF)或光电晶片，打薄之后直接叠合，并透过TSV钻孔连接。在3D IC立体叠合技术，硅通孔(TSV)、中介板(Interposer)等关键技术/封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减晶片面积/封装体积并提升晶片沟通效率。
在半导体器件制备以及封装过程中通常会形成各种金属线，用于实现电连接，而金属线的侧壁通常会在后续的工艺中被电化腐蚀，从而引起电化缺陷(galvanic defect)，而所述电化缺陷(galvanic defect)并不能在线检测，使晶圆器件的可靠性存在很大的风险。
因此，有必要提出一种新的半导体器件的检测方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的检测方法，所述方法包括：
提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；
对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
可选地，沿与晶圆表面垂直的竖直方向对所述金属线进行直射光照射并沿竖直方向收集所述反射光。
可选地，所述直射光照射方向垂直于所述晶圆；
所述反射光的收集方向垂直于所述晶圆。
可选地，沿竖直方向收集所述反射光，若没有缺陷则得到灰暗的背景灰暗；若存在缺陷，则灰暗的背景中存在明亮的点。
可选地，所述金属线的侧壁为倾斜的平面。
可选地，所述金属线为上窄下宽的梯形金属线。
可选地，形成所述金属线的方法包括：
提供晶圆；
在所述晶圆上形成金属材料层；
对所述金属材料层进行图案化，以形成侧壁倾斜的金属线；
对所述金属线进行湿法清洗。
可选地，所述方法还进一步包括根据所述反射光发现所述金属线存在缺陷时进行系统报警的步骤。
可选地，所述金属线的侧壁与水平面之间的夹角为锐角。
可选地，所述金属线为铜或铝中的一种。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
为了解决现有技术中存在的上述问题，本发明提供了一种半导体器件的检测方法，所述方法包括：提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。收集反射光得到背景图案，通过判断所述背景图案即可以判断是否存在缺陷，若得到的背景灰暗，则没有缺陷，若得到的背景中存在明亮的点，则存在缺陷。所述方法更加简单可靠，可以准确的发现金属线中存在的任何缺陷。
本发明的半导体器件，由于采用了上述检测方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的检测流程图；
图2示出了本发明所述半导体器件的检测原理示意图；
图3示出了本发明所述半导体器件的检测时收集反射光得到的背景示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺在半导体器件制备以及封装过程中通常会形成各种金属线，用于实现电连接，而金属线的侧壁通常会在后续的工艺中被电化腐蚀，从而引起电化缺陷(galvanic defect)，而所述电化缺陷(galvanic defect)并不能在线检测，使晶圆器件的可靠性存在很大的风险。
由于电化腐蚀或缺陷(Galvanic)一般生成于金属线(metal line)侧壁，由于金属不透光，在线缺陷扫描(inline defect scan)只能收集表面的反射光，无法检测到金属侧壁的缺陷。
而且目前电化缺陷检测(galvanic detection)主要依赖于可靠性常规监测(reliability routine monitor)，然而一旦可靠性失效(reliabilityfail)，在线的大批晶圆受到影响。
为了解决现有技术中存在的上述问题，本发明提供了一种半导体器件的检测方法，所述方法包括：
提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；
对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
在本发明中收集反射光得到背景图案，通过判断所述背景图案即可以判断是否存在缺陷，若得到的背景灰暗，则没有缺陷，若得到的背景中存在明亮的点，则存在缺陷。所述方法更加简单可靠，可以准确的发现金属线中存在的任何缺陷。
本发明的半导体器件，由于采用了上述检测方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考图1和图2对本发明的半导体器件的检测方法做详细描述，图1示出了本发明所述半导体器件的检测流程图；图2示出了本发明所述半导体器件的检测原理示意图；图3示出了本发明所述半导体器件的检测时收集反射光得到的背景示意图。
本发明提供一种半导体器件的检测方法，如图1所示，该检测方法的主要步骤包括：
步骤S1：提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；
步骤S2：对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
下面，对本发明的半导体器件的检测方法的具体实施方式做详细的说明。
首先，执行步骤一，提供晶圆201，在所述晶圆上形成有侧壁倾斜的金属线。
具体地，如图2所示，其中所述晶圆201(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
此外，晶圆上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述晶圆上还可以形成其他材料层，例如介电层202可以选用各种氧化物。
在本发明的一实施例中所述介电层202可以选用等离子增强正硅酸乙酯PETEOS层、正硅酸乙酯TEOS层中的一种或多种的组合。
可选地，所述TEOS层的厚度为2400-2600埃，所述介电层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
此外，在所述介电层202的上方还可以形成扩散阻挡层203，以防止金属线中金属的扩散。
在该步骤中可以形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。
所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
作为优选，所述扩散阻挡层203可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。
在该实施例中所述扩散阻挡层203包括依次沉积的Ti和TiN。
然后在所述扩散阻挡层上形成金属材料层，其中，所述金属材料层可以选用铝和/或铜。
其中，所述金属材料层的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
然后对所述金属材料层进行图案化，以得到侧壁倾斜的金属线204。
具体地，在该步骤中在所述金属材料层上形成有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，或在所述金属材料层仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成金属线的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻金属材料层。
在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，在该步骤中所述反应离子蚀刻(RIE)可以通过控制反应气体、气压、流量以及射频功率，得到较快的蚀刻速率和良好的各向异性，能够实现所述目的的条件均可以用于本发明。
例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
其中，所述金属线204的侧壁为倾斜的平面，如图2所示，其中所述倾斜的平面与水平面之间的夹角为锐角。
其中，所述金属线为上窄下宽的梯形金属线，如图2所示。
可选地，对所述金属线进行湿法清洗。
具体地，选用H2SO4及H2O2溶液的混和液，其体积比为H2SO4:H2O2＝5:7，所述H2SO4及H2O2溶液的质量分数为98％和30％，作为优选，所述清洗时间为1-200s，为了获得更好的清洗效果，所述湿法清洗进行加热，加热至50-150℃，并在清洗的过程中不断地补充H2O2，以使所述金属线的表面没有残留，可以使所述检测结果更加准确。
执行步骤二，对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
其中，沿竖直方向对所述金属线进行直射光照射并沿竖直方向收集所述反射光。
可选地，所述直射光照射方向垂直于所述晶圆；
所述反射光的收集方向垂直于所述晶圆。
其中，如图2所示，当金属线侧壁上没有缺陷，收集反射光时梯形金属线的侧壁无垂直反射光，其反射光沿竖直方向(即垂直于半导体衬底的方向)无法接收，因此会形成一个灰暗的背景，而当有缺陷2041时所述缺陷处会发生光的垂直反射，该反射光会垂直的返回被收集，从而呈现亮点2042。
进一步，沿竖直方向收集所述反射光，若没有缺陷则得到的背景灰暗；若存在缺陷，则灰暗的背景中存在明亮的点2042，如图3。
进一步，所述方法还进一步包括根据所述反射光发现所述金属线存在缺陷时进行系统报警。
为了解决现有技术中存在的问题本发明将所述金属线设置为侧壁倾斜的，对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。在本发明中收集反射光得到背景图案，通过判断所述背景图案即可以判断是否存在缺陷，若得到的背景灰暗，则没有缺陷，若得到的背景中存在明亮的点，则存在缺陷。所述方法更加简单可靠，可以准确的发现金属线中存在的任何缺陷。
本发明的半导体器件，由于采用了上述检测方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
至此，完成了本发明实施例的半导体器件的检测方法的相关步骤的介绍。所述方法还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的检测方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
晶圆；
金属线204，位于所述晶圆上方，所述金属线的侧壁倾斜设置。
其中所述晶圆(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
此外，晶圆上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述晶圆上还可以形成其他材料层，例如介电层202可以选用各种氧化物。
在本发明的一实施例中所述介电层202可以选用等离子增强正硅酸乙酯PETEOS层、正硅酸乙酯TEOS层中的一种或多种的组合。
可选地，所述TEOS层的厚度为2400-2600埃，所述介电层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
此外，在所述介电层202的上方还可以形成有扩散阻挡层203，以防止金属线中金属的扩散。
所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
作为优选，所述扩散阻挡层203可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。
在该实施例中所述扩散阻挡层203包括依次沉积的Ti和TiN。
然后在所述扩散阻挡层上形成有金属线，其中，所述金属线可以选用铝和/或铜。
其中，所述金属线204的侧壁为倾斜的平面，如图2所示，其中所述倾斜的平面与水平面之间的夹角为锐角。
其中，所述金属线为上窄下宽的梯形金属线，如图2所示。
所述半导体器件的可以通过实施例一中的所述方法进行检测，即对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
其中，沿竖直方向对所述金属线进行直射光照射并沿竖直方向收集所述反射光。
可选地，所述直射光照射方向垂直于所述晶圆；
所述反射光的收集方向垂直于所述晶圆。
其中，如图2所示，当收集反射光梯形金属线的侧壁无垂直反射光，其反射光沿竖直方向(即垂直于半导体衬底的方向)无法接收，因此会形成一个灰暗的背景，而当有缺陷时所述缺陷处会发生光的垂直反射，该反射光会垂直的返回被收集，从而呈现亮点2042。
进一步，沿竖直方向收集所述反射光，若没有缺陷则得到的背景灰暗；若存在缺陷2041，则灰暗的背景中存在明亮的点2042，如图3。
进一步，所述方法还进一步包括根据所述反射光发现所述金属线存在缺陷时进行系统报警。
本发明的半导体器件，由于采用了上述检测方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的检测方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的检测方法所制得的半导体器件，通过对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。在本发明中收集反射光得到背景图案，通过判断所述背景图案即可以判断是否存在缺陷，若得到的背景灰暗，则没有缺陷，若得到的背景中存在明亮的点，则存在缺陷。所述方法更加简单可靠，可以准确的发现金属线中存在的任何缺陷。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的检测方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆上形成有侧壁倾斜的金属线；
对所述金属线进行直射光照射并收集反射光，根据所述反射光判断所述金属线是否具有缺陷。
2.根据权利要求1所述的方法，其特征在于，沿与晶圆表面垂直的竖直方向对所述金属线进行直射光照射并沿竖直方向收集所述反射光。
3.根据权利要求1或2所述的方法，其特征在于，所述直射光照射方向垂直于所述晶圆；
所述反射光的收集方向垂直于所述晶圆。
4.根据权利要求2所述的方法，其特征在于，沿竖直方向收集所述反射光，若没有缺陷则得到灰暗的背景灰暗；若存在缺陷，则灰暗的背景中存在明亮的点。
5.根据权利要求1所述的方法，其特征在于，所述金属线的侧壁为倾斜的平面。
6.根据权利要求1所述的方法，其特征在于，所述金属线为上窄下宽的梯形金属线。
7.根据权利要求1所述的方法，其特征在于，形成所述金属线的方法包括：
提供晶圆；
在所述晶圆上形成金属材料层；
对所述金属材料层进行图案化，以形成侧壁倾斜的金属线；
对所述金属线进行湿法清洗。
8.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括根据所述反射光发现所述金属线存在缺陷时进行系统报警的步骤。
9.根据权利要求1所述的方法，其特征在于，所述金属线的侧壁与水平面之间的夹角为锐角。
10.根据权利要求1所述的方法，其特征在于，所述金属线为铜或铝中的一种。
CN201610341110.3A 2016-05-19 2016-05-19 一种半导体器件及其检测方法及电子装置 Active CN107403781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610341110.3A CN107403781B (zh) 2016-05-19 2016-05-19 一种半导体器件及其检测方法及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610341110.3A CN107403781B (zh) 2016-05-19 2016-05-19 一种半导体器件及其检测方法及电子装置

Publications (2)

Publication Number Publication Date
CN107403781A true CN107403781A (zh) 2017-11-28
CN107403781B CN107403781B (zh) 2020-03-06

Family

ID=60389226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610341110.3A Active CN107403781B (zh) 2016-05-19 2016-05-19 一种半导体器件及其检测方法及电子装置

Country Status (1)

Country Link
CN (1) CN107403781B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700436A (zh) * 2004-05-20 2005-11-23 日东电工株式会社 配线电路基板
CN1752744A (zh) * 2004-09-21 2006-03-29 日本特殊陶业株式会社 配线基板的检查方法、制造方法和检查装置
US20060094136A1 (en) * 2004-11-01 2006-05-04 Borden Peter G Evaluation of openings in a dielectric layer
CN103346102A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测预处理能力的方法
CN103762220A (zh) * 2014-01-17 2014-04-30 中国科学院上海技术物理研究所 等离激元微腔耦合结构的高线性偏振度量子阱红外探测器
JP5499836B2 (ja) * 2010-03-31 2014-05-21 凸版印刷株式会社 高精細パターン形成用凸版、板状感光性樹脂積層体、電子パターンの製造装置および有機ｅｌ素子の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700436A (zh) * 2004-05-20 2005-11-23 日东电工株式会社 配线电路基板
CN1752744A (zh) * 2004-09-21 2006-03-29 日本特殊陶业株式会社 配线基板的检查方法、制造方法和检查装置
US20060094136A1 (en) * 2004-11-01 2006-05-04 Borden Peter G Evaluation of openings in a dielectric layer
JP5499836B2 (ja) * 2010-03-31 2014-05-21 凸版印刷株式会社 高精細パターン形成用凸版、板状感光性樹脂積層体、電子パターンの製造装置および有機ｅｌ素子の製造装置
CN103346102A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测预处理能力的方法
CN103762220A (zh) * 2014-01-17 2014-04-30 中国科学院上海技术物理研究所 等离激元微腔耦合结构的高线性偏振度量子阱红外探测器

Also Published As

Publication number Publication date
CN107403781B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
US8709936B2 (en) Method and structure of forming backside through silicon via connections
US7932550B2 (en) Method of forming high aspect ratio structures
Kraft et al. 3D sensor application with open through silicon via technology
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
CN103098197A (zh) 用于制造具有贯通接触件的半导体部件的方法和具有贯通接触件的半导体部件
CN105575930A (zh) 一种半导体器件、制备方法及封装方法
CN104752323A (zh) 一种半导体器件及其制备方法
CN104752324A (zh) 一种半导体器件的制备方法
CN105575927A (zh) 一种焊垫结构及其制作方法
US8603917B2 (en) Method of processing a wafer
Shariff et al. Integration of fine-pitched through-silicon vias and integrated passive devices
CN105990222B (zh) 半导体器件制作方法、半导体器件及电子装置
CN102194834A (zh) 具有光检测器阵列及周边区域的较细和较粗互连线的装置
CN107403781A (zh) 一种半导体器件及其检测方法及电子装置
KR100718804B1 (ko) 반도체 소자 및 그 제조 방법
US20230223380A1 (en) Bonded wafer device structure and methods for making the same
CN109308432B (zh) 一种半导体指纹传感器及其制作方法、电子装置
US10177029B1 (en) Integration of air gaps with back-end-of-line structures
Civale et al. Die stacking using 3D-wafer level packaging copper/polymer through-Si via technology and Cu/Sn interconnect bumping
CN109711230A (zh) 一种半导体指纹传感器及其制作方法、电子装置
Tenailleau et al. TSV development, characterization and modeling for 2.5-D interposer applications
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN109308433B (zh) 一种半导体指纹传感器及其制作方法、电子装置
CN102148186B (zh) 一种制作半导体器件的方法
CN109755217A (zh) 中介层、制造中介层的方法及制造半导体封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant