CN107367910B - 光刻胶图形化方法、半导体结构的制备方法及半导体设备 - Google Patents
光刻胶图形化方法、半导体结构的制备方法及半导体设备 Download PDFInfo
- Publication number
- CN107367910B CN107367910B CN201710750333.XA CN201710750333A CN107367910B CN 107367910 B CN107367910 B CN 107367910B CN 201710750333 A CN201710750333 A CN 201710750333A CN 107367910 B CN107367910 B CN 107367910B
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- layer
- wafer substrate
- hard mask
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000001259 photo etching Methods 0.000 title abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 232
- 239000000758 substrate Substances 0.000 claims abstract description 170
- 230000004888 barrier function Effects 0.000 claims abstract description 115
- 239000013078 crystal Substances 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 35
- 238000000576 coating method Methods 0.000 claims description 20
- 230000000903 blocking effect Effects 0.000 claims description 19
- 230000000717 retained effect Effects 0.000 claims description 17
- 230000017105 transposition Effects 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 10
- 239000002981 blocking agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001015 X-ray lithography Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002164 ion-beam lithography Methods 0.000 description 6
- 238000005507 spraying Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000252254 Catostomidae Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000009790 rate-determining step (RDS) Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种光刻胶图形化方法、半导体结构的制备方法及半导体设备，光刻胶图形化方法包括如下步骤：1）提供一晶圆衬底，晶圆衬底的表面包括多个芯片区域及位于芯片区域外围的边缘区域；2）于晶圆衬底的上表面形成光刻胶层，光刻胶层包括位于晶圆衬底的芯片区域上的第一部位及位于晶圆衬底的晶圆边缘区域上的第二部位；3）于光刻胶层的第二部位的上表面形成环形阻挡层；4）进行全晶圆曝光，以将光刻胶层的第一部位进行图形化处理。本发明的光刻胶图形化方法可以使得位于晶圆衬底边缘区域的光刻胶层不会被图形化，在后续工艺中，可以有效避免在晶圆衬底的边缘区域产生缺陷。
Description
技术领域
本发明属于半导体制造技术领域，特别是涉及一种光刻胶图形化方法、半导体结构的制备方法及半导体设备。
背景技术
随着半导体工艺的发展，半导体器件及其各部分的尺寸越来越小。在制备一些尺寸较小的器件结构时，现有的光刻工艺已无法满足要求。譬如，在晶圆衬底内形成沟槽时，现有的工艺一般为：首先，在晶圆衬底的上表面形成硬掩膜层；其次，在所述硬掩膜层的上表面形成光刻胶层，并采用光刻工艺将所述光刻胶层图形化；然后，依据图形化后的所述光刻胶层刻蚀所述硬掩膜层以将所述硬掩膜层图形；最后，依据图形化后的硬掩膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成沟槽；但当需要形成的沟槽宽度缩小到一定尺寸(譬如20nm左右)，采用上述工艺已无法实现，即采用上述工艺无法直接得到宽度很小的沟槽。
现有的一种改进工艺为：在依据图形化后的所述光刻胶层刻蚀所述硬掩膜层以将所述硬掩膜层图形之后，先在图形化后的所述硬掩膜层顶部、侧壁及裸露的所述晶圆衬底上表面形成刻蚀阻挡薄膜层，再通过刻蚀工艺去除位于所述硬掩膜层顶部及位于裸露的所述晶圆衬底上表面的硬掩膜层，最后依据保留的刻蚀阻挡薄膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成所需尺寸的沟槽。然而，该工艺仍存在如下问题：由于晶圆衬底本身边缘的厚度小于芯片区域的厚度，这就使得在晶圆衬底的上表面形成硬掩膜层之后，位于晶圆衬底芯片区域的硬掩膜层的上表面为水平面，但位于晶圆衬底边缘区域的硬掩膜层的上表面由于晶圆衬底形状的原因为倾斜面，这就使得后续形成于晶圆衬底边缘区域的图形化后的光刻胶高低不平，使得后续在该区域形成的刻蚀阻挡薄膜层发生变形，进而在所述晶圆衬底边缘产生缺陷，影响后续形成的沟槽的质量及产品的良率。
为了避免在晶圆衬底的边缘产生缺陷，现有的一种改进工艺为在所述硬掩膜层的上表面形成所述光刻胶层之后，先采用EBR(边缘光刻胶去除)及WEE(晶圆边缘曝光)去除所述晶圆衬底边缘区域的光刻胶层，然后再将剩余的所述光刻胶层进行图形化；但由于位于所述晶圆衬底边缘的光刻胶层被去除，在依据图形化的光刻胶层刻蚀所述硬掩膜层时，位于所述晶圆衬底边缘区域的所述硬掩膜层会被完全去除，甚至会造成对所述晶圆衬底的损伤。另一种改进工艺为在对所述光刻胶层进行曝光时，使用掩膜板等将晶圆衬底的边缘区域遮挡住以防止位于所述晶圆衬底边缘区域的光刻胶层曝光；但由于对光刻胶层进行曝光时一般为将晶圆区域划分为若干个曝光区域，并逐一对各个曝光区域进行曝光，采用上述工艺时会需要多次对所述晶圆衬底边缘区域进行遮挡的操作，这使得操作过程比较繁琐，大大降低了生产效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光刻胶图形化方法、半导体结构的制备方法及半导体设备，用于解决现有技术中由于晶圆衬底的边缘区域为非平坦的表面而在光刻工艺后导致的容易在晶圆衬底边缘区域造成缺陷的问题，以及采用避免在晶圆衬底边缘区域造成缺陷的工艺存在的容易对晶圆衬底造成损失及生产效率较低等问题。
为实现上述目的及其它相关目的，本发明提供一种光刻胶图形化方法，所述光刻胶图形化方法包括如下步骤：
1)提供一晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；
2)于所述晶圆衬底的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；
3)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位；
4)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置。
作为本发明的一种优选方案，步骤2)包括如下步骤：
2-1)采用涂覆工艺于所述晶圆衬底的上表面涂覆所述光刻胶层；
2-2)将涂覆的所述光刻胶层进行烘烤以使其固化；
并且，步骤3)中，所述环形阻挡层的宽度为0.5mm～5mm。
作为本发明的一种优选方案，步骤3)中，形成的所述环形阻挡层包括紫外光阻挡层、深紫外光阻挡层、电子束阻挡层、离子束阻挡层或X射线阻挡层。
作为本发明的一种优选方案，步骤4)包括如下步骤：
4-1)形成有所述光刻胶层及所述环形阻挡层的所述晶圆衬底置于曝光设备中进行曝光处理，以将所述光刻胶层的所述第一部位曝光，并在所述环形阻挡层的阻挡下，隔离对所述光刻胶层的第二部位的曝光处理；
4-2)将曝光后的所述光刻胶层进行显影。
本发明还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；
2)于所述晶圆衬底的上表面形成硬掩膜层；
3)于所述硬掩膜层的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；
4)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露出所述光刻胶层的第一部位；
5)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置；
6)依据图形化后的光刻胶层刻蚀所述硬掩膜层，以形成图形化硬掩膜层，其中，所述图形化硬掩膜层具有位在所述芯片区域上且暴露出所述晶圆衬底上表面的通孔或沟槽，以及位在所述晶圆边缘区域上的晶圆周边保护环；
7)去除所述光刻胶层及所述环形阻挡层；
8)于所述图形化硬掩膜层的上表面、图形侧壁及位于所述通孔或沟槽底部的所述晶圆衬底表面形成刻蚀阻挡薄膜层；
9)去除位于所述图形化硬掩膜层的上表面及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层，并去除所述图形化硬掩膜层，保留步骤8)中位于所述图形化硬掩膜层的所述图形侧壁的所述刻蚀阻挡薄膜层。
作为本发明的一种优选方案，步骤3)包括如下步骤：
3-1)采用涂覆工艺于所述硬掩膜层的上表面涂覆光刻胶层；
3-2)将涂覆的所述光刻胶层进行烘烤以使其固化；
并且，步骤4)中，所述环形阻挡层的宽度为0.5mm～5mm。
作为本发明的一种优选方案，步骤4)中，形成的所述环形阻挡层包括紫外光阻挡层、深紫外光阻挡层、电子束阻挡层、离子束阻挡层或X射线阻挡层。
作为本发明的一种优选方案，骤5)包括如下步骤：
5-1)将形成有所述光刻胶层及所述环形阻挡层的所述晶圆衬底置于曝光设备中进行曝光处理，以将所述光刻胶层的所述第一部位曝光；
5-2)将曝光后的所述光刻胶层的所述第一部位进行显影。
作为本发明的一种优选方案，步骤9)之后，还包括依据保留的所述刻蚀阻挡薄膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成沟槽的步骤。
作为本发明的一种优选方案，保留的相邻所述刻蚀阻挡薄膜层之间的间隙小于30nm。
本发明还提供一种光刻胶涂覆设备，所述光刻胶涂覆设备包括：
晶圆承载台，适于放置晶圆衬底，并带动所述晶圆衬底转动；
光刻胶喷涂系统，包括光刻胶供给源；第一供给管路，一端与所述光刻胶供给源相连通；光刻胶喷嘴，位于所述晶圆承载台中心的上方，且与所述第一供给管路远离所述光刻胶供给源的一端相连通，适于向所述晶圆衬底的表面中心喷涂光刻胶；及，
阻挡层喷涂系统，包括阻挡剂供给源；第二供给管路，一端与所述曝光阻挡剂供给源相连通；阻挡剂喷嘴，位于所述晶圆承载台的上方，且与所述第二供给管路远离所述阻挡剂供给源的一端相连通，适于向所述晶圆衬底的晶圆边缘区域喷涂阻挡层。
如上所述，本发明提供的光刻胶图形化方法、半导体结构的制备方法及半导体设备，具有以下有益效果：
本发明的光刻胶图形化方法在于晶圆衬底的上表面形成光刻胶层之后，于位于晶圆衬底边缘区域的光刻胶层上表面形成环形阻挡层，在后续的曝光显影过程中，位于晶圆衬底边缘区域的光刻胶层不会被图形化，在后续工艺中，可以有效避免在晶圆衬底的边缘区域产生缺陷；
本发明的半导体结构的制备方法，在于硬掩膜层的上表面形成光刻胶层之后，于位于晶圆衬底边缘区域的光刻胶层的第二部位的上表面形成环形阻挡层，在后续工艺中，位于晶圆衬底边缘区域的光刻胶层的第二部位及硬掩膜层不会被图形化，可以有效避免在晶圆衬底的边缘区域产生缺陷，提高产品的良率；同时，本发明的半导体结构的制备方法工艺简单，可以大大提高生产效率。
附图说明
图1显示为本发明实施例一中提供的光刻胶图形化方法的流程图。
图2至图8显示为本发明实施例一中提供的光刻胶图形化方法在各步骤对应的结构示意图。
图9显示为本发明实施例二中提供的半导体结构的制备方法的流程图。
图10至图19显示为本发明实施例二中提供的半导体结构的制备方法各步骤对应的结构示意图。
图20显示为本发明实施例三中提供的半导体设备的局部结构示意图。
组件标号说明
10 晶圆衬底
101 芯片区域
102 晶圆边缘区域
11 光刻胶层
111 第一部位
112 第二部位
12 环形阻挡层
131 晶圆周边保护环
13 硬掩膜层
14 刻蚀阻挡薄膜层
20 晶圆承载台
201 吸盘
202 支撑驱动轴
21 光刻胶喷嘴
22 阻挡剂喷嘴
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图20。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种光刻胶图形化方法，所述光刻胶图形化方法包括如下步骤：
1)提供一晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；
2)于所述晶圆衬底的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；
3)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位；
4)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置。
在步骤1)中，请参阅图1中的S1步骤及图2至图3，其中，图3为图2的俯视结构示意图，提供一晶圆衬底10，所述晶圆衬底10的表面包括多个芯片区域101及位于所述芯片区域101外围的晶圆边缘区域102。
作为示例，所述晶圆衬底10可以为裸硅片，也可以为内部形成有半导体器件结构的硅片。
作为示例，所述晶圆衬底10的晶圆边缘区域102可以为位于所述晶圆衬底10最外侧，宽度可以为但不仅限于所述晶圆衬底10直径的1/600～1/60，例如，所述晶圆衬底10的直径为300mm，所述晶圆衬底10的晶圆边缘区域102的宽度可以为0.5mm～5mm。所述晶圆衬底10中所述晶圆边缘区域102之外的区域均为芯片区域101，如图3所示。所述晶圆衬底10的晶圆边缘区域102可以作为所述晶圆衬底10的无效区域，所述晶圆衬底10的芯片区域101可以作为所述晶圆衬底10的有效区域。
在步骤2)中，请参阅图1中的S2步骤及图4，于所述晶圆衬底10的上表面形成光刻胶层11，所述光刻胶层11包括位于所述晶圆衬底10的所述芯片区域101上的第一部位111及位于所述晶圆衬底10的所述晶圆边缘区域102上的第二部位112。
作为示例，于所述晶圆衬底10的上表面形成光刻胶层11包括如下步骤：
2-1)采用涂覆工艺于所述晶圆衬底10的上表面涂覆所述光刻胶层11；
2-2)将涂覆的所述光刻胶层11进行烘烤以使其固化。
具体的，在一示例中，步骤2-1)中可以先将光刻胶滴注在所述晶圆衬底10的中心，然后进行甩胶，也就是通过所述晶圆衬底10的旋转使光刻胶均匀分布到所述晶圆衬底10的表面。在另一示例中，可以在所述晶圆衬底10旋转的同时向所述晶圆衬底10的中心滴注光刻胶。
作为示例，所述光刻胶层11可以为紫外光光刻胶层、深紫外光光刻胶层、电子束光刻胶层、离子束光刻胶层或X射线光刻胶层。需要说明的是，所谓“紫外光光刻胶层”是指可以采用紫外光曝光的光刻胶层，所谓“深紫外光光刻胶层”是指可以采用深紫外光曝光的光刻胶层，所谓“电子束光刻胶层”是指可以采用电子束曝光的光刻胶层，所谓“离子束光刻胶层”是指可以采用离子束曝光的光刻胶层，所谓“X射线光刻胶层”是指可以采用X射线曝光的光刻胶层。
作为示例，所述光刻胶层11可以为正性光刻胶层，也可以为负性光刻胶层，优选地，本实施例中，所述光刻胶层11为正性光刻胶层。
在步骤3)中，请参阅图1中的S3步骤及图5至图6，其中，图6为图5的俯视结构示意图，于所述光刻胶层11的所述第二部位112的上表面形成环形阻挡层12，所述环形阻挡层12的开孔显露所述光刻胶层11的所述第一部位111。
作为示例，可以采用喷涂工艺于所述光刻胶层11的所述第二部位112的上表面形成所述环形阻挡层12。所述环形阻挡层12用于在后续对所述光刻胶层11的第一部位111进行曝光时阻止所述光刻胶层11的第二部位112被曝光。
作为示例，所述环形阻挡层12为对后续进行曝光所用的曝光光源进行反射或吸收的阻挡层，以防止曝光光源到达所述光刻胶层11的第二部位112，进而避免位于该区域的所述光刻胶层11被曝光。
在一示例中，当所述光刻胶层11为紫外光光刻胶层时，所述环形阻挡层12为紫外光阻挡层，具体的，所述环形阻挡层12可以为紫外光吸收层、紫外光反射层或图形转置阻挡层；当所述环形阻挡层12为紫外光吸收层时，在后续全晶圆曝光过程中，原本应照射在所述晶圆边缘区域102上的紫外光将被所述环形阻挡层12吸收；当所述环形阻挡层12为紫外光反射层时，在后续全晶圆曝光过程中，原本应照射在所述晶圆边缘区域102上的紫外光将被所述环形阻挡层12反射；故以上两种所述环形阻挡层12均可以使所述光刻胶层11的所述第二部位112以无处理图形的方式保留在显影制程之后；当所述环形阻挡层12为图形转置阻挡层时，在全晶圆曝光后的显影过程中，所述光刻胶层11的所述第二部分112仍会有处理图形，但所述环形阻挡层12可以阻挡显影后的图形转置。
在其他示例中，当所述光刻胶层11为深紫外光光刻胶层时，所述环形阻挡层12为深紫外光阻挡层；当所述光刻胶层11为电子束光刻胶层时，所述环形阻挡层12为电子束阻挡层；当所述光刻胶层11为离子束光刻胶层时，所述环形阻挡层12为离子束阻挡层；当所述光刻胶层11为X射线光刻胶层时，所述环形阻挡层12为X射线阻挡层。
作为示例，所述环形阻挡层12的宽度可以根据实际需要进行设定，优选地，所述环形阻挡层12的宽度与所述晶圆衬底10的晶圆边缘区域102的宽度相同，更为优选地，本实施例中，所述环形阻挡层12的宽度为0.5mm～5mm。
在步骤4)中，请参阅图1中的S4步骤及图7至图8，进行全晶圆曝光，以将所述光刻胶层11的所述第一部分111进行图形化处理，并在所述环形阻挡层12的阻挡下，所述光刻胶层11的所述第二部分112以无处理图形的方式保留在显影制程之后或防止所述光刻胶层11在所述晶圆边缘区域102中的图形转置。
作为示例，进行全晶圆曝光，以将所述光刻胶层11的所述第一部分111进行图形化处理，并在所述环形阻挡层12的阻挡下，所述光刻胶层11的所述第二部分112以无处理图形的方式保留在显影制程之后或防止所述光刻胶层11在所述晶圆边缘区域102中的图形转置包括如下步骤：
4-1)形成有所述光刻胶层11及所述环形阻挡层12的所述晶圆衬底10置于曝光设备中进行曝光处理，以将所述光刻胶层11的所述第一部位111曝光，并在所述环形阻挡层12的阻挡下，隔离对所述光刻胶层11的所述第二部位112的曝光处理，如图7所示；具体的，根据所述光刻胶层11的类型选择对应的紫外光、深紫外光、电子束、离子束或X射线对所述光刻胶层11进行曝光；以所述光刻胶层11为正性光刻胶为例，所述光刻胶层11被曝光后会发生化学变化而可被后续的显影液进行显影软化和溶解，而，没有被曝光的部分(位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11)则不能被显影液软化和溶解；需要说明的是，图7中以所述环形阻挡层12为紫外光反射层作为示例，图7中的箭头表示曝光光源的方向；
4-2)将曝光后的所述光刻胶层11进行显影；具体的，将曝光后的所述光刻胶层11浸泡于显影溶液中，将经过曝光造成的可溶解区清洗掉，这样，位于所述晶圆衬底10芯片区域101的所述光刻胶层11就被图形化，而位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11则由于受所述环形阻挡层12的保护而不会被图形化。
本发明的光刻胶图形化方法在于所述晶圆衬底10的上表面形成所述光刻胶层11之后，于所述光刻胶层11的所述第二部位112的上表面形成所述环形阻挡层12，在曝光显影过程中，位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11的第二部位112不会被图形化，在后续工艺中，可以有效避免在所述晶圆衬底10的晶圆边缘区域102产生缺陷。
实施例二
请参阅图9，本发明还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；
2)于所述晶圆衬底的上表面形成硬掩膜层；
3)于所述硬掩膜层的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；
4)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位；
5)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置；
6)依据图形化后的光刻胶层刻蚀所述硬掩膜层，以形成图形化硬掩膜层，其中，所述图形化硬掩膜层具有位在所述芯片区域上且暴露出所述晶圆衬底上表面的通孔或沟槽，以及位在所述晶圆边缘区域上的晶圆周边保护环；
7)去除所述光刻胶层及所述环形阻挡层；
8)于所述图形化硬掩膜层的上表面、图形侧壁及位于所述通孔或沟槽底部的所述晶圆衬底表面形成刻蚀阻挡薄膜层；
9)去除位于所述图形化硬掩膜层的上表面及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层，并去除所述图形化硬掩膜层，保留步骤8)总位于所述图形化硬掩膜层的所述图形侧壁的所述刻蚀阻挡薄膜层。
在步骤1)中，请参阅图9中的S1步骤及图10至图11，其中，图11为图10的俯视结构示意图，提供晶圆衬底10，所述晶圆衬底10的表面包括多个芯片区域101及位于所述芯片区域101外围的晶圆边缘区域102。
作为示例，所述晶圆衬底10可以为裸硅片，也可以为内部形成有半导体器件结构的硅片。
作为示例，所述晶圆衬底10的晶圆边缘区域102可以为位于所述晶圆衬底10最外侧，宽度可以为但不仅限于所述晶圆衬底10直径的1/600～1/60，例如，所述晶圆衬底10的直径为300mm，所述晶圆衬底10的晶圆边缘区域102的宽度可以为0.5mm～5mm。所述晶圆衬底10中所述晶圆边缘区域102之外的区域均为芯片区域101，如图3所示。所述晶圆衬底10的晶圆边缘区域102可以作为所述晶圆衬底10的无效区域，所述晶圆衬底10的芯片区域101可以作为所述晶圆衬底10的有效区域。
在步骤2)，请参阅图9中的S2步骤及图12，于所述晶圆衬底10的上表面形成硬掩膜层13。
作为示例，所述硬掩膜层13可以为但不仅限于氮化硅层；可以采用但不仅限于物理气相沉积法或化学气相沉积法于所述晶圆衬底10的上表面形成所述硬掩膜层13。
作为示例，所述硬掩膜层13的厚度可以根据实际需要进行设定，此处不做限定。
需要说明的是，为了便于理解本发明，图12至图17仅以包括所述晶圆衬底10的一侧边缘的部分截面结构示意图作为示例。
在步骤3)中，请参阅图9中的S3步骤及图13，于所述硬掩膜层13的上表面形成光刻胶层11，所述光刻胶层11包括位于所述晶圆衬底10的所述芯片区域101上的第一部位111及位于所述晶圆衬底10的所述晶圆边缘区域102上的第二部位112。
作为示例，于所述硬掩膜层13的上表面形成光刻胶层11包括如下步骤：
3-1)采用涂覆工艺于所述硬掩膜层13的上表面涂覆光刻胶层11；
3-2)将涂覆的所述光刻胶层11进行烘烤以使其固化。
具体的，在一示例中，步骤3-1)中可以先将光刻胶滴注在所述硬掩膜层13的中心，然后进行甩胶，也就是通过所述晶圆衬底10的旋转使光刻胶均匀分布到所述硬掩膜层13的表面。在另一示例中，可以在所述晶圆衬底10旋转的同时向所述硬掩膜层13的中心滴注光刻胶。
作为示例，所述光刻胶层11可以为紫外光光刻胶层、深紫外光光刻胶层、电子束光刻胶层、离子束光刻胶层或X射线光刻胶层。需要说明的是，所谓“紫外光光刻胶层”是指可以采用紫外光曝光的光刻胶层，所谓“深紫外光光刻胶层”是指可以采用深紫外光曝光的光刻胶层，所谓“电子束光刻胶层”是指可以采用电子束曝光的光刻胶层，所谓“离子束光刻胶层”是指可以采用离子束曝光的光刻胶层，所谓“X射线光刻胶层”是指可以采用X射线曝光的光刻胶层。
作为示例，所述光刻胶层11可以为正性光刻胶层，也可以为负性光刻胶层，优选地，本实施例中，所述光刻胶层11为正性光刻胶层。
在步骤4)中，请参阅图9中的S4步骤及图14，于所述光刻胶层11的所述第二部位112的上表面形成环形阻挡层12，所述环形阻挡层12的开孔显露所述光刻胶层11的所述第一部位111。
作为示例，可以采用喷涂工艺于所述光刻胶层11的所述第二部位112的上表面形成所述环形阻挡层12。所述环形阻挡层12用于在后续对所述光刻胶层11进行曝光时阻止位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11的所述第一部位111被曝光。
在一示例中，当所述光刻胶层11为紫外光光刻胶层时，所述环形阻挡层12为紫外光阻挡层，具体的，所述环形阻挡层12可以为紫外光吸收层、紫外光反射层或图形转置阻挡层；当所述环形阻挡层12为紫外光吸收层时，在后续全晶圆曝光过程中，原本应照射在所述晶圆边缘区域102上的紫外光将被所述环形阻挡层12吸收；当所述环形阻挡层12为紫外光反射层时，在后续全晶圆曝光过程中，原本应照射在所述晶圆边缘区域102上的紫外光将被所述环形阻挡层12反射；故以上两种所述环形阻挡层12均可以使所述光刻胶层11的所述第二部位112以无处理图形的方式保留在显影制程之后；当所述环形阻挡层12为图形转置阻挡层时，在全晶圆曝光后的显影过程中，所述光刻胶层11的所述第二部分112仍会有处理图形，但所述环形阻挡层12可以阻挡显影后的图形转置。
在其他示例中，当所述光刻胶层11为深紫外光光刻胶层时，所述环形阻挡层12为深紫外光阻挡层；当所述光刻胶层11为电子束光刻胶层时，所述环形阻挡层12为电子束阻挡层；当所述光刻胶层11为离子束光刻胶层时，所述环形阻挡层12为离子束阻挡层；当所述光刻胶层11为X射线光刻胶层时，所述环形阻挡层12为X射线阻挡层。
作为示例，所述环形阻挡层12的宽度可以根据实际需要进行设定，优选地，所述环形阻挡层12的宽度与所述晶圆衬底10的晶圆边缘区域102的宽度相同，更为优选地，本实施例中，所述环形阻挡层12的宽度为0.5mm～5mm。
在步骤5)中，请参阅图9中的S5步骤及图15至图16，进行全晶圆曝光，以将所述光刻胶层11的所述第一部位111进行图形化处理，并在所述环形阻挡层12的阻挡下，所述光刻胶层11的所述第二部位112以无处理图形的方式保留在显影制程之后或防止所述光刻胶层11在所述晶圆边缘区域102中的图形转置。
作为示例，进行全晶圆曝光，以将所述光刻胶层11的所述第一部位111进行图形化处理，并在所述环形阻挡层12的阻挡下，所述光刻胶层11的所述第二部位112以无处理图形的方式保留在显影制程之后或防止所述光刻胶层11在所述晶圆边缘区域102中的图形转置包括如下步骤：
5-1)将形成有所述光刻胶层及所述环形阻挡层12的所述晶圆衬底10置于曝光设备中进行曝光处理，以将所述光刻胶层11的所述第一部位111曝光，如图15所示；具体的，根据所述光刻胶层11的类型选择对应的紫外光、深紫外光、电子束、离子束或X射线对所述光刻胶层11进行曝光；以所述光刻胶层11为正性光刻胶为例，所述光刻胶层11被曝光后会发生化学变化而可被后续的显影液进行显影软化和溶解，而，没有被曝光的部分(位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11)则不能被显影液软化和溶解；需要说明的是，图15中以所述环形阻挡层12为紫外光反射层作为示例，图15中的箭头表示曝光光源的方向；
5-2)将曝光后的所述光刻胶层11的所述第一部位111进行显影；具体的，将曝光后的所述光刻胶层11浸泡于显影溶液中，将经过曝光造成的可溶解区清洗掉，这样，位于所述晶圆衬底10芯片区域101的所述光刻胶层11的所述第一部位111就被图形化，而位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11的所述第二部位112则由于受所述环形阻挡层12的保护而不会被图形化。
在步骤6)中，请参阅图9中的S6步骤，依据图形化后的光刻胶层11刻蚀所述硬掩膜层13，以形成图形化硬掩膜层，其中，所述图形化硬掩膜层具有位在所述芯片区域102上且暴露出所述晶圆衬底10上表面的通孔或沟槽，以及位在所述晶圆边缘区域102上的晶圆周边保护环。
作为示例，可以依据图形化后的所述光刻胶层11采用干法刻蚀工艺刻蚀所述硬掩膜层13，也可以依据图形化后的所述光刻胶层11采用湿法刻蚀工艺刻蚀所述硬掩膜层13，还可以依据图形化后的所述光刻胶层11采用干法刻蚀工艺与湿法刻蚀工艺结合刻蚀所述硬掩膜层13。
在步骤7)中，请参阅图9中的S7步骤及图17，去除所述光刻胶层11及所述环形阻挡层12。
作为示例，可以采用干法刻蚀工艺或湿法刻蚀工艺去除所述环形阻挡层12及所述光刻胶层11。
在步骤8)中，请参阅图9中的S8步骤及图18，于所述图形化硬掩膜层的上表面、图形侧壁及所述通孔或沟槽底部的所述晶圆衬底10表面形成刻蚀阻挡薄膜层14。
作为示例，所述刻蚀阻挡薄膜层14为任意一种硅晶圆衬底被刻蚀去除时而不会被刻蚀去除的材料层，优选地，本实施例中，所述刻蚀阻挡薄膜层14可以为但不仅限于氮化硅层；可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺于所述图形化硬掩膜层表面及所述晶圆衬底10表面形成刻蚀阻挡薄膜层14。
作为示例，所述刻蚀阻挡薄膜层14的厚度可以根据实际需要进行设定，优选地，形成所述刻蚀阻挡薄膜层14之后，位于所述图形化硬掩膜层13之间的通孔或沟槽内的所述刻蚀阻挡薄膜层14之间的间距d1与图形化的所述硬掩膜层13内的所述通孔或沟槽之间的所述硬掩膜层13的厚度d2相同。当然，在其它示例中，位于所述图形化硬掩膜层13之间的通孔或沟槽内的所述刻蚀阻挡薄膜层14之间的间距d1也可以与图形化的所述硬掩膜层13内的所述通孔或沟槽之间的所述硬掩膜层13的厚度d2不相同。
在步骤9)中，请参阅图9中的S9步骤及图19，去除位于所述图形化硬掩膜层的上表面及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层14，并去除所述图形化硬掩膜层，保留步骤8)中位于所述图形化硬掩膜层的所述图形侧壁的所述刻蚀阻挡薄膜层14。
作为示例，可以依据图形化的掩膜层采用干法刻蚀工艺刻蚀去除位于所述图形化硬掩膜层顶部及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层14，并去除所述图形化硬掩膜层，保留位于所述图形化硬掩膜层侧壁的所述刻蚀阻挡薄膜层14。需要说明的是，该步骤中，位于所述晶圆衬底10晶圆边缘区域102的所述硬掩膜层13及所述刻蚀阻挡薄膜层14被完全去除。
作为示例，通过在步骤8)中所述图形化硬掩膜层表面及所述晶圆衬底10表面形成刻蚀阻挡薄膜层14，并去除位于所述硬掩膜层13顶部的所述刻蚀阻挡薄膜层14、位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层14及所述硬掩膜层13，通过光刻工艺及形成的所述刻蚀阻挡薄膜层14的厚度，可以有效控制步骤9)中保留的相邻所述刻蚀阻挡薄膜层14之间的间距d1，可以使得保留的相邻所述刻蚀阻挡薄膜层14之间的间距d1做到足够小，譬如，保留的相邻所述刻蚀阻挡薄膜层14之间的间距d1可以达到小于30nm，甚至达到20nm左右。这样，在后续依据保留的所述刻蚀阻挡薄膜层14刻蚀所述晶圆衬底10时，可以在所述晶圆衬底10内形成尺寸足够小的沟槽，进而可以制备尺寸足够小的半导体结构。
作为示例，保留的相邻所述刻蚀阻挡薄膜层14之间的间隙小于30nm。
本发明的半导体结构的制备方法，在于所述硬掩膜层13的上表面形成所述光刻胶层11之后，于位于所述晶圆衬底10晶圆边缘区域102的所述光刻胶层11的所述第二部位112的上表面形成所述环形阻挡层12，在后续工艺中，位于晶圆衬底10晶圆边缘区域102的所述光刻胶层11的所述第二部位112及硬掩膜层13不会被图形化，可以有效避免在所述晶圆衬底10的晶圆边缘区域102产生缺陷，提高产品的良率；同时，本发明的半导体结构的制备方法工艺简单，可以大大提高生产效率。
作为示例，步骤9)之后，还包括依据保留的所述刻蚀阻挡薄膜层14刻蚀所述晶圆衬底10，以在所述晶圆衬底10内形成沟槽的步骤。
实施例三
请参阅图20，本发明还提供一种光刻胶涂覆设备，所述光刻胶涂覆设备用于执行实施一中的步骤2)～步骤3)，或用于执行实施例二中的步骤3)～步骤4)，所述光刻胶涂覆设备包括：晶圆承载台20，所述晶圆承载台20适于放置晶圆衬底10，并带动所述晶圆衬底10转动；光刻胶喷涂系统，所述光刻胶喷涂系统包括光刻胶供给源(未示出)、第一供给管路(未示出)及光刻胶喷嘴21；其中，所述第一供给管路一端与所述光刻胶供给源相连通；所述光刻胶喷嘴21位于所述晶圆承载台20中心的上方(即当所述晶圆衬底10位于所述晶圆承载台20上时，所述光刻胶喷嘴21正对所述晶圆衬底10的正中心)，且与所述第一供给管路远离所述光刻胶供给源的一端相连通，适于向所述晶圆衬底10的表面中心喷涂光刻胶；及阻挡层喷涂系统，所述阻挡层喷涂系统包括曝光阻挡剂供给源(未示出)、第二供给管路(未示出)及曝光阻挡剂喷嘴22；其中，所述第二供给管路一端与所述曝光阻挡剂供给源相连通；所述阻挡剂喷嘴22位于所述晶圆承载台20的上方，且与所述第二供给管路远离所述曝光阻挡剂供给源的一端相连通，适于向所述晶圆衬底10的晶圆边缘区域喷涂阻挡层。
作为示例，所述晶圆承载台20可以包括支撑驱动轴202及吸盘201；所述支撑驱动轴202一端与所述吸盘201的底部固定连接，另一端与一驱动马达(未示出)的电机轴相连接，适于在所述驱动马达的驱动下带动所述吸盘201转动。所述吸盘201可以为静电吸盘，也可以为真空吸盘，用于将所述晶圆衬底10吸附于其上表面。
综上所述，本发明提供一种光刻胶图形化方法、半导体结构的制备方法及半导体设备，所述光刻胶图形化方法包括如下步骤：1)提供一晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的边缘区域；2)于所述晶圆衬底的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；3)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位；4)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置。本发明的光刻胶图形化方法在于晶圆衬底的上表面形成光刻胶层之后，于位于晶圆衬底边缘区域的光刻胶层的第二部位的上表面形成环形阻挡层，在后续的曝光显影过程中，位于晶圆衬底边缘区域的光刻胶层的第二部位不会被图形化，在后续工艺中，可以有效避免在晶圆衬底的边缘区域产生缺陷；本发明的半导体结构的制备方法，在于硬掩膜层的上表面形成光刻胶层之后，于位于晶圆衬底边缘区域的光刻胶层的第二部位的上表面形成环形阻挡层，在后续工艺中，位于晶圆衬底边缘区域的光刻胶层的第二部位及硬掩膜层不会被图形化，可以有效避免在晶圆衬底的边缘区域产生缺陷，提高产品的良率；同时，本发明的半导体结构的制备方法工艺简单，可以大大提高生产效率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：
1)提供晶圆衬底，所述晶圆衬底的表面包括多个芯片区域及位于所述芯片区域外围的晶圆边缘区域；
2)于所述晶圆衬底的上表面形成硬掩膜层；
3)于所述硬掩膜层的上表面形成光刻胶层，所述光刻胶层包括位于所述晶圆衬底的所述芯片区域上的第一部位及位于所述晶圆衬底的所述晶圆边缘区域上的第二部位；
4)于所述光刻胶层的所述第二部位的上表面形成环形阻挡层，所述环形阻挡层的开孔显露所述光刻胶层的所述第一部位；
5)进行全晶圆曝光，以将所述光刻胶层的所述第一部位进行图形化处理，并在所述环形阻挡层的阻挡下，所述光刻胶层的所述第二部位以无处理图形的方式保留在显影制程之后或防止所述光刻胶层在所述晶圆边缘区域中的图形转置；
6)依据图形化后的光刻胶层刻蚀所述硬掩膜层，以形成图形化硬掩膜层，其中，所述图形化硬掩膜层具有位在所述芯片区域上且暴露出所述晶圆衬底上表面的通孔或沟槽以及位在所述晶圆边缘区域上的晶圆周边保护环；
7)去除所述光刻胶层及所述环形阻挡层；
8)于所述图形化硬掩膜层的上表面、图形侧壁及位于所述通孔或沟槽底部的所述晶圆衬底表面形成刻蚀阻挡薄膜层；
9)去除位于所述图形化硬掩膜层的上表面及位于所述通孔或沟槽底部的所述刻蚀阻挡薄膜层，并去除所述图形化硬掩膜层，保留步骤8)中位于所述图形化硬掩膜层的所述图形侧壁的所述刻蚀阻挡薄膜层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤3)包括如下步骤：
3-1)采用涂覆工艺于所述硬掩膜层的上表面涂覆光刻胶层；
3-2)将涂覆的所述光刻胶层进行烘烤以使其固化；
并且，步骤4)中，所述环形阻挡层的宽度为0.5mm～5mm。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤4)中，形成的所述环形阻挡层包括紫外光阻挡层、深紫外光阻挡层、电子束阻挡层、离子束阻挡层或X射线阻挡层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤5)包括如下步骤：
5-1)将形成有所述光刻胶层及所述环形阻挡层的所述晶圆衬底置于曝光设备中进行曝光处理，以将所述光刻胶层的所述第一部位曝光；
5-2)将曝光后的所述光刻胶层的所述第一部位进行显影。
5.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，步骤9)之后，还包括依据保留的所述刻蚀阻挡薄膜层刻蚀所述晶圆衬底，以在所述晶圆衬底内形成沟槽的步骤。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，保留的相邻所述刻蚀阻挡薄膜层之间的间隙小于30nm。
7.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，在步骤8)中形成的所述刻蚀阻挡薄膜层覆盖所述图形化硬掩膜层的所述晶圆周边保护环；并在步骤9)中所述晶圆周边保护环同时被移除。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710750333.XA CN107367910B (zh) | 2017-08-28 | 2017-08-28 | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 |
| CN201810431772.9A CN108646516A (zh) | 2017-08-28 | 2017-08-28 | 光刻胶涂覆设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710750333.XA CN107367910B (zh) | 2017-08-28 | 2017-08-28 | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810431772.9A Division CN108646516A (zh) | 2017-08-28 | 2017-08-28 | 光刻胶涂覆设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107367910A CN107367910A (zh) | 2017-11-21 |
| CN107367910B true CN107367910B (zh) | 2018-09-28 |
Family
ID=60312258
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710750333.XA Active CN107367910B (zh) | 2017-08-28 | 2017-08-28 | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 |
| CN201810431772.9A Pending CN108646516A (zh) | 2017-08-28 | 2017-08-28 | 光刻胶涂覆设备 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810431772.9A Pending CN108646516A (zh) | 2017-08-28 | 2017-08-28 | 光刻胶涂覆设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN107367910B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162040A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
| CN113808922B (zh) * | 2021-09-14 | 2024-03-19 | 苏州汉天下电子有限公司 | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 |
| CN113800463A (zh) * | 2021-10-26 | 2021-12-17 | 深圳市德金元科技有限公司 | 一种芯片间导电桥结构及制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882538A (zh) * | 2014-02-28 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 环型磁性随机存取存储器单元结构的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685175B1 (ko) * | 2005-10-05 | 2007-02-22 | 삼성전자주식회사 | 포토레지스트 코팅 장치 및 그 방법 |
| US20090297986A1 (en) * | 2008-06-02 | 2009-12-03 | Nec Electronics Corporation | Method of manufacturing semiconductor device |
| CN101958278B (zh) * | 2009-07-16 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN103367133B (zh) * | 2012-03-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 高介电常数金属栅极制造方法 |
| CN104347480A (zh) * | 2013-07-29 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN105826241A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶圆结构的制作方法及晶圆结构 |
| CN104835720B (zh) * | 2015-04-13 | 2017-09-19 | 成都士兰半导体制造有限公司 | 一种半导体结构及其形成方法 |
| CN106158594A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法及其应用工艺 |
| CN105070645A (zh) * | 2015-07-21 | 2015-11-18 | 上海华力微电子有限公司 | 一种避免晶边铝剥落缺陷源头的方法及装置 |
| CN106206421B (zh) * | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 自对准接触孔的制备方法 |
| CN106683986A (zh) * | 2016-08-22 | 2017-05-17 | 上海华力微电子有限公司 | 一种改善晶片边缘缺陷的方法 |
-
2017
- 2017-08-28 CN CN201710750333.XA patent/CN107367910B/zh active Active
- 2017-08-28 CN CN201810431772.9A patent/CN108646516A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882538A (zh) * | 2014-02-28 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 环型磁性随机存取存储器单元结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107367910A (zh) | 2017-11-21 |
| CN108646516A (zh) | 2018-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10732508B2 (en) | Coating and developing method and coating and developing apparatus | |
| CN107367910B (zh) | 光刻胶图形化方法、半导体结构的制备方法及半导体设备 | |
| TWI260044B (en) | Multi-step EBR process for liquid photosensitive material removal | |
| TWI540615B (zh) | 基板處理方法、電腦記憶媒體及基板處理系統 | |
| CN102709175B (zh) | 深沟槽工艺中光刻胶层的形成方法 | |
| TWI722543B (zh) | 膜形成方法及膜形成裝置 | |
| TWI547972B (zh) | 基板處理方法、電腦記憶媒體及基板處理系統 | |
| CN109062011A (zh) | 光刻方法、刻蚀方法及半导体结构 | |
| TWI540613B (zh) | 塗布膜形成方法、塗布膜形成裝置、基板處理裝置及記憶媒體 | |
| JP2006253207A (ja) | 塗布膜形成方法，半導体装置の製造方法 | |
| KR102388407B1 (ko) | 노즐 장치, 기판 처리 장치 및 방법 | |
| JP6627954B2 (ja) | 塗布、現像方法、記憶媒体及び塗布、現像装置 | |
| CN113126441B (zh) | 一种改善光刻前层薄膜吸附水导致光刻缺陷的优化方法 | |
| TWI432907B (zh) | 形成光阻之裝置、空白光罩、及空白光罩之製造方法 | |
| JP2008210980A (ja) | パターン形成方法 | |
| JP7437154B2 (ja) | 基板処理装置、および、基板処理方法 | |
| JP2001110714A (ja) | 薬液塗布装置および薬液塗布方法 | |
| WO2021180037A1 (zh) | 改善光阻显影均匀性的方法 | |
| CN102446805A (zh) | 减少晶片边缘颗粒缺陷的方法 | |
| KR100996314B1 (ko) | 반도체 소자의 제조방법 | |
| JP2013201199A (ja) | 基板処理装置 | |
| JPS61239625A (ja) | レジスト塗布装置 | |
| TWI809440B (zh) | 減少半導體基材中之電荷的方法 | |
| TWI636490B (zh) | 顯像裝置、基板處理裝置、顯像方法以及基板處理方法 | |
| TWI724215B (zh) | 晶邊清洗方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181009 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |