CN104347480A

CN104347480A - 半导体结构的制造方法

Info

Publication number: CN104347480A
Application number: CN201310324013.XA
Authority: CN
Inventors: 李莹
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-07-29
Filing date: 2013-07-29
Publication date: 2015-02-11

Abstract

本发明公开了一种半导体结构的制造方法。包括提供前端结构，所述前端结构至少包括金属互连线及覆盖所述金属互连线的第一氧化层；在所述前端结构依上次形成一阻挡层和第二氧化层，并刻蚀形成开口，暴露出每条所述金属互连线的一部分；然后形成刀片电极层，所述刀片电极层与所述金属互连线相连接；之后填充第三氧化层并去除位于所述阻挡层之上的各层结构，形成刀片电极。可见，在本发明的制造方法中，加入了一层阻挡层，从而在去除氧化层等结构时，能够有效的保护刀片电极，防止其被剥离或者受到损坏，也有效的控制了晶圆边缘区域和中心区域的刀片电极厚度的非均一性，提高了良率。

Description

半导体结构的制造方法

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的制造方法。

背景技术

目前，随着各种电子设备广泛被人们接受，其性能也越来越受到关注。闪存（flash）已经能够满足对非易失性存储器（non-volatile memory）的愈发强烈的需求，例如用于驱动数码相机，音乐播放器或者手机等等。依照穆尔定律，目前采用更小的芯片用以提高集成度，从而获得更加的性能。然而，业界考虑到这些采用浮栅技术的器件在面临突破22nm技术节点时可能存在较大的技术关卡，因而发起了对替代产品的大力搜寻。现在，一个能够被业界所承认的新的非易失性存储器，相变存储器（phase change memory，PCM）已经展开了应用。

然而，这些结构的一个共同的缺点是亚光刻尺寸的相变化元件的电流降低到需要产生相位变化的要求。因此，一种被称为刀片电极（blade bottom electronicconnect，blade-BEC）的结构被提出来。

如图1所示，现有技术中的刀片电极制作于金属互连线2上，所述金属互连线2形成于包括第一氧化层1的前端结构中，对所述第一氧化层1进行刻蚀形成开口，以暴露出一半的金属互连线2，然后沉积第一电极层5和抗反射氧化层6，并刻蚀去除相邻金属互连线2之间的第一电极层5和抗反射氧化层6，进行第三氧化层的7的沉积，接着，采用CMP工艺去除如图中A-A’上方的第一电极层5、抗反射氧化层6及第三氧化层，从而所述刀片电极制作完成。

然而通常由于氧化层的质地不致密，在进行研磨时，很容易导致刀片电极受到损坏，例如发生脱离，错位等状况，从而导致结构较差，而且会导致整个晶圆上刀片电极的厚度分布差异较大，导致产品质量下降。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，以解决现有技术中对刀片电极层进行处理时容易对其造成破坏的问题。

为解决上述技术问题，本发明提供一种半导体结构的制造方法，包括：

提供前端结构，所述前端结构至少包括金属互连线及覆盖所述金属互连线的第一氧化层；

依次形成一阻挡层和第二氧化层，所述阻挡层覆盖所述前端结构；所述第二氧化层覆盖所述阻挡层；

刻蚀所述第二氧化层、阻挡层和第一氧化层形成开口，以形成图案化的前端结构，暴露出每条所述金属互连线的一部分；

形成刀片电极层，所述刀片电极层与所述金属互连线相连接；

填充第三氧化层并去除位于所述阻挡层之上的各层结构，形成刀片电极。

可选的，对于所述的半导体结构的制造方法，所述开口暴露出相邻的且排序为奇数和偶数的金属互连线的各一部分及位于所述相邻的金属互连线之间的第一氧化层。

可选的，对于所述的半导体结构的制造方法，所述形成刀片电极层的步骤包括：

沉积一层第一电极层，所述第一电极层覆盖所述第三氧化层及所述开口的侧壁和底壁；

沉积抗反射氧化层，所述抗反射氧化层覆盖所述第一电极层；

去除位于所述相邻的金属互连线之间的第一氧化层上的第一电极层以形成所述刀片电极层。

可选的，对于所述的半导体结构的制造方法，所述第一电极层的厚度小于等于15nm，所述抗反射氧化层的厚度为

可选的，对于所述的半导体结构的制造方法，形成所述阻挡层、第二氧化层、第一电极层、抗反射氧化层及第三氧化层的工艺为CVD工艺。

可选的，对于所述的半导体结构的制造方法，形成所述第一电极层的工艺为MOCVD工艺。

可选的，对于所述的半导体结构的制造方法，所述阻挡层的材料为氮化硅，所述阻挡层的厚度为250

可选的，对于所述的半导体结构的制造方法，所述暴露出的金属互连线的表面积占所述金属互连线总表面积的一半。

可选的，对于所述的半导体结构的制造方法，所述开口在侧壁的宽度等于所述金属互连线的直径。

可选的，对于所述的半导体结构的制造方法，采用化学机械研磨工艺去除所述阻挡层之上的各层结构。

与现有技术相比，在本发明提供的半导体结构的制造方法中，加入了一层阻挡层，从而在去除氧化层等结构时，能够有效的保护刀片电极，防止其被剥离或者受到损坏，也有效的控制了晶圆边缘区域和中心区域的刀片电极厚度的非均一性，提高了良率。

附图说明

图1为现有技术的刀片电极制造过程中的示意图；

图2为本发明实施例的半导体结构的制造方法的流程图；

图3～图10为本发明实施例的半导体结构的制造方法的过程示意图。

具体实施方式

下面将结合示意图对本发明的半导体结构的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种半导体结构的制造方法，所述半导体结构的制造方法包括在进行去除中间层形成刀片电极之前，先沉积一层阻挡层，所述阻挡层的存在可以使得当进行例如CMP工艺时，能够有效的保护刀片电极，减少其受到损坏的几率，从而使得刀片电极的质量得到保证，并且能够保证整个晶圆的边缘区域和中间区域的刀片电极的结构基本相同，使得良率得到了有效的改善。

以下结合附图和具体实施例对本发明提供的半导体结构的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。

首先请参考图2，本发明提供一种半导体结构的制造方法，包括：

步骤S101，提供前端结构，所述前端结构至少包括金属互连线及覆盖所述金属互连线的第一氧化层；

步骤S102，依次形成一阻挡层和第二氧化层，所述阻挡层覆盖所述前端结构；所述第二氧化层覆盖所述阻挡层；

步骤S103，刻蚀所述第二氧化层、阻挡层和第一氧化层形成开口，以形成图案化的前端结构，暴露出每条所述金属互连线的一部分；

步骤S104，形成刀片电极层，所述刀片电极层与所述金属互连线相连接；

步骤S105，填充第三氧化层并去除位于所述阻挡层之上的各层结构，形成刀片电极。

请结合图2以及图3-图10，具体说明本发明的半导体器件的制备方法。

首先，进行步骤S101，如图3所示，提供一前端结构，所述前端结构优选为已经具有基本器件功能的结构，例如CMOS结构等。图中仅示出了所述前端结构的第一氧化层1及被所述第一氧化层1覆盖的金属互连线2，通常，所述金属互连线2的材料可以是金属钨（W），所述金属互连线2与所述第一氧化层1之间还可以形成有材料为TaN或者Ta的保护层。所述第一氧化层1覆盖所述金属互连线2的厚度在此并不做限定，业内人士可以根据不同的设计和工艺要求加以设定。

然后，进行步骤S102，如图4所示，在所述前端结构上线形成一层阻挡层3，所述阻挡层3覆盖所述第一氧化层，优选的，所述阻挡层3的材料为氮化硅（SiN），可以理解的是，所述阻挡层3的材料并不限于此，其他材质致密的类似材料也可以应用到本发明中，所述阻挡层3的厚度可以是在本实施例中，采用厚度的阻挡层3。然后，在所述阻挡层3上沉积形成一层第二氧化层4，所述第二氧化层4的材料可以与所述第一氧化层1的材料相同。优选的，所述阻挡层3和所述第二氧化层4可以采用化学气相沉积（CVD）工艺形成。

接着，进行步骤S103，刻蚀所述前端结构，具体的，刻蚀所述第二氧化层4、阻挡层3及第一氧化层1，形成多个开口10，如图5所示，暴露出了每条所述金属互连线2的一部分，以形成图案化的前端结构。在图5中，示出了并行排列的4条金属互连线2，则所述开口10依次存在于相邻的且排序为奇数和偶数的金属互连线2之间，如图5中自左向右的第一条和第二条金属互连线2之间，第三条和第四条金属互连线2之间分别形成有开口10，据此，当能够表达出在整个晶圆上所述开口10的分布状况。优选的，暴露出的每条金属互连线2的表面积占所述每条金属互连线2靠近所述阻挡层3的一面的总表面积的一半，以圆柱形的金属互连线2为例，所述开口10的侧壁与金属互连线2靠近所述阻挡层3的一面的一条直径相重合。相邻的两个暴露出的部分金属互连线2及二者之间的第一氧化层1共同形成所述开口10的底壁，当然，例如未图示的金属互连线2的保护层等也包含在内。

之后进行步骤S104，沉积一层第一电极层5，所述第一电极层5覆盖所述第三氧化层4及所述开口10的侧壁和底壁，即与所述金属互连线2相接处，从而形成电性导通，如图6所示。图6中示出的是第一方向的视图，通常被称为X方向，在本实施例中，所述第一电极层的厚度小于等于15nm。

然后请参考图7，沉积抗反射氧化层6，所述抗反射氧化层6覆盖所述第一电极层5。所述抗反射氧化层6的厚度可以为本实施例中采用的厚度。之后经过光刻和刻蚀工艺，依次去除位于所述相邻的金属互连线2之间的第一氧化层1上的抗反射氧化层6，及位于所述相邻的金属互连线2之间的第一氧化层1上的第一电极层5，以形成所述刀片电极层。所述第一电极层5和抗反射氧化层6的材料可视工艺和设计需要而加以选择。所述第一电极层5和抗反射氧化层6可以采用CVD工艺形成，具体的，所述第一电极层5例如可以是利用MOCVD工艺形成。图7也是X方向的视图，为了能够便于清楚的表达所述刀片电极层的结构，从图7中沿B-B’剖视可得如图8所示的结构，即第二方向，通常被称为Y方向（垂直于X方向）的视图。图8中示出了第一氧化层1，位于所述第一氧化层1中的金属互连线2，与所述第一互连线相连接的刀片电极层（即刻蚀后的第一电极层5），所述刀片电极层两侧为刻蚀后的空白区域，待由第三氧化层填充。所述刀片电极层的宽度相当于所述金属互连线2的直径（以圆柱型为例），优选的，所述所述刀片电极层的宽度等于所述金属互连线2的直径。

然后，进行步骤S105，请参考图9-图10，沉积一层第三氧化层7，所述第三氧化层7覆盖所述抗反射氧化层6及构成所述开口底壁的所述第一氧化层1。形成所述第三氧化层7也可以采用CVD工艺，其材料可以与所述第一氧化层1及第二氧化层4相同，其厚度以完全填位于所述开口中的相邻刀片电极之间的孔隙为宜。接着去除所述阻挡层3上方的各层结构，在本实施例中可以采用化学机械研磨（CMP）工艺进行，而由于阻挡层3的存在，其质地致密，不容易被破坏，从而能够保护位于所述阻挡层3一侧的刀片电极层在进行CMP工艺时不会受到较大的冲击，能够较好的保持结构和形状的完整性。至此，本发明的刀片电极制作完成。

在本发明提供的半导体结构的制造方法中，加入了一层阻挡层，从而在去除氧化层等结构时，能够有效的保护刀片电极，防止其被剥离或者受到损坏，也有效的控制了晶圆边缘区域和中心区域的刀片电极厚度的非均一性，提高了良率。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims

1.一种半导体结构的制造方法，包括：

2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述开口暴露出相邻的且排序为奇数和偶数的金属互连线的各一部分及位于所述相邻的金属互连线之间的第一氧化层。

3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述形成刀片电极层的步骤包括：

4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述第一电极层的厚度小于等于15nm，所述抗反射氧化层的厚度为

5.如权利要求3所述的半导体结构的制造方法，其特征在于，形成所述阻挡层、第二氧化层、第一电极层、抗反射氧化层及第三氧化层的工艺为CVD工艺。

6.如权利要求4所述的半导体结构的制造方法，其特征在于，形成所述第一电极层的工艺为MOCVD工艺。

7.如权利要求1所述的半导体结构的制造方法，其特征在于，所述阻挡层的材料为氮化硅，所述阻挡层的厚度为

8.如权利要求1所述的半导体结构的制造方法，其特征在于，所述暴露出的金属互连线的表面积占所述金属互连线总表面积的一半。

9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述开口在侧壁的宽度等于所述金属互连线的直径。

10.如权利要求1所述的半导体结构的制造方法，其特征在于，采用化学机械研磨工艺去除所述阻挡层之上的各层结构。