CN107359881A - 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法 - Google Patents

一种利用大衍数列构造多码率原模图qc‑ldpc码的方法 Download PDF

Info

Publication number
CN107359881A
CN107359881A CN201710556756.8A CN201710556756A CN107359881A CN 107359881 A CN107359881 A CN 107359881A CN 201710556756 A CN201710556756 A CN 201710556756A CN 107359881 A CN107359881 A CN 107359881A
Authority
CN
China
Prior art keywords
protograph
matrix
code
check
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710556756.8A
Other languages
English (en)
Inventor
袁建国
郑德猛
曾晶
孙乐乐
刘力塽
蹇红
王晓蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201710556756.8A priority Critical patent/CN107359881A/zh
Publication of CN107359881A publication Critical patent/CN107359881A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162—Array based LDPC codes, e.g. array codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种利用大衍数列扩展原模图基矩阵来构造多码率原模图QC‑LDPC码的新颖方法。该方法的原模图基矩阵可通过计算机搜索算法所得，还可通过改变原模图基矩阵的列数来灵活调整获得不同的码率，该方法所构造的校验矩阵围长至少为6，并且只需要简单的移位寄存器就可以实现编码。仿真结果表明，在误码率为10‑6时，所构造的码率为0.5的P‑DY‑QC‑LDPC(4000,2000)码和码率为0.75的P‑DY‑QC‑LDPC(4000,3000)码的编码增益分别与所对比的同码率近似码长的其他码型均有一定程度的改善与提高。因而该方法能满足通信系统对其高编码增益、码率可灵活选择以及低编译码复杂度的需求。

Description

一种利用大衍数列构造多码率原模图QC-LDPC码的方法
技术领域
本发明属于信道处理中的信道编码领域，涉及一种利用大衍数列构造多码率原模图QC-LDPC码的方法。
背景技术
近年来，LDPC码的优越性得到国内外科研工作者关注，并且已成为现代通信系统不可或缺的部分，被用来检测和修正由信道效应如噪声、衰减和干扰等引起的信息传输错误。然而，其性能提高的同时，编码复杂度也同样提高了，进而导致实际应用中成本增加和资源浪费。为了解决该问题，国内外学者提出了准循环低密度奇偶校验(quasi-cycliclow-density parity-check,QC-LDPC)码，其校验矩阵由于具有准循环特性，因而在实际通信系统的应用中具有硬件容易实现的优点。
目前，QC-LDPC码的校验矩阵的构造有基于组合数学，有限域，欧氏几何等构造方法，每一种方法的深入研究都是为了使构造的LDPC码的纠错性能有一定地提高，同时降低硬件实现的复杂度。影响纠错性能的因素有很多，包括围长，陷阱集(trapping set)，外信息度(Extrinsic Message Degree,EMD)/近似环外信息度(Approximate Cycle EMD，ACE)等。
本发明方案利用大衍数列的独特性质设计指数矩阵，并将其用来扩展原模图矩阵，得到的校验矩阵中不存在四环。因为原模图基矩阵由计算机搜索算法产生，具有列数可灵活改变的优点，并且该方案构造的校验矩阵中六环的数量相比于基于大衍数列构造法大大地减少了。又由于原模图LDPC码具有高速译码、低译码门限、低错误平层等优点，因此对其进行仿真，结果表明，该方案构造的QC-LDPC码的纠错性能要优于经典的PEG构造的LDPC码和IEEE802.16e-LDPC(4000,3000)码。
发明内容
有鉴于此，本发明的目的在于提供一种利用大衍数列的独特性质设计指数矩阵来扩展原模图矩阵，构造出的校验矩阵H中不存在四环，并且可以通过改变原模图基矩阵的列数来灵活的选择不同的码率。因为原模图LDPC码具有高速译码、低译码门限、低错误平层等优点，因而最终构造的原模图QC-LDPC码不仅具有优异的纠错性能，而且构造出来的H具有准循环的特性，使得编译码的复杂度较低，硬件容易实现。
为达到上述目的，本发明提供如下技术方案：
一种利用大衍数列构造多码率原模图QC-LDPC码的方案，包括：
首先，确定要构造码型的码率R，从而确定原模图基矩阵Bpro的行数nrow和列数ncolumn，本方案设计的行数固定为nrow＝4。
其次，构造一个4×ncolumn的矩阵A。
进一步，由矩阵A根据计算机搜索算法得出原模图基矩阵Bpro。
然后，由大衍数列设计移位矩阵P来扩展原模图基矩阵Bpro，得到奇偶校验矩阵H。其中P的维数与Bpro的维数相同。
最后，在相同的仿真环境下，将本专利所提出的码型构造方法与其他码型构造方法进行仿真分析。
本发明的有益效果在于：
利用大衍数列的独特性质设计指数矩阵，并将其用来扩展原模图矩阵，得到的校验矩阵中不存在四环。因为原模图基矩阵由计算机搜索算法产生，列数可灵活改变的，因此就可灵活地选择所构造码的码率，并且该方案所构造的校验矩阵中六环数量相比于原基于大衍数列构造法所构造的校验矩阵中六环数量大大地减少了。又由于原模图LDPC码具有高速译码、低译码门限、低错误平层等优点，因此对其进行仿真结果分析表明，该方法所构造的QC-LDPC码的纠错性能要优于经典的PEG构造的LDPC码和IEEE802.16e-LDPC(4000,3000)码。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为本发明方法的技术路线图；
图2为Bpro对应的原模图；
图3为P-DY-QC-LDPC(4000,2000)码与其他码型的性能对比曲线图；
图4为P-DY-QC-LDPC(4000,3000)码与其他码型的性能对比图。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
1.结合附图1、2说明，确定要构造码型的码率R，从而确定原模图基矩阵Bpro的行数nrow和列数ncolumn，本文设计的行数固定为nrow＝4，因此由码率的公式可以很容易推得式(1)：
R＝(ncolumn-4)/ncolumn＝1-4/ncolumn (1)
即码率的灵活选择可以通过改变ncolumn来实现。为了更清晰地突出码率与列数的对应关系，表1给出了它们之间的对应关系，如下所示：
表1不同列数下的码率
构造一个4×ncolumn的矩阵A。按照(2)式的矩阵特殊乘法方法得到的矩阵A，其中矩阵特殊乘法方法为：令矩阵D和E是GF(2)上的一个γ×ρ的矩阵，将矩阵D和E进行矩阵的特殊乘法，得到维数为γ×ρ的矩阵M，如式(2)：
其中，mij＝dij·eij，即将矩阵D中对应位置的元素与矩阵E中对应位置的元素进行相乘，从而得到矩阵M。所以根据此种方法得到的矩阵如(3)式。
根据计算机搜索算法搜索出原模图基矩阵Bpro。下面给出计算机搜索算法的过程：
(1)构造一个nrow×ncolumn的矩阵A。例如，式(4)是一个nrow×ncolumn的矩阵A：
其中，aij的取值为i·j(modncolumn)，0≤i≤nrow-1和0≤j≤ncolumn-1。
(2)通过计算机搜索矩阵A，得到最终的原模图基矩阵Bpro。搜索算法中除了使用不存在短环的公式外，还用到了译码门限。下面给出该算法的伪代码如下：
算法的输入：A，A*，ncolumn，k，B*(是一个全1矩阵)，C(是一个全零矩阵)，输出：B
Step1:将B←B*，令k＝2；
Step2:L1:(这里是一个矩阵的特殊乘法，式(2)给出了具体的运算原理)
Step3:for i1＝0到3
for ik＝0到3
for j1＝0到ncolumn-1
for jk＝0到ncolumn-1
if成立
将矩阵C中对应位置的元素值加1；
end
end
Step4:if C是一个全零矩阵，则将k←k+1，返回到L1；
else if C中有唯一一个最大的数，设其位置为第i行，第j列，将B中第i行第j列的1置为0。
else则将k←k+1，返回到L1；
Step5:if矩阵B的译码门限小于B*的译码门限，则结束，输出B；(这里的B就是最终要求
的原模图基矩阵Bpro)
else B*←B，返回到L1；
由于下面的步骤中会用到Bpro，这里取ncolumn＝8，搜索得到了Bpro如式(5)所示，Bpro对应的二分图(也叫原模图)如图2所示。
由大衍数列设计移位矩阵P。首先设移位矩阵为P，维数为4×8，如式(6)所示，P中的元素为pij，0≤i≤3，0≤j≤7。
将式(6)的矩阵P中每个元素对应的行标i和列标j带入公式pij＝f(i+5j)×j/2中，求得P中每个元素的取值。其中P的维数与Bpro的维数相同,可得式(7)。
用移位矩阵P扩展原模图基矩阵Bpro，得到奇偶校验矩阵H。将Bpro中的0用维数为N×N的零矩阵O替换，1用维数为N×N的循环置换矩阵Pij替换，Pij由维数为N×N的单位矩阵I向右循环移位pij次得到。pij的取值来源于移位矩阵P中第i行第j列的元素。Bpro完全替换后得到的H如式(8)所示：
2.结合附图3说明，为了验证本专利所提出的构造方法具有优异的纠错性能，下面进行了仿真实验。仿真环境：信道为加性高斯白噪声信道(Additive White GaussianNoiseChannel，AWGNC)，采用二进制相移键控(Binary Phase Shift Keying,BPSK)调制，选择和积算法(Sum-Product Algorithm,SPA)译码算法，迭代次数为30次。下面将本专利所构造的码率为0.5的P-DY-QC-LDPC(4000,2000)码与同码率近似码长的IEEE802.16e标准中提出的IEEE802.16e-LDPC(4080,2040)码、利用代数和图形结合的方法构造的RC-QC-LDPC(4000,2000)码以及基于大衍数列构造的DY-QC-LDPC(4000,2000)码进行仿真性能比较。仿真的环境均相同，仿真结果如图3所示。当BER＝10-6时，本专利提出的构造方法构造的P-DY-QC-LDPC(4000,2000)码的编码增益比RC-QC-LDPC(4000,2000)码、IEEE802.16e-LDPC(4080,2040)码以及DY-QC-LDPC(4000,2000)码提高了约0.40dB、0.42dB和0.84dB。综合上述分析可得出结论：本专利所提出的构造方法构造的码率为0.5的P-DY-QC-LDPC(4000,2000)码比其他码型的纠错性能更优越。
为了从定量的角度更加直观地得出本专利所提出的码的纠错性能优于其他码型，下面以表格的形式给出了以上码型在误码率为10-6时距离香农限的距离，如表2所示。
表2P-DY-QC-LDPC(4000,2000)码与其他码型的性能比较
3.结合附图4说明，为了验证本专利所构造的码型在不同的码率时也具有优越的纠错性能，下面对码率为0.75的P-DY-QC-LDPC(4000,3000)码进行了仿真。在相同的仿真环境下，并且与同码率同码长的IEEE802.16e标准中提出的IEEE802.16e-LDPC(4000,3000)码以及基于渐进边增长(Progressive Edge-Growth,PEG)构造的PEG-LDPC(4000,3000)码进行了纠错性能对比分析。由图4可以看出，在BER＝10-7时，本专利所构造的码率为0.75的P-DY-QC-LDPC(4000,3000)码的信噪比(signal noise ratio,SNR)为3.21dB，PEG-LDPC(4000,3000)码以及IEEE802.16e-LDPC(4000,3000)码的SNR分别为3.38dB和3.49dB。因此，P-DY-QC-LDPC(4000,3000)码的编码增益比PEG-LDPC(4000,3000)码以及IEEE802.16e-LDPC(4000,3000)码分别提高了约0.17dB和0.28dB。
同样，为了从定量的角度更加直观地得出本专利所提出的码的纠错性能优于其他码型，下面以表格的形式给出了以上码型在误码率(bit error rate,BER)为10-7时距离香农限的距离，如表3所示。
表3P-DY-QC-LDPC(4000,3000)码与其他码型的性能比较
综上所述，本专利所提出的构造方法不仅可以实现码率的取值在0.2到0.9之间灵活选择，而且不同的码率均表现出优异的纠错性能。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims (3)

1.本发明涉及一种利用大衍数列扩展原模图基矩阵来构造多码率的原模图准循环低密度奇偶校验(quasi-cyclic low-densityparity-check,QC-LDPC)码的新颖方法，原模图基矩阵通过计算机搜索算法所得，可通过改变原模图基矩阵的列数来灵活调整获得不同的码率，该方法所构造的校验矩阵围长至少为6，并且只需要简单的移位寄存器就可以实现编码。因而该方法能满足通信系统对纠错码具有高编码增益、码率可灵活选择以及低编译码复杂度的需求。
2.根据权利1要求所述的利用大衍数列构造多码率原模图QC-LDPC码的方案，其特征在于：首先确定要构造码型的码率R，从而确定原模图基矩阵Bpro的行数nrow和列数ncolumn，此方案中的行数固定为nrow＝4，其次，构造一个4×ncolumn的矩阵A。进一步，由矩阵A根据计算机搜索算法得出原模图基矩阵Bpro。最后，由大衍数列设计移位矩阵P来扩展原模图基矩阵Bpro，得到奇偶校验矩阵H。其中P的维数与Bpro的维数相同。该方案不仅构造简单，而且不存在四环，由于校验矩阵具有准循环的特性，因此能大幅降低编译码的复杂度。
3.根据权利2要求所述的利用大衍数列构造多码率原模图QC-LDPC码的方案，其特征在于：大衍数列的独特性质设计指数矩阵来扩展原模图矩阵，构造出的校验矩阵H中不存在四环，在原模图基矩阵上进行扩展得到校验矩阵，而扩展不会改变码率，所以码率可以由原模图的行数和列数来确定，方案中的行数固定为4，由此通过改变原模图基矩阵的列数可以确定不同的码率。
CN201710556756.8A 2017-07-10 2017-07-10 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法 Pending CN107359881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710556756.8A CN107359881A (zh) 2017-07-10 2017-07-10 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710556756.8A CN107359881A (zh) 2017-07-10 2017-07-10 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法

Publications (1)

Publication Number Publication Date
CN107359881A true CN107359881A (zh) 2017-11-17

Family

ID=60291843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710556756.8A Pending CN107359881A (zh) 2017-07-10 2017-07-10 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法

Country Status (1)

Country Link
CN (1) CN107359881A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108134610A (zh) * 2017-12-12 2018-06-08 重庆邮电大学 基于杨辉三角的特殊结构原模图qc-ldpc码的构造方法
CN108199722A (zh) * 2018-01-10 2018-06-22 桂林电子科技大学 一种基于矩阵格的bibd-ldpc码构造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
CN101789795A (zh) * 2010-03-11 2010-07-28 北京交通大学 基于多码率原模图ldpc码的编码方法及编码器
CN103152056A (zh) * 2013-01-30 2013-06-12 北京大学 一种基于原模图的准循环ldpc码构造方法及装置
CN103795424A (zh) * 2014-02-25 2014-05-14 清华大学 一种qc-ldpc码的校验矩阵的构造方法
CN106899310A (zh) * 2017-02-23 2017-06-27 重庆邮电大学 一种利用完备差集构造原模图qc‑ldpc码的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
CN101789795A (zh) * 2010-03-11 2010-07-28 北京交通大学 基于多码率原模图ldpc码的编码方法及编码器
CN103152056A (zh) * 2013-01-30 2013-06-12 北京大学 一种基于原模图的准循环ldpc码构造方法及装置
CN103795424A (zh) * 2014-02-25 2014-05-14 清华大学 一种qc-ldpc码的校验矩阵的构造方法
CN106899310A (zh) * 2017-02-23 2017-06-27 重庆邮电大学 一种利用完备差集构造原模图qc‑ldpc码的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
丁雨廷 等: "基于原模图的多码率LDPC码编码设计", 《杭州电子科技大学学报》 *
袁建国 等: "基于大衍数列的原模图QC-LDPC码一种新颖的扩展方法", 《激光杂志》 *
黄生 等: "基于大衍数列的规则QC-LDPC码构造方法", 《电视技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108134610A (zh) * 2017-12-12 2018-06-08 重庆邮电大学 基于杨辉三角的特殊结构原模图qc-ldpc码的构造方法
CN108199722A (zh) * 2018-01-10 2018-06-22 桂林电子科技大学 一种基于矩阵格的bibd-ldpc码构造方法
CN108199722B (zh) * 2018-01-10 2021-07-20 桂林电子科技大学 一种基于矩阵格的bibd-ldpc码构造方法

Similar Documents

Publication Publication Date Title
CN103152056B (zh) 一种基于原模图的准循环ldpc码构造方法及装置
CN104579576A (zh) 编码调制方法及系统
CN101207386B (zh) 一种二进制低密度奇偶校验码的构造方法
CN106899310A (zh) 一种利用完备差集构造原模图qc‑ldpc码的方法
CN106471782A (zh) 发送设备及其交织方法
CA3068497C (en) Design method and apparatus for quasi-cyclic low-density parity-check
EP3533145A1 (en) Generation of spatially-coupled quasi-cyclic ldpc codes
CN107528596A (zh) 一种基于斐波那契‑卢卡斯序列的Type‑II QC‑LDPC码构造方法
CN107888200A (zh) 一种利用近似环额外信息度与分割移位的低错误平层qc‑ldpc码构造方法
CN107359881A (zh) 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法
CN106656210A (zh) 一种基于完备循环差集的可快速编码的Type‑II QC‑LDPC码构造方法
CN109067408A (zh) 一种原模图ldpc码的设计方法
CN106656211B (zh) 一种基于Hoey序列的非规则Type-II QC-LDPC码构造方法
CN103795424A (zh) 一种qc-ldpc码的校验矩阵的构造方法
CN108390676A (zh) 一种结合等差数列与原模图的qc-ldpc码新颖构造方法
CN108233945A (zh) 极短码长准循环Ldpc码校验矩阵的构造方法
CN109756232A (zh) 一种基于斐波那契-卢卡斯数列构造大围长规则qc-ldpc码的方法
CN106685432A (zh) 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法
CN110024295A (zh) 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置
CN107947802A (zh) 速率兼容低密度奇偶校验码编译码的方法及编译码器
CN105871385B (zh) 一种ldpc卷积码构造方法
CN111030705A (zh) 基于ap与消除ets的一种qc-ldpc码构造方案
CN102185615B (zh) 适于并行译码实现的ldpc码构造方法
CN106953644A (zh) 一种基于汉明码的多元qc‑ldpc码构造方法
Zhang et al. Type-II QC-LDPC codes from multiplicative subgroup of prime field

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117