CN107346784A - 双载子结晶体管 - Google Patents
双载子结晶体管 Download PDFInfo
- Publication number
- CN107346784A CN107346784A CN201610883072.4A CN201610883072A CN107346784A CN 107346784 A CN107346784 A CN 107346784A CN 201610883072 A CN201610883072 A CN 201610883072A CN 107346784 A CN107346784 A CN 107346784A
- Authority
- CN
- China
- Prior art keywords
- base
- hard mask
- mask layer
- well region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 58
- 238000000034 method Methods 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双载子结晶体管，包括基底、第一阱区、第二阱区、射极、集极、基极、第一硬掩膜层与第二硬掩膜层。第一阱区设置于基底中。第二阱区设置第一阱区中。射极设置于第二阱区中。集极设置于第一阱区中。基极设置于第二阱区中，且位于射极与集极之间。第一硬掩膜层设置于射极与基极之间的基底上。第二硬掩膜层设置于基极与集极之间的基底上。第一阱区、射极与集极为第一导电型，且第二阱区与基极为第二导电型。
Description
技术领域
本发明是有关于一种晶体管，且特别是有关于一种双载子结晶体管(bipolarjunction transistor，BJT)。
背景技术
在传统双载子结晶体管中，会在射极与基极之间以及基极与集极之间形成场氧化层(field oxide)，且射极、基极与集极是以图案化光刻胶层为掩膜，对基底进行离子注入工艺而形成。
然而，由于场氧化层是在射极、基极与集极之前形成，且用于形成射极、基极与集极的图案化光刻胶层容易受到场氧化层的影响而产生变动(variation)，因此掺杂位置容易产生偏移(shift)。亦即，无法精确地在预定位置形成射极、基极与集极。
此外，由于阱区中的掺质(如，硼等)会进入到场氧化层中，所以使得场氧化层下方的掺杂浓度变低，因而造成阱区的掺质浓度不好控制。
由于受到场氧化层的影响，传统双载子结晶体管无法精确地在预定位置形成射极、基极与集极，且阱区的掺质浓度不好控制，所以难以提高传统双载子结晶体管的β值与BVceo，因此无法进一步提升传统双载子结晶体管的元件效能。(β值＝IC/IB，其中IC表示集极的电流，IB表示基极的电流；BVceo表示在基极浮置时，集极到射极的崩溃电压。)
发明内容
本发明提出一种双载子结晶体管，其可具有较高的β值与BVceo，进而可有效地提升元件效能。
本发明提供一种双载子结晶体管，包括基底、第一阱区、第二阱区、射极、集极、基极、第一硬掩膜层与第二硬掩膜层。第一阱区设置于基底中。第二阱区设置第一阱区中。射极设置于第二阱区中。集极设置于第一阱区中。基极设置于第二阱区中，且位于射极与集极之间。第一硬掩膜层设置于射极与基极之间的基底上。第二硬掩膜层设置于基极与集极之间的基底上。第一阱区、射极与集极为第一导电型，且第二阱区与基极为第二导电型。
依照本发明的一实施例所述，在上述双载子结晶体管中，基极可为环状，且可围绕射极。
依照本发明的一实施例所述，在上述双载子结晶体管中，集极可为环状，且可围绕基极。
依照本发明的一实施例所述，在上述双载子结晶体管中，第一硬掩膜层可为环状，且可围绕射极。
依照本发明的一实施例所述，在上述双载子结晶体管中，第二硬掩膜层可为环状，且可围绕基极。
依照本发明的一实施例所述，在上述双载子结晶体管中，第一硬掩膜层与第二硬掩膜层的材料分别包括经掺杂或未经掺杂的多晶硅或金属硅化物。
依照本发明的一实施例所述，在上述双载子结晶体管中，第一硬掩膜层的宽度与第二硬掩膜层的宽度可为相同或不同。
依照本发明的一实施例所述，在上述双载子结晶体管中，第一导电型与第二导电型中的一者可为N型导电型，且第一导电型与第二导电型中的另一者可为P型导电型。
依照本发明的一实施例所述，在上述双载子结晶体管中，更包括隔离结构。隔离结构设置于集极远离第二硬掩膜层的一侧的基底中。
依照本发明的一实施例所述，在上述双载子结晶体管中，隔离结构可为环状，且可围绕集极。
基于上述，在本发明所提出的双载子结晶体管中，于射极与基极之间以及基极与集极之间分别设置有第一硬掩膜层与第二硬掩膜层，因此可精确地在预定位置形成射极、基极与集极。此外，由于第一硬掩膜层与第二硬掩膜层的尺寸可以容易且精确地进行控制，因此在产品的设计上更有弹性。
另外，由于可以不在射极与基极之间以及基极与集极之间设置场氧化层，所以不会发生第一阱区与第二阱区中的掺质进入到位于射极与基极之间以及基极与集极之间的场氧化层中的情况，因此较容易控制第一阱区与第二阱区的掺质浓度。
如此一来，本发明所提出的双载子结晶体管可具有较高的β值与BVceo，进而可有效地提升双载子结晶体管的元件效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明一实施例的双载子结晶体管的上视图。
图2为沿图1中的I-I’剖面线的剖面图。
【符号说明】
100：双载子结晶体管
102：基底
104、106：阱区
108：射极
110：集极
112：基极
114、116：硬掩膜层
118：隔离结构
S：间隔
W1、W2：宽度
具体实施方式
图1为本发明一实施例的双载子结晶体管的上视图。图2为沿图1中的I-I’剖面线的剖面图。
在此实施例中，于下文所提及的「第一导电型」与「第二导电型」是以具有不同导电型为例来进行说明。亦即，第一导电型与第二导电型中的一者可为N型导电型，且第一导电型与第二导电型中的另一者可为P型导电型。N型导电型的掺质例如是磷或砷等N型掺质。P型导电型的掺质例如是硼等P型掺质。
请参照图1与图2，双载子结晶体管100，包括基底102、阱区104、阱区106、射极108、集极110、基极112、硬掩膜层114与硬掩膜层116。基底102例如是P型基板或N型基板。
阱区104设置于基底102中。阱区104为第一导电型。举例来说，阱区104可为N型阱区或P型阱区。阱区104的形成方法例如是离子注入法。
阱区106设置于阱区104中。阱区106为第二导电型。举例来说，阱区106可为P型阱区或N型阱区。阱区106的形成方法例如是离子注入法。
射极108设置于阱区106中。射极108为第一导电型。举例来说，射极108可为N型重掺杂区或P型重掺杂区。射极108的形成方法例如是离子注入法。
集极110设置于阱区104中。集极110可为环状，且可围绕基极112。集极110为第一导电型。举例来说，集极110可为N型重掺杂区或P型重掺杂区。集极110的形成方法例如是离子注入法。
基极112设置于阱区106中，且位于射极108与集极110之间。基极112可为环状，且可围绕射极108。基极112为第二导电型。举例来说，基极112可为P型重掺杂区或N型重掺杂区。基极112的形成方法例如是离子注入法。
由上述可知，阱区104、射极108与集极110为第一导电型，且阱区106与基极112为第二导电型。因此，在第一导电型为N型导电型且第二导电型为P型导电型的情况下，双载子结晶体管100可为NPN型双载子结晶体管(NPN BJT)。此外，在第一导电型为P型导电型且第二导电型为N型导电型的情况下，双载子结晶体管100可为PNP型双载子结晶体管(PNPBJT)。
硬掩膜层114设置于射极108与基极112之间的基底102上。硬掩膜层114可为环状，且可围绕射极108。硬掩膜层114的材料包括经掺杂或未经掺杂的多晶硅或金属硅化物。硬掩膜层114的形成方法例如是组合使用沉积工艺、光刻工艺与刻蚀工艺。
硬掩膜层116设置于基极112与集极110之间的基底102上。硬掩膜层116可为环状，且可围绕基极112。硬掩膜层116与硬掩膜层114可为相同材料或不同材料。硬掩膜层116的材料包括经掺杂或未经掺杂的多晶硅或金属硅化物。硬掩膜层116的形成方法例如是组合使用沉积工艺、光刻工艺与刻蚀工艺。
硬掩膜层114的宽度W1与硬掩膜层116的宽度W2可为相同或不同，因此能够具有较佳的产品设计弹性。在此实施例中，是以硬掩膜层114的宽度W1等于硬掩膜层116的宽度W2为例来进行说明，但本发明并不以此为限。在其他实施例中，硬掩膜层114的宽度W1亦可大于或小于硬掩膜层116的宽度W2。于此技术领域具有通常知识者可依照产品所需的元件特性来调整硬掩膜层114的宽度W1、硬掩膜层116的宽度W2以及硬掩膜层114与硬掩膜层116之间的间距S。
此外，双载子结晶体管100中更可包括隔离结构118。隔离结构118设置于集极110远离硬掩膜层116的一侧的基底102中。隔离结构118可为环状，且可围绕集极110。隔离结构118例如是场氧化层或浅沟道隔离结构(STI)。隔离结构118的材料例如是氧化硅。
基于上述实施例可知，在双载子结晶体管100中，由于在射极108与基极112之间以及基极112与集极110之间分别设置有硬掩膜层114与硬掩膜层116，所以在进行用以形成射极108、基极112与集极110的掺杂工艺中，可通过硬掩膜层114与硬掩膜层116作为掺杂工艺的掩膜而准确地进行对准，因此可精确地在预定位置形成射极108、基极112与集极110。此外，由于硬掩膜层114与硬掩膜层116的尺寸可以容易且精确地进行控制，因此在产品的设计上更有弹性。
另外，由于可以不在射极108与基极112之间以及基极112与集极110之间设置场氧化层，所以不会发生阱区104、106中的掺质进入到位于射极108与基极112之间以及基极112与集极110之间的场氧化层中的情况，因此较容易控制阱区104、106的掺质浓度。
如此一来，可有效地提高双载子结晶体管100的β值与BVceo，进而可有效地提升双载子结晶体管100的元件效能。
综上所述，在上述实施例的双载子结晶体管中，通过在射极与基极之间以及基极与集极之间分别设置有硬掩膜层，可使得双载子结晶体管中具有较高的β值与BVceo，进而可有效地提升双载子结晶体管的元件效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种双载子结晶体管，包括：
一基底；
一第一阱区，设置于该基底中；
一第二阱区，设置该第一阱区中；
一射极，设置于该第二阱区中；
一集极，设置于该第一阱区中；
一基极，设置于该第二阱区中，且位于该射极与该集极之间；
一第一硬掩膜层，设置于该射极与该基极之间的该基底上；以及
一第二硬掩膜层，设置于该基极与该集极之间的该基底上，其中
该第一阱区、该射极与该集极为一第一导电型，且该第二阱区与该基极为一第二导电型。
2.根据权利要求1所述的双载子结晶体管，其中该基极为环状，且围绕该射极。
3.根据权利要求1所述的双载子结晶体管，其中该集极为环状，且围绕该基极。
4.根据权利要求1所述的双载子结晶体管，其中该第一硬掩膜层为环状，且围绕该射极。
5.根据权利要求1所述的双载子结晶体管，其中该第二硬掩膜层为环状，且围绕该基极。
6.根据权利要求1所述的双载子结晶体管，其中该第一硬掩膜层与该第二硬掩膜层的材料分别包括经掺杂或未经掺杂的多晶硅或金属硅化物。
7.根据权利要求1所述的双载子结晶体管，其中该第一硬掩膜层的宽度与该第二硬掩膜层的宽度为相同或不同。
8.根据权利要求1所述的双载子结晶体管，其中该第一导电型与该第二导电型中的一者为N型导电型，且该第一导电型与该第二导电型中的另一者为P型导电型。
9.根据权利要求1所述的双载子结晶体管，更包括一隔离结构，设置于该集极远离该第二硬掩膜层的一侧的该基底中。
10.根据权利要求1所述的双载子结晶体管，其中该隔离结构为环状，且围绕该集极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113784 | 2016-05-04 | ||
| TW105113784A TWI560873B (en) | 2016-05-04 | 2016-05-04 | Bipolar junction transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107346784A true CN107346784A (zh) | 2017-11-14 |
Family
ID=58227202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610883072.4A Pending CN107346784A (zh) | 2016-05-04 | 2016-10-10 | 双载子结晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107346784A (zh) |
| TW (1) | TWI560873B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1929148A (zh) * | 2005-09-09 | 2007-03-14 | 联华电子股份有限公司 | 双极结型晶体管及其制造方法 |
| CN103107185A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 |
| US20130207236A1 (en) * | 2010-01-13 | 2013-08-15 | Macronix International Co., Ltd. | High-beta bipolar junction transistor and method of manufacture |
| CN103378139A (zh) * | 2012-04-20 | 2013-10-30 | 旺宏电子股份有限公司 | 半导体结构及其制作方法 |
| EP2746799A1 (en) * | 2012-12-20 | 2014-06-25 | Nxp B.V. | Semiconductor magnetic field sensors |
| US20150179779A1 (en) * | 2013-12-20 | 2015-06-25 | United Microelectronics Corp. | Semiconductor structure and method for forming the same |
-
2016
- 2016-05-04 TW TW105113784A patent/TWI560873B/zh active
- 2016-10-10 CN CN201610883072.4A patent/CN107346784A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1929148A (zh) * | 2005-09-09 | 2007-03-14 | 联华电子股份有限公司 | 双极结型晶体管及其制造方法 |
| US20130207236A1 (en) * | 2010-01-13 | 2013-08-15 | Macronix International Co., Ltd. | High-beta bipolar junction transistor and method of manufacture |
| CN103107185A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 |
| CN103378139A (zh) * | 2012-04-20 | 2013-10-30 | 旺宏电子股份有限公司 | 半导体结构及其制作方法 |
| EP2746799A1 (en) * | 2012-12-20 | 2014-06-25 | Nxp B.V. | Semiconductor magnetic field sensors |
| US20150179779A1 (en) * | 2013-12-20 | 2015-06-25 | United Microelectronics Corp. | Semiconductor structure and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201740569A (zh) | 2017-11-16 |
| TWI560873B (en) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184265B2 (en) | Methods and apparatus for bipolar junction transistors and resistors | |
| CN104979344B (zh) | 用于创建具有横向集电极的高电压互补bjt的方法 | |
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105762103B (zh) | 半导体结构及其形成方法 | |
| TWI527215B (zh) | 具有台面式界面終止延伸結構之半導體裝置及其製造方法 | |
| CN105023945B (zh) | 半导体器件及其形成方法 | |
| KR20170068839A (ko) | 바이폴라 접합 트랜지스터 및 이의 제조 방법 | |
| CN109979989B (zh) | 垂直双极晶体管 | |
| US20190267478A1 (en) | Bipolar junction transistor | |
| CN103311127B (zh) | 半导体装置的制造方法 | |
| CN108122906A (zh) | 半导体元件 | |
| CN204441279U (zh) | 双向对称esd保护器件 | |
| CN107346784A (zh) | 双载子结晶体管 | |
| CN107026196B (zh) | 具有外质装置区无沟槽隔离的双极性接面晶体管 | |
| TWI613708B (zh) | 半導體元件及其製造方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN109841517B (zh) | 制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管 | |
| CN107068673A (zh) | 半导体装置以及其制造方法 | |
| US9257526B2 (en) | Method for manufacturing a vertical bipolar transistor compatible with CMOS manufacturing methods | |
| JP2017108051A (ja) | 半導体装置及びその製造方法 | |
| US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
| CN104205337B (zh) | 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管 | |
| CN102315256A (zh) | 双极接面晶体管装置 | |
| CN106206564B (zh) | 硅控整流器 | |
| KR101519548B1 (ko) | 정합 특성 향상을 위한 쌍극성 접합 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171114 |