CN107331699A - GaN半导体器件及其制备方法和应用 - Google Patents

GaN半导体器件及其制备方法和应用 Download PDF

Info

Publication number
CN107331699A
CN107331699A CN201710702909.5A CN201710702909A CN107331699A CN 107331699 A CN107331699 A CN 107331699A CN 201710702909 A CN201710702909 A CN 201710702909A CN 107331699 A CN107331699 A CN 107331699A
Authority
CN
China
Prior art keywords
layer
gallium nitride
gan
aln
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710702909.5A
Other languages
English (en)
Inventor
金荣善
金峻渊
李尚俊
骆薇薇
孙在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovo Secco (zhuhai) Technology Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201710702909.5A priority Critical patent/CN107331699A/zh
Publication of CN107331699A publication Critical patent/CN107331699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN半导体器件，包括：基板；设置于所述基板上的氮化铝晶种层；设置于所述氮化铝晶种层上的缓冲层；设置于所述缓冲层上的所述氮化镓层；设置于所述氮化镓层上的AlxGa1‑xN层；设置于所述AlxGa1‑xN层上的氮化铝层；设置于所述氮化铝层上的p‑GaN层。上述GaN半导体器件的结构，在生长出2DEG用AlGAN薄膜后，于p‑GaN layer蒸镀前插入氮化铝层的结构，即，p‑GaN/AlN/AlGaN复合膜或p‑GaN/AlGaN/AlN/AlGaN复合膜，去除在后续工艺中为栅极蚀刻时剩下的P类氮化镓层，改善p‑GaN HEMT器件特性的散布。

Description

GaN半导体器件及其制备方法和应用
技术领域
本发明涉及半导体技术领域，特别是涉及一种GaN半导体器件及其制备方法和应用。
背景技术
电力半导体市场占有整个半导体市场的10％的庞大市场，但之前的电力半导体市场以利用硅的功率器件为主。在过去20年，每隔10年间，硅功率器件提高5～6倍的电力密度，很难期待性能上更进一步的提高。
与硅和砷化镓相比，氮化镓具有带隙宽(Eg＝3.4eV)，在高温下稳定(700℃)等特征。相比硅电力半导体，氮化镓电力半导体具有低温抵抗特性，不仅可以减少随着电力半导体而引起的-电闸的损失，还也可以做到系统消费电力最少化等优点。依靠氮化镓半导体器件小型化，高电压，高速电闸，可以实现低损失，高效率的下一代电力器件，可以满足产业用，电力网，信息通信部门的需求。
但是，因为氮化镓电力半导体有着常关问题，期间不能单独使用氮化镓电力半导体，要与硅功率器件一同使用。如此，使用与常开动作有着同样功能的正极结构。
常开氮化镓半导体正在开发中，其中氮化镓磊晶层结构包含的氮化镓高电子迁移率晶体管的活用度也逐步提高。
为体现利用氮化镓电力器件中的崩溃电压，并且为生长出高品质的氮化镓层；在硅基板上生长出，如，氮化铝等籽晶层后，改善缓冲层的品质起着重要作用。即，要善用硅基上氮化铝籽晶层/氮化铝镓缓冲层上形成的未掺杂氮化镓层/氮化铝镓的二维电子气(2DEG)结构的品质及管理很重要。
发明内容
基于此，本发明的目的是提供一种GaN半导体器件的结构。
具体的技术方案如下：
一种GaN半导体器件，包括：
基板；
设置于所述基板上的晶种层；
设置于所述晶种层上的缓冲层；
设置于所述缓冲层上的所述氮化镓层；
设置于所述氮化镓层上的AlxGa1-xN层；
设置于所述AlxGa1-xN层上的氮化铝层；
设置于所述氮化铝层上的p-GaN层。
在其中一些实施例中，所述p-GaN层、所述氮化铝层以及所述AlxGa1-xN层中Al的含量依次递增。
在其中一些实施例中，所述氮化铝层与所述p-GaN层之间还设有氮化铝镓层。
在其中一些实施例中，所述p-GaN层、所述氮化铝层、所述氮化铝镓层以及所述AlxGa1-xN层中Al的含量依次递增。
在其中一些实施例中，其中0<x<1。
在其中一些实施例中，所述晶种层为氮化铝、氮化镓或氮化铝镓；所述缓冲层的材质为氮化铝、氮化镓或氮化铝镓。
在其中一些实施例中，所述氮化镓层为碳沉积氮化镓层、非掺杂氮化镓层或复合层，所述复合层为多层交互层叠的碳沉积氮化镓层和非掺杂氮化镓层。
本发明的另一目的是提供上述GaN半导体器件的制备方法。
具体的技术方案如下：
上述GaN半导体器件的制备方法，包括如下步骤：
获取基板；
在所述基板上形成晶种层；
在所述晶种层上形成缓冲层；
在所述缓冲层上形成氮化镓层；
在所述氮化镓层上形成AlxGa1-xN层；
在所述AlxGa1-xN层上形成氮化铝层；
在所述氮化铝层上形成p-GaN层。
在其中一些实施例中，所述氮化铝层与所述p-GaN层之间还形成有一层氮化铝镓层。
本发明的另一目的是提供一种半导体装置，包括上述GaN半导体器件。
为体现增强高电子迁移率晶体管(Enhancement HEMT)结构，使用晶体管(MISFETTransistor)结构和P型氮化镓。使用P类氮化镓HETM结构时，形成P类氮化镓层。接下来的后续工艺，尤其是为形成栅极的P类氮化镓蚀刻工艺中，P类氮化镓薄膜蚀刻程度不同，会导致剩下p类氮化镓层或位于p类氮化镓的氮化铝镓层会过度蚀刻,引起p-GaN HEMT器件特性的不良散布(如图1-图3)。
上述GaN半导体器件的结构，在生长出2DEG用AlGAN薄膜后，于p-GaN layer蒸镀前插入氮化铝层的结构，即，p-GaN/AlN/AlGaN复合膜或p-GaN/AlGaN/AlN/AlGaN复合膜。在后续为栅极的p类氮化镓蚀刻工艺中，由于p类氮化镓薄膜和氮化铝薄膜蚀刻量差，可去除在后续工艺中为栅极蚀刻时剩下的P类氮化镓层，氮化铝薄膜起到蚀刻终止作用，可有效管理氮化铝镓层的厚度，改善p-GaN HEMT器件特性的散布。
附图说明
图1为现有的GaN半导体器件的结构；
图2为现有的GaN半导体器件中p类氮化镓层过度蚀刻的情况；
图3为现有的GaN半导体器件中p类氮化镓层蚀刻不足的情况；
图4为一实施例GaN半导体器件的结构示意图(101、基板；102、晶种层；103、缓冲层；104、氮化镓层；105、AlxGa1-xN层；106氮化铝层；107p-GaN层)；
图5为一实施例GaN半导体器件蚀刻后的情况；
图6为GaN,AlGaN,AlN的蚀刻速率曲线。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
一种GaN半导体器件，包括：
基板101；
设置于所述基板101上的晶种层102；
可以理解的，所述晶种层102的材质为氮化铝、氮化镓或氮化铝镓；
设置于所述晶种层102上的缓冲层103；
可以理解的，所述缓冲层103的材质为氮化铝、氮化镓或氮化铝镓；
设置于所述缓冲层103上的所述氮化镓层104；
可以理解的，所述氮化镓层104为碳沉积氮化镓层、非掺杂氮化镓层或复合层，所述复合层为多层交互层叠的碳沉积氮化镓层和非掺杂氮化镓层；
设置于所述氮化镓层104上的AlxGa1-xN层105；其中0<x<1；
设置于所述AlxGa1-xN层105上的氮化铝层106(如图4所示)；蚀刻p类氮化镓时，在氮化铝薄膜中要终止蚀刻的蚀刻终止层。
设置于所述氮化铝层106上的p-GaN层107。
所述p-GaN层、所述氮化铝层以及所述AlxGa1-xN层中Al的含量依次递增。
特别地，所述氮化铝层与所述p-GaN层之间还设有氮化铝镓层。
所述p-GaN层、所述氮化铝层、所述氮化铝镓层以及所述AlxGa1-xN层中Al的含量依次递增。
上述GaN半导体器件的制备方法，包括如下步骤：
获取基板；
在所述基板上形成氮化铝晶种层Seed layer；所述晶种层的材质可为氮化铝、氮化镓或氮化铝镓；工艺参数控制在1000～1150℃，形成100nm～200nm厚度的氮化铝薄膜。
在所述氮化铝晶种层上形成缓冲层buffer layer；所述缓冲层的材质可为氮化铝、氮化镓或氮化铝镓，也可以组成为氮化镓单一膜或氮化铝镓/氮化镓超晶格层；工艺参数控制在1000～1150℃下，厚度可形成为0.5um～10um。
在所述缓冲层上形成氮化镓层GaN layer；工艺参数控制在温度1000～1150℃，厚度0.1um～1um。
在所述氮化镓层上形成AlxGa1-xN层；工艺参数控制在温度1000～1150℃，厚度3nm～50nm，0<x<1的Al含量。
在所述AlxGa1-xN层上形成氮化铝AlN层；工艺参数控制在温度1000～1150℃，厚度1nm～10nm。
在所述氮化铝层上形成p-GaN层；工艺参数控制在温度1000～1150℃，厚度40nm～150nm，Mg浓度5e18～5e19/cm3掺杂的p-GaN层。
在一实施例中，所述氮化铝层与所述p-GaN层之间还形成有一层氮化铝镓层AlGaNbetween AlN and p-GaN；工艺参数控制在温度1000～1150℃，厚度3nm～50nm，Al含量为0<x<1。
上述GaN半导体器件的结构，在生长出2DEG用AlGAN薄膜后，于p-GaN layer蒸镀前插入氮化铝层的结构，即，p-GaN/AlN/AlGaN复合膜或p-GaN/AlGaN/AlN/AlGaN复合膜。在后续为栅极的p类氮化镓蚀刻工艺中，由于p类氮化镓薄膜和氮化铝薄膜蚀刻量差，可去除在后续工艺中为栅极蚀刻时剩下的P类氮化镓层，氮化铝薄膜起到蚀刻终止作用，可有效管理氮化铝镓层的厚度，改善p-GaN HEMT器件特性的散布。(如图5、图6所示)。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种GaN半导体器件，其特征在于，包括：
基板；
设置于所述基板上的晶种层；
设置于所述晶种层上的缓冲层；
设置于所述缓冲层上的所述氮化镓层；
设置于所述氮化镓层上的AlxGa1-xN层；
设置于所述AlxGa1-xN层上的氮化铝层；
设置于所述氮化铝层上的p-GaN层。
2.根据权利要求1所述的GaN半导体器件，其特征在于，所述p-GaN层、所述氮化铝层以及所述AlxGa1-xN层中Al的含量依次递增。
3.根据权利要求1所述的GaN半导体器件，其特征在于，所述氮化铝层与所述p-GaN层之间还设有氮化铝镓层。
4.根据权利要求3所述的GaN半导体器件，其特征在于，所述p-GaN层、所述氮化铝层、所述氮化铝镓层以及所述AlxGa1-xN层中Al的含量依次递增。
5.根据权利要求1-4任一项所述的GaN半导体器件，其特征在于，其中0<x<1。
6.根据权利要求1-4任一项所述的GaN半导体器件，其特征在于，所述晶种层的材质为氮化铝、氮化镓或氮化铝镓；所述缓冲层的材质为氮化铝、氮化镓或氮化铝镓。
7.根据权利要求1-4任一项所述的GaN半导体器件，其特征在于，所述氮化镓层为碳沉积氮化镓层、非掺杂氮化镓层或复合层，所述复合层为多层交互层叠的碳沉积氮化镓层和非掺杂氮化镓层。
8.权利要求1所述的GaN半导体器件的制备方法，其特征在于，包括如下步骤：
获取基板；
在所述基板上形成晶种层；
在所述晶种层上形成缓冲层；
在所述缓冲层上形成氮化镓层；
在所述氮化镓层上形成AlxGa1-xN层；
在所述AlxGa1-xN层上形成氮化铝层；
在所述氮化铝层上形成p-GaN层。
9.根据权利要求8所述的制备方法，其特征在于，所述氮化铝层与所述p-GaN层之间还形成有一层氮化铝镓层。
10.一种半导体装置，其特征在于，包括权利要求1-7任一项所述的GaN半导体器件。
CN201710702909.5A 2017-08-16 2017-08-16 GaN半导体器件及其制备方法和应用 Pending CN107331699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710702909.5A CN107331699A (zh) 2017-08-16 2017-08-16 GaN半导体器件及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710702909.5A CN107331699A (zh) 2017-08-16 2017-08-16 GaN半导体器件及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN107331699A true CN107331699A (zh) 2017-11-07

Family

ID=60201055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710702909.5A Pending CN107331699A (zh) 2017-08-16 2017-08-16 GaN半导体器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN107331699A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054097A (zh) * 2017-12-13 2018-05-18 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20120280244A1 (en) * 2011-05-06 2012-11-08 Samsung Electronics Co., Ltd. High Electron Mobility Transistors And Methods Of Manufacturing The Same
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
US20140252368A1 (en) * 2013-03-08 2014-09-11 Samsung Electronics Co., Ltd. High-electron-mobility transistor
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
US20150041825A1 (en) * 2013-08-12 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (hemt) and method of manufacturing
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN206312900U (zh) * 2016-12-12 2017-07-07 英诺赛科（珠海）科技有限公司 高迁移率氮化镓半导体器件
CN207381406U (zh) * 2017-08-16 2018-05-18 英诺赛科（珠海）科技有限公司 GaN半导体器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20120280244A1 (en) * 2011-05-06 2012-11-08 Samsung Electronics Co., Ltd. High Electron Mobility Transistors And Methods Of Manufacturing The Same
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
US20140252368A1 (en) * 2013-03-08 2014-09-11 Samsung Electronics Co., Ltd. High-electron-mobility transistor
US20140264441A1 (en) * 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device
US20150041825A1 (en) * 2013-08-12 2015-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (hemt) and method of manufacturing
CN106486363A (zh) * 2015-09-01 2017-03-08 中国科学院苏州纳米技术与纳米仿生研究所 基于p型层的III族氮化物增强型HEMT及其制备方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN206312900U (zh) * 2016-12-12 2017-07-07 英诺赛科（珠海）科技有限公司 高迁移率氮化镓半导体器件
CN207381406U (zh) * 2017-08-16 2018-05-18 英诺赛科（珠海）科技有限公司 GaN半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054097A (zh) * 2017-12-13 2018-05-18 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法
CN108054097B (zh) * 2017-12-13 2020-12-18 英诺赛科（珠海）科技有限公司 GaN半导体器件及其制备方法
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置
CN112154542B (zh) * 2020-04-29 2023-12-08 英诺赛科（珠海）科技有限公司 电子装置

Similar Documents

Publication Publication Date Title
JP5503487B2 (ja) 歪緩衝中間層を有するｉｉｉ−ｖ族半導体デバイス
US8633094B2 (en) GaN high voltage HFET with passivation plus gate dielectric multilayer structure
TWI230978B (en) Semiconductor device and the manufacturing method thereof
US9425281B2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
TW200415800A (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
US6989556B2 (en) Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
CN102832231A (zh) 化合物半导体器件及其制造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
WO2012008027A1 (ja) 化合物半導体装置及びその製造方法
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
CN107331699A (zh) GaN半导体器件及其制备方法和应用
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
US20210057211A1 (en) Epitaxies of a Chemical Compound Semiconductor
CN207381406U (zh) GaN半导体器件
CN207503986U (zh) GaN半导体器件
CN106684139B (zh) 基于Si衬底的GaN外延结构及其制备方法
CN107516673A (zh) GaN半导体器件及其制备方法和应用
CN102194859A (zh) 高迁移率ⅲ-ⅴ族半导体mos界面结构
CN110880533A (zh) 基于超晶格结构的异质结、增强型hemt器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination