CN107318216A - 印刷电路板和半导体封装结构 - Google Patents

印刷电路板和半导体封装结构 Download PDF

Info

Publication number
CN107318216A
CN107318216A CN201710569338.2A CN201710569338A CN107318216A CN 107318216 A CN107318216 A CN 107318216A CN 201710569338 A CN201710569338 A CN 201710569338A CN 107318216 A CN107318216 A CN 107318216A
Authority
CN
China
Prior art keywords
hole
cell columns
weld pad
pad
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710569338.2A
Other languages
English (en)
Other versions
CN107318216B (zh
Inventor
张乃舜
陈再生
谭昌黎
陈咏涵
何秀雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Publication of CN107318216A publication Critical patent/CN107318216A/zh
Application granted granted Critical
Publication of CN107318216B publication Critical patent/CN107318216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开一种印刷电路板和半导体封装结构。印刷电路板包括板体和通孔阵列，通孔阵列包括沿第一方向周期性设置的通孔单元列，通孔单元列包括穿过板体且用以电连接电容的多个通孔，包括沿第一方向依序设置的第一通孔、第二通孔、第三通孔、第四通孔、第五通孔和第六通孔，第一通孔至第六通孔中的彼此相邻的两个通孔分别用于传递电源信号和接地信号，其中一个通孔单元列的第六通孔与其相邻的另一个通孔单元列的第一通孔彼此相邻，其中一个通孔单元列的第六通孔和另一个通孔单元列的第一通孔分别用于传递电源信号和接地信号。

Description

印刷电路板和半导体封装结构
技术领域
本发明涉及一种印刷电路板和半导体封装结构，特别是涉及具有较佳电源完整性(power integrity，PI)的印刷电路板和半导体封装结构。
背景技术
目前在半导体封装技术中，为因应集成电路芯片的工作频率和功耗不断提升，以及多芯片整合封装及多输入/输出(I/O)端芯片等需求，印刷电路板的工作频率和布线密度必须随之提高。然而，在高速高密度印刷电路板的应用中，维持良好的电源完整性(powerintegrity，PI)也越来越重要。
因此，在此技术领域中，需要一种改良式的印刷电路板和半导体封装结构。
发明内容
本发明的一实施例提供一种印刷电路板。上述印刷电路板包括一板体，具有彼此相对的一第一表面和一第二表面，其中上述第一表面用以接合一线路基板，上述第二表面用以接合一电容；一通孔阵列，包括沿一第一方向周期性设置的多个通孔单元列，其中上述些通孔单元列分别包括穿过上述板体且用以电连接上述电容的多个通孔，且上述些通孔包括沿上述第一方向依序设置的一第一通孔、一第二通孔、一第三通孔、一第四通孔、一第五通孔和一第六通孔，其中上述第一通孔至上述第六通孔中的彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号，其中上述些通孔单元列中的其中一个上述通孔单元列的上述第六通孔与其相邻的其中另一个上述通孔单元列的上述第一通孔彼此相邻，且其中一个上述通孔单元列的上述第六通孔和其中另一个上述通孔单元列的上述第一通孔分别用于传递电源(power)信号和接地(GND)信号。
本发明的另一实施例提供一种半导体封装结构。上述半导体封装结构包括一印刷电路板，上述印刷电路板包括一板体，具有彼此相对的一第一表面和一第二表面；一通孔阵列，包括沿一第一方向周期性设置的多个通孔单元列，其中上述些通孔单元列分别包括穿过上述板体且用以电连接上述电容的多个通孔，且上述些通孔包括沿上述第一方向依序设置的一第一通孔、一第二通孔、一第三通孔、一第四通孔、一第五通孔和一第六通孔，其中上述第一通孔至上述第六通孔中的彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号；一封装体，接合至上述印刷电路板的上述第一表面；一第一电容，接合至上述印刷电路板的上述第二表面，其中上述第一电容的一第一电极和一第二电极分别覆盖且电连接至上述些通孔单元列的其中一个上述通孔单元列的上述第一通孔和上述第二通孔。
附图说明
图1为本发明一些实施例的一半导体封装结构的剖面示意图；
图2～图5为本发明一些实施例的一半导体封装结构的一印刷电路板的俯视示意图。
符号说明
600～半导体封装结构；
500、500a～500d～印刷电路板；
200～板体；
201～第一表面；
203～第二表面；
204～焊垫；
204A1、204A2、204A3、204A4、204B1、204B2、204B3、204B4、204C1、204C2、204C3、204C4、204D1、204D2、204D3、204D4～焊垫单元列；
204P-1、204G-1、204P-2、204G-2、204P-3、204G-3～焊垫；
205A、205B、205C、205D～焊垫阵列；
208、208P-1、208G-1、208P-2、208G-2、208P-3、208G-3～导电平面层图案；
210～通孔；
210A1、210A2、210A3、210A4、210B1、210B2、210B3、210B4、210C1、210C2、210C3、210C4、210D1、210D2、210D3、210D4～通孔单元列；
210P-1、210G-1、210P-2、210G-2、210P-3、210G-3～通孔；
211A、211B、211C、211D～通孔阵列；
212～焊垫；
212G～接地焊垫；
212P～电源焊垫；
214、216～防焊层；
222～电容；
222A-1、222A-2、222B、222C、222D-1、222D-2～电容；
224、224-1、224-2～第一电极；
226、226-1、226-2～第二电极；
300～第一方向；
302～第二方向；
400～封装体；
401～芯片侧表面；
402～线路基板；
403～焊球侧表面；
404～芯片侧焊垫；
406～芯片；
408～导电平面层图案；
410～导通孔插塞；
418～焊锡凸块；
420～焊球；
430～成型材质；
D～间距；
L～长度；
W～宽度；
S、S1、S2～距离。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂，下文特举实施例，并配合所附附图，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中附图标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
本发明实施例提供一种半导体封装结构，例如为一球栅阵列封装结构(ball gridarray package structure，BGA package structure)。上述半导体封装结构的印刷电路板具有电连接至球栅阵列封装体的电源焊垫和接地焊垫，以及相应的电源通孔和接地通孔。并且，上述半导体封装结构的印刷电路板利用电源通孔和接地通孔的配置方式，以使接合于印刷电路板的焊球侧表面的电容(例如去耦合电容)的排列更为紧密，可提升电容密度，且有效降低电源通路的阻抗(impedance)。因此，本发明实施例的印刷电路板具有较佳的电源完整性(power integrity，PI)。
图1为本发明一些实施例的一半导体封装结构600的剖面示意图。图2～图5为图1所示的半导体封装结构的印刷电路板500a～500d的部分基板侧表面的俯视示意图，其显示配置于印刷电路板的基板侧表面且与封装体400电连接的焊垫、穿过印刷电路板且与相应焊垫电连接的通孔(via)、配置于印刷电路板的焊球侧表面且与相应通孔电连接的电容的位置关系。图2～图5是额外显示接合于印刷电路板的焊球侧表面上的电容222A-1、222A-2、222B、222C、222D-1～222D-4，用以说明印刷电路板的电源通孔和接地通孔与电容的连接关系。为了方便说明起见，位于印刷电路板的焊球侧表面上的防焊层在图2～图5不予显示。另外，本发明实施例的印刷电路板和其上的线路基板和芯片可共同构成一半导体封装结构，例如为一球栅阵列封装结构(ball grid array package structure，BGA packagestructure)。
如图1所示，本发明实施例的半导体封装结构600包括一印刷电路板500和设置于印刷电路板500的相对表面上方的一封装体400和一电容222。在本发明一些实施例中，印刷电路板500包括一板体200、焊垫204、通孔210、焊垫212和焊球220。板体200具有彼此相对的一第一表面201和一第二表面203。在本发明一些实施例中，板体200的第一表面201可视为一基板侧表面，且第二表面203可视为一焊球侧表面。在本发明一些实施例中，板体200的材质包括纸质酚醛树脂(paper phenolic resin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)或玻璃纤维(glass fiber)。
如图1所示，印刷电路板500的通孔210穿过板体200，且通孔210的两末端可分别对齐于板体200的第一表面201和第二表面203。此外，通孔210对应接近于第一表面201的焊垫204和接近于第二表面203的焊垫212配置。因此，焊垫204通过通孔210电连接至相应的焊垫212。在本发明一些实施例中，印刷电路板500的通孔210是用于传输接地(GND)或是电源(power)信号，即非用于传输讯号(signal)信号。为了方便说明，印刷电路板500的用于传输讯号(signal)信号的通孔及焊垫在此不予显示。在本发明一些实施例中，通孔210的材质可为铜或铜合金或导电金属，且可利用激光钻孔(laser drilling)制作工艺及电镀制作工艺形成通孔210。
如图1所示，印刷电路板500的焊垫204设置于板体200的第一表面201上且电连接至封装体400。因此，焊垫204也可视为基板侧焊垫。印刷电路板500的焊垫212设置于板体200的第二表面203上且电连接至相应的焊球220。因此，焊垫212也可视为焊球侧焊垫。在本发明一些实施例中，焊垫204通过设置于板体200的第一表面201上的导电平面层图案208电连接至相应的通孔210。焊垫204和导电平面层图案208属于同一导线层别。在如图1所示的实施例中，印刷电路板500的焊垫204和焊垫212用于传输接地信号或是电源信号，但非讯号信号。在本发明一些实施例中，焊垫204和焊垫212的材质可为铜或铜合金。可利用电镀、压合与涂布等制作工艺，分别于于第一表面(基板侧表面)201和第二表面(焊球侧表面)203上全面性形成一导电层。接着，再利用包括覆盖光致抗蚀剂、显影(developing)、蚀刻(etching)和去膜(striping)步骤的一影像转移制作工艺于第一表面(基板侧表面)201上形成焊垫204，且于第二表面(焊球侧表面)203上形成焊垫212。并且于形成焊垫204期间同时形成导电平面层图案208。
如图1所示，半导体封装结构600的印刷电路板500还包括位于第一表面(基板侧表面)201上的防焊层214和位于第二表面(焊球侧表面)203上的防焊层216。位于第一表面201上的防焊层214覆盖部分导电平面层图案208，且其可具有一个或多个开口，上述开口暴露出部分或全部焊垫204，且可与焊垫204隔开一距离，因而可保护其下的导电平面层图案208不被氧化。位于第二表面(焊球侧表面)203上的防焊层216可具有一个或多个开口，上述开口暴露出焊垫212，且可与焊垫212隔开一距离，以避免设置于可上的焊球220误接邻近的其他导线或焊球而彼此短路。并且，防焊层216的上述开口可提供后续焊锡凸块的形成位置。在本发明一些实施例中，防焊层214、216可包括例如绿漆的防焊材料，或可为包括聚亚酰胺(polyimide)、ABF膜(ajinomoto build-up film)、环氧树脂或压克力树脂或前二者的复合物或聚丙烯(polypropylene,PP)的绝缘材料。可利用涂布、印刷、贴覆、压合等方式形成防焊层214、216。
如图1所示，半导体封装结构600的封装体400设置于印刷电路板500的板体200的第一表面上，且与印刷电路板500的焊垫204电连接。在本实施例中，上述封装体400为一球栅阵列封装体(ball grid array package，BGA package)。在本发明一些实施例中，封装体400包括线路基板402和芯片406。线路基板402具有彼此相对的一芯片侧表面401和一焊锡凸块侧表面403。如图1所示，芯片406设置于线路基板402的芯片侧表面401且通过焊锡凸块418电连接至线路基板402的芯片侧焊垫404。在本发明实施例中，芯片406可通过接近芯片侧表面401的芯片侧焊垫404、导电平面层图案408、穿过线路基板402的导通孔插塞410和接近焊球块侧表面403的焊垫412电连接至设置于焊球侧表面403的焊球420。并且，焊球420电连接至相应的印刷电路板500的焊垫204。
在如图1所示的实施例中，线路基板402的芯片侧焊垫404、导电平面层图案408、导通孔插塞410和焊垫412用于传输接地(GND)或是电源(power)信号，即非用于传输讯号(signal)信号。为了方便说明，线路基板402的用于传输讯号(signal)信号的导电平面层图案、导通孔插塞及焊垫在此不予显示。
如图1所示，一成型材质(encapsulated material)430，设置于线路基板402的芯片侧表面401上，成型材质430覆盖且围绕芯片406。在本发明一些实施例中，成型材质430可由任何非导电材料形成，例如环氧树脂(epoxy)、树脂(resin)、可塑型聚合物(moldablepolymer)或类似的材料。
如图1所示，半导体封装结构600还包括接合于印刷电路板500的第二表面(焊球侧表面)203上的电容222。在本发明一些实施例中，电容222可为去耦合电容。去耦合电容可将多余的电能储存在电容中，并在电能供应不足时，回馈电源供应系统，且可降低电源通路的阻抗。电容222具有第一电极224和第二电极226。电容222的第一电极224电连接至印刷电路板500的第二表面(焊球侧表面)203上的电源焊垫212P，而电容222的第二电极226电连接至印刷电路板500的第二表面(焊球侧表面)203上的接地焊垫212G。
接着利用图2～图5说明配置于印刷电路板200的基板侧表面201上且与封装体(球栅阵列封装体)400电连接的焊垫204、穿过印刷电路板200且与相应焊垫204电连接的通孔(via)210、配置于印刷电路板200的焊球侧表面203上且与相应通孔210电连接的电容222的位置关系。图2～图5为本发明一些实施例的印刷电路板500a～500c的部分第一表面201的俯视示意图。为了方便说明起见，位于印刷电路板500a～500c的焊球侧表面201上的防焊层214在此不予显示。
图2为本发明一些实施例的印刷电路板500a的部分第一表面201的俯视示意图。在本发明一些实施例中，配置于印刷电路板500a的板体200的基板侧表面201上且与封装体(球栅阵列封装体)400电连接的焊垫204配置成一焊垫阵列205A。上述焊垫阵列205A可由沿第一方向300和第二方向302周期性设置的多个焊垫单元列(pad column unit)形成，例如图2所示的焊垫单元列204A1、204A2、204A3、204A4。此处所指的「焊垫单元列」为纵向排成一列的数个焊垫，且不同位置的焊垫具有分别被指定传递电源(power)信号或接地(GND)信号的一特定配置。在本发明一些实施例中，印刷电路板500a的焊垫单元列包括沿第一方向300设置为一列的多个焊垫。举例来说，如图2所示的焊垫阵列205A的焊垫单元列204A1、204A2、204A3、204A4分别由沿第一方向300设置为一列的六个焊垫构成，上述六个焊垫分别为沿第一方向300依序设置的焊垫204P-1、焊垫204G-1、焊垫204P-2、焊垫204G-2、焊垫204P-3和焊垫204G-3。并且，每一焊垫单元列204A1、204A2、204A3、204A4的焊垫204P-1、焊垫204G-1、焊垫204P-2、焊垫204G-2、焊垫204P-3、焊垫204G-3彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图2显示的焊垫阵列205A以沿第一方向300周期性设置的两个焊垫单元列(即位于较上方的焊垫单元列204A1以及位于较下方的焊垫单元列204A1)，以及沿第二方向302周期性设置的四个焊垫单元列(即焊垫单元列204A1、204A2、204A3、204A4)来举例，但不以此为限，在其他实施例中，也可视需要改变焊垫阵列205A的焊垫单元列的行数(横行数量(row number))和列数(纵列数量(column number))。
在本发明一些实施例中，每一个焊垫单元列204A1、204A2、204A3、204A4中的焊垫204P-1～204P-3用于传递电源(power)信号，焊垫204G-1～204G-3用于传递接地(GND)信号。因此，焊垫204P-1～204P-3和焊垫204G-1～204G-3中的彼此相邻的其中两个焊垫分别用于传递电源(power)信号和接地(GND)信号。举例来说，焊垫204P-1和与其相邻的焊垫204G-1分别用于传递电源(power)信号和接地(GND)信号，而用于传递接地(GND)信号的焊垫204G-1的相对侧相邻于用于传递电源(power)信号的焊垫204P-1和焊垫204P-2。上述焊垫单元列的其他相邻两个焊垫的传递信号类型可依上述关系类推。
在本发明其他实施例中，每一个焊垫单元列204A1、204A2、204A3、204A4中焊垫204P-1～204P-3的位置可分别与焊垫204G-1～204G-3互换，仅须符合焊垫单元列204A1、204A2、204A3、204A4均为相同的配置，且彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号的条件即可。
在本发明一些实施例中，印刷电路板500a的焊垫单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列上，周期性重复设置焊垫单元列204A1、焊垫单元列204A2、焊垫单元列204A3或焊垫单元列204A4。在本发明一些实施例中，沿第一方向300位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204A1(图中较上方的焊垫单元列204A1)的焊垫204G-3与另一个焊垫单元列204A1(图中较下方的焊垫单元列204A1)的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的焊垫分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图2所示，位于图中较上方的焊垫单元列204A1的焊垫204G-3用于传递接地(GND)信号，位于图中较下方的另一个焊垫单元列204A1的焊垫204P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，印刷电路板500a的焊垫单元列可沿第二方向302周期性重复设置。举例来说，如图2所示，焊垫单元列204A1沿第二方向302相邻于焊垫单元列204A2，焊垫单元列204A2沿第二方向302相邻于焊垫单元列204A3，焊垫单元列204A3沿第二方向302相邻于焊垫单元列204A4。在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204A1的焊垫204P-1与焊垫单元列204A2的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图2所示，焊垫单元列204A1的焊垫204P-1沿第二方向302相邻于焊垫单元列204A2的焊垫204P-1，且焊垫单元列204A1的焊垫204P-1和焊垫单元列204A2的焊垫204P-1皆用于传递电源(power)信号。焊垫单元列204A1的焊垫204G-1沿第二方向302相邻于焊垫单元列204A2的焊垫204G-1，且焊垫单元列204A1的焊垫204G-1和焊垫单元列204A2的焊垫204G-1皆用于传递接地(GND)信号。沿第二方向302位于不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，配置于印刷电路板500a的板体200的基板侧表面201上且与焊垫204电连接的通孔配置成一通孔阵列211A(附图加标号)。上述通孔阵列211A可由沿第一方向300和第二方向302周期性设置的多个通孔单元列(via column unit)形成，例如图2所示的通孔单元列210A1、210A2、210A3、210A4。此处所指的「通孔单元列」为纵向排成一列的数个通孔，且不同位置的通孔具有分别被指定传递电源(power)信号或接地(GND)信号的一特定配置。在本发明一些实施例中，通孔单元列210A1、210A2、210A3、210A4分别与焊垫单元列204A1、204A2、204A3、204A4相隔一固定距离。在本发明一些实施例中，印刷电路板500a的通孔单元列包括沿第一方向300设置为一列的多个通孔。举例来说，如图2所示的通孔阵列211A的通孔单元列210A1、210A2、210A3、210A4分别由沿第一方向300设置为一列的六个通孔构成，上述六个通孔分别为沿第一方向300依序设置的通孔210P-1、通孔210G-1、通孔210P-2、通孔210G-2、通孔210P-3和通孔210G-3。每一通孔单元列210A1、210A2、210A3、210A4的通孔210P-1、通孔210G-1、通孔210P-2、通孔210G-2、通孔210P-3和通孔210G-3彼此之间以一间距(pitch)D设置。其中，为清楚绘示起见，图2显示的通孔阵列211A以沿第一方向300周期性设置的两个通孔单元列(即位于较上方的通孔单元列210A1以及位于较下方的通孔单元列210A1)以及沿第二方向302周期性设置的四个通孔单元列(即通孔单元列210A1、210A2、210A3、210A4)来举例，但不以此为限，在其他实施例中，也可视需要改变通孔阵列211A的通孔单元列的行数(横行数量(row number))和列数(纵列数量(columnnumber))。
在本发明一些实施例中，印刷电路板500a的通孔单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列上，周期性重复设置通孔单元列210A1、通孔单元列210A2、通孔单元列210A3或通孔单元列210A4。在本发明一些实施例中，沿第一方向300位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210A1(图中较上方的通孔单元列210A1)的通孔210G-3与另一个通孔单元列210A1(图中较下方的通孔单元列210A1)的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，印刷电路板500a的通孔单元列可沿第二方向302周期性重复设置。举例来说，如图2所示，通孔单元列210A1沿第二方向302相邻于通孔单元列210A2，通孔单元列210A2沿第二方向302相邻于通孔单元列210A3，通孔单元列210A3沿第二方向302相邻于通孔单元列210A4。在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210A1的通孔210P-1与通孔单元列210A2的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，焊垫单元列的焊垫沿第一方向300与相应的通孔单元列的通孔交错设置。举例来说，图2显示的焊垫单元列204A1的六个焊垫204P-1、焊垫204G-1、焊垫204P-2、焊垫204G-2、焊垫204P-3和焊垫204G-3沿第一方向300与通孔单元列210A1的六个通孔210P-1、通孔210G-1、通孔210P-2、通孔210G-2、通孔210P-3和通孔210G-3交错设置。并且，沿第一方向300看去，焊垫单元列204A1的第一个焊垫204P-1位于通孔单元列210A1的第一个通孔210P-1和第二个通孔210G-1之间。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
在本发明一些实施例中，焊垫单元列的不同焊垫分别与相应的通孔单元列的相应通孔分别沿第一方向300和沿第二方向302相隔一固定距离。举例来说，图2显示的焊垫单元列的焊垫204P-1与通孔单元列210A1的通孔210P-1分别沿第一方向300和沿第二方向302约相隔二分之一倍的间距D。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
如图2所示，在本发明一些实施例中，焊垫单元列的不同焊垫是分别通过导电平面层图案电连接至相应的通孔单元列的不同通孔，且焊垫单元列的焊垫与相应的通孔单元列的通孔彼此为一对一的连接关系。举例来说，焊垫单元列204A1的六个焊垫204P-1、焊垫204G-1、焊垫204P-2、焊垫204G-2、焊垫204P-3和焊垫204G-3分别通过导电平面层图案208P-1、208G-1、208P-2、208G-2、208P-3和208G-3电连接至通孔单元列210A1的六个通孔210P-1、通孔210G-1、通孔210P-2、通孔210G-2、通孔210P-3和通孔210G-3。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系可依上述关系类推。
由于上述焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系，因此，在本发明一些实施例中，每一个通孔单元列210A1、210A2、210A3、210A4中的通孔210P-1～210P-3用于传递电源(power)信号，通孔210G-1～210G-3用于传递接地(GND)信号。因此，通孔210P-1～210P-3和通孔210G-1～210G-3中的彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号。举例来说，通孔210P-1和与其相邻的通孔210G-1分别用于传递电源(power)信号和接地(GND)信号，而用于传递接地(GND)信号的通孔210G-1的相对侧相邻于用于传递电源(power)信号的通孔210P-1和通孔210P-2。上述通孔单元列的其他相邻两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的通孔分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图2所示，位于图中较上方的通孔单元列210A1的通孔210G-3用于传递接地(GND)信号，位于图中较下方的另一个通孔单元列210A1的通孔210P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图2所示，通孔单元列210A1的通孔210P-1沿第二方向302相邻于通孔单元列210A2的通孔210P-1，且通孔单元列210A1的通孔210P-1和通孔单元列210A2的通孔210P-1皆用于传递电源(power)信号。通孔单元列210A1的通孔210G-1沿第二方向302相邻于通孔单元列210A2的通孔210G-1，且通孔单元列210A1的通孔210G-1和通孔单元列210A2的通孔210G-1皆用于传递接地(GND)信号。沿第二方向302位于不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
接着利用图2说明穿过印刷电路板500a的每一通孔单元列210A1、210A2、210A3、210A4的通孔210P-1～210P-3和通孔210G-1～210G-3与接合至印刷电路板500a的焊球侧表面203上且与相应通孔电连接的电容222A-1、222A-2的位置关系，即每一通孔单元列210A1、210A2、210A3、210A4对应两个电容222A-1、222A-2。如图2所示，在本发明一些实施例中，每一个通孔单元列210A1、210A2、210A3、210A4电连接至沿第一方向300依序设置的两个电容222A-1、222A-2。因此，电容222A-1、222A-2可相应于通孔单元列的行数和列数周期性地设置。另外，电容222A-1、222A-2分别具有沿第一方向300的一长度L和沿第二方向302的一宽度W。电容222A-1、222A-2的长度L范围可大于或等于基板侧表面201上焊垫之间的间距D的两倍且小于间距D的三倍。电容222A-1、222A-2的宽度W范围可大于或等于基板侧表面201上焊垫之间的间距D的一倍且小于间距D的两倍。举例来说，每一电容222A-1、222A-2的尺寸可完全覆盖位于基板侧表面201上3(行)x2(列)的焊垫。
在本发明一些实施例中，电容222A-1具有第一电极224-1和第二电极226-1，而电容222A-2具有第一电极224-2和第二电极226-2。在图2所示的实施例中，电容222A-1的第一电极224-1和第二电极226-1分别覆盖且电连接至通孔单元列210A1中沿第一方向300配置的第一个通孔210P-1和第二个通孔210G-1。换句话说，电容222A-1的第一电极224-1电连接至用于传递电源(power)信号的通孔210P-1且与通孔210P-1重叠，而电容222A-1的第二电极226-1电连接至用于传递接地(GND)信号的通孔210G-1且与通孔210G-1重叠。因此，通孔单元列210A1之与电容222A-1的第一电极224-1和第二电极226-1电连接的通孔210P-1、通孔210G-1位于电容222A-1的一边界内。
另外，在图2所示的实施例中，电容222A-2的第一电极224-2和第二电极226-2分别覆盖且电连接至通孔单元列210A1中沿第一方向300配置的第五个通孔210P-3和第四个通孔210G-2。换句话说，电容222A-2的第一电极224-2电连接至用于传递电源(power)信号的通孔210P-3且与通孔210P-3重叠，而电容222A-2的第二电极226-2电连接至用于传递接地(GND)信号的通孔210G-2且与通孔210G-2重叠。因此，通孔单元列210A1之与电容222A-2的第一电极224-2和第二电极226-2电连接的通孔210P-3、通孔210G-2位于电容222A-2的一边界内。
值得注意的是，在图2所示的实施例中，通孔单元列210A1中沿第一方向300配置且用于传递电源(power)信号的第三个通孔210P-2和用于传递接地(GND)信号的第六个通孔210G-3不会重叠于且电连接至任何一个电容222A-1、222A-2的第一电极和第二电极。因此，电连接至同一通孔单元列210A1的电容222A-1、222A-2彼此之间会相隔一距离S。在本发明一些实施例中，距离S的范围可大于或等于基板侧表面201上焊垫之间的间距D的二分之一倍且小于间距D的一倍。并且，电容222A-1中耦接至传递接地(GND)信号的通孔210G-1的第二电极226-1接近于电容222A-2中耦接至传递接地(GND)信号的通孔210G-2的第二电极226-2。位于同一通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
在本发明一些实施例中，电连接至图2中较上方的通孔单元列210A1的电容222A-2的第一电极224-2会接近电连接至图2中较下方的另一个通孔单元列210A1的电容222A-1的第一电极224-1。沿第一方向300相邻的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系可依上述关系类推。
在本发明一些实施例中，电连接至通孔单元列210A2的电容222A-1、222A-2与电连接至通孔单元列210A1的电容222A-1、222A-2具有相同的配置。举例来说，电连接至通孔单元列210A2的电容222A-1的第一电极224-1和第二电极226-1分别覆盖且电连接至通孔单元列210A2的通孔210P-1、通孔210G-1，电连接至通孔单元列210A2的电容222A-2的第一电极224-2和第二电极226-2分别覆盖且电连接至通孔单元列210A2中沿第一方向300配置的第五个通孔210P-3和第四个通孔210G-2。并且，沿第二方向302相邻的电容可为连续设置而不需彼此隔开。举例来说，电连接至通孔单元列210A2的电容222A-1与电连接至通孔单元列210A1的电容222A-1可为连续设置且彼此相连。沿第二方向302配置的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
图3为本发明一些实施例的印刷电路板500b的部分第一表面201的俯视示意图。上述附图中的各元件如有与图2所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。在本发明一些实施例中，配置于印刷电路板500b的板体200的基板侧表面201上且与封装体(球栅阵列封装体)400电连接的焊垫204配置成一焊垫阵列205B。上述焊垫阵列205B可由沿第一方向300和第二方向302周期性设置的多个焊垫单元列形成，例如图3所示的焊垫单元列204B1、204B2、204B3、204B4。在本发明一些实施例中，印刷电路板500b的焊垫单元列包括沿第一方向300设置为一列的多个焊垫。举例来说，如图3所示的焊垫阵列205B的焊垫单元列204B1、204B2、204B3、204B4分别由沿第一方向300设置为一列的三个焊垫构成，上述三个焊垫分别为沿第一方向300依序设置的焊垫204P-1、焊垫204G-1和焊垫204G-2。焊垫204P-1相邻焊垫204G-1，焊垫204G-1相邻焊垫204G-2，且焊垫204G-1沿第一方向300位于焊垫204P-1和焊垫204G-2之间。并且，每一焊垫单元列204B1、204B2、204B3、204B4的焊垫204P-1、焊垫204G-1和焊垫204G-2彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图3显示的焊垫阵列205B以沿第一方向300周期性设置的两个焊垫单元列(即位于较上方的焊垫单元列204B1以及位于较下方的焊垫单元列204B1)以及沿第二方向302周期性设置的四列焊垫单元列(即焊垫单元列204B1、204B2、204B3、204B4)来举例，但不以此为限，在其他实施例中，也可视需要改变焊垫阵列205B的焊垫单元列的行数和列数。
在本发明一些实施例中，每一个焊垫单元列204B1、204B2、204B3、204B4中的焊垫204P-1用于传递电源(power)信号，彼此相邻的焊垫204G-1和焊垫204G-2用于传递接地(GND)信号。其他焊垫单元列中的三个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，印刷电路板500b的焊垫单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列上，周期性重复设置焊垫单元列204B1、焊垫单元列204B2、焊垫单元列204B3或焊垫单元列204B4。在本发明一些实施例中，沿第一方向300位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204B1(图中较上方的焊垫单元列204B1)的焊垫204G-2与另一个焊垫单元列204B1(图中较下方的焊垫单元列204B1)的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的焊垫分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图3所示，位于图中较上方的焊垫单元列204B1的焊垫204G-2用于传递接地(GND)信号，位于图中较下方的另一个焊垫单元列204B1的焊垫204P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，印刷电路板500b的焊垫单元列可沿第二方向302周期性重复设置。举例来说，如图3所示，焊垫单元列204B1沿第二方向302相邻于焊垫单元列204B2，焊垫单元列204B2沿第二方向302相邻于焊垫单元列204B3，焊垫单元列204B3沿第二方向302相邻于焊垫单元列204B4。在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204B1的焊垫204P-1与焊垫单元列204B2的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图3所示，焊垫单元列204B1的焊垫204P-1沿第二方向302相邻于焊垫单元列204B2的焊垫204P-1，且焊垫单元列204B1的焊垫204P-1和焊垫单元列204B2的焊垫204P-1皆用于传递电源(power)信号。焊垫单元列204B1的焊垫204G-1沿第二方向302相邻于焊垫单元列204B2的焊垫204G-1，且焊垫单元列204B1的焊垫204G-1和焊垫单元列204B2的焊垫204G-1皆用于传递接地(GND)信号。焊垫单元列204B1的焊垫204G-2沿第二方向302相邻于焊垫单元列204B2的焊垫204G-2，且焊垫单元列204B1的焊垫204G-2和焊垫单元列204B2的焊垫204G-2皆用于传递接地(GND)信号。沿第二方向302位于不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，配置于印刷电路板500b的板体200的基板侧表面201上且与焊垫204电连接的通孔配置成一通孔阵列211B。上述通孔阵列211B可由沿第一方向300和第二方向302周期性设置的多个通孔单元列形成，例如图3所示的通孔单元列210B1、210B2、210B3、210B4。在本发明一些实施例中，通孔单元列210B1、210B2、210B3、210B4分别与焊垫单元列204B1、204B2、204B3、204B4相隔一固定距离。在本发明一些实施例中，印刷电路板500b的通孔单元列包括沿第一方向300设置为一列的多个通孔。举例来说，如图3所示的通孔阵列211B的通孔单元列210B1、210B2、210B3、210B4分别由沿第一方向300设置为一列的三个通孔构成，上述三个通孔分别为沿第一方向300依序设置的通孔210P-1、通孔210P-2和通孔210G-1。通孔210P-1相邻通孔210P-2，通孔210P-2相邻通孔210G-1，且通孔210P-2沿第一方向300位于通孔210P-1和通孔210G-1之间。每一通孔单元列210B1、210B2、210B3、210B4的通孔210P-1、通孔210P-2和通孔210G-1彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图3显示的通孔阵列211B以沿第一方向300周期性设置的两个通孔单元列(即位于较上方的通孔单元列210B1以及位于较下方的通孔单元列210B1)以及沿第二方向302周期性设置的四列通孔单元列(即通孔单元列210B1、210B2、210B3、210B4)来举例，但不以此为限，在其他实施例中，也可视需要改变通孔阵列211B的通孔单元列的行数和列数。
在本发明一些实施例中，印刷电路板500b的通孔单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列上，周期性重复设置通孔单元列210B1、通孔单元列210B2、通孔单元列210B3或通孔单元列210B4。在本发明一些实施例中，沿第一方向300位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210B1(图中较上方的通孔单元列210B1)的通孔210G-1与另一个通孔单元列210B1(图中较下方的通孔单元列210B1)的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，印刷电路板500b的通孔单元列可沿第二方向302周期性重复设置。举例来说，如图3所示，通孔单元列210B1沿第二方向302相邻于通孔单元列210B2，通孔单元列210B2沿第二方向302相邻于通孔单元列210B3，通孔单元列210B3沿第二方向302相邻于通孔单元列210B4。在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210B1的通孔210P-1与通孔单元列210B2的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，焊垫单元列的焊垫沿第一方向300与相应的通孔单元列的通孔交错设置。举例来说，图3显示的焊垫单元列204B1的三个焊垫204P-1、焊垫204G-1和焊垫204G-2沿第一方向300与通孔单元列210B1的三个通孔210P-1、通孔210P-2和通孔210G-1交错设置。并且，沿第一方向300看去，焊垫单元列204B1的第一个焊垫204P-1位于通孔单元列210B1的第一个通孔210P-1和第二个通孔210P-2之间。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
在本发明一些实施例中，焊垫单元列的不同焊垫分别与相应的通孔单元列的相应通孔分别沿第一方向300和沿第二方向302相隔一固定距离。举例来说，图3显示的焊垫单元列的焊垫204P-1与通孔单元列210B1的通孔210P-1分别沿第一方向300和沿第二方向302约相隔二分之一倍的间距D。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
如图3所示，在本发明一些实施例中，焊垫单元列的焊垫分别通过导电平面层图案电连接至相应的通孔单元列的通孔。并且，焊垫单元列中用于传递电源(power)信号的焊垫与相应的通孔单元列的通孔彼此为一对二的连接关系，且焊垫单元列中用于传递接地(GND)信号的焊垫与相应的通孔单元列的通孔彼此为二对一的连接关系。举例来说，焊垫单元列204B1的焊垫204P-1通过两个导电平面层图案208P-1、208P-2电连接至通孔单元列210B1的两个通孔210P-1、210P-2，焊垫单元列204B1的焊垫204G-1、204G-2分别通过两个导电平面层图案208G-1、208G-2电连接至通孔单元列210B1的同一个通孔210G-1。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系可依上述关系类推。
由于上述焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系，因此，在本发明一些实施例中，每一个通孔单元列210B1、210B2、210B3、210B4中的通孔210P-1、210P-2用于传递电源(power)信号，且通孔210G-1用于传递接地(GND)信号。上述通孔单元列的其他相邻两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的通孔分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图3所示，位于图中较上方的通孔单元列210B1的通孔210G-1用于传递接地(GND)信号，位于图中较下方的另一个通孔单元列210B1的通孔210P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图3所示，通孔单元列210B1的通孔210P-1沿第二方向302相邻于通孔单元列210B2的通孔210P-1，且通孔单元列210B1的通孔210P-1和通孔单元列210B2的通孔210P-1皆用于传递电源(power)信号。通孔单元列210B1的通孔210P-2沿第二方向302相邻于通孔单元列210B2的通孔210P-2，且通孔单元列210B1的通孔210P-2和通孔单元列210B2的通孔210P-2皆用于传递电源(power)信号。通孔单元列210B1的通孔210G-1沿第二方向302相邻于通孔单元列210B2的通孔210G-1，且通孔单元列210B1的通孔210G-1和通孔单元列210B2的通孔210G-1皆用于传递接地(GND)信号。沿第二方向302位于不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
接着利用图3说明穿过印刷电路板500b的通孔单元列210B1、210B2、210B3、210B4的通孔210P-1、210P-2和通孔210G-1与接合至印刷电路板500b的焊球侧表面203上且与相应通孔电连接的电容222B的位置关系。如图3所示，在本发明一些实施例中，每一个通孔单元列210B1、210B2、210B3、210B4电连接至一电容222B。因此，电容222B可相应于通孔单元列的行数和列数周期性地设置。另外，电容222B具有沿第一方向300的一长度L和沿第二方向302的一宽度W。电容222B的长度L范围可大于或等于基板侧表面201上焊垫之间的间距D的两倍且小于间距D的三倍。电容222B的宽度W范围可大于或等于基板侧表面201上焊垫之间的间距D的一倍且小于间距D的两倍。举例来说，电容222B的尺寸可完全覆盖位于基板侧表面201上3(行)x2(列)的焊垫。
在本发明一些实施例中，电容222B具有第一电极224和第二电极226。在图3所示的实施例中，电容222B的第一电极224和第二电极226分别覆盖且电连接至通孔单元列210B1的通孔210P-2、通孔210G-1。换句话说，电容222B的第一电极224电连接至用于传递电源(power)信号的通孔210P-2且与通孔210P-2重叠，而电容222B的第二电极226电连接至用于传递接地(GND)信号的通孔210G-1且与通孔210G-1重叠。因此，通孔单元列210B1之与电容222B的第一电极224和第二电极226电连接的通孔210P-2、通孔210G-1位于电容222B-1的一边界内。
值得注意的是，在图3所示的实施例中，通孔单元列210B1中沿第一方向300配置且用于传递电源(power)信号的第一个通孔210P-1可能不会重叠于电容222B的第一电极224和第二电极226。因此，电连接至沿第一方向300相邻的不同通孔单元列210B1的电容222B彼此之间会相隔一距离S。在本发明一些实施例中，距离S的范围可大于或等于基板侧表面201上焊垫之间的间距D的二分之一倍且小于间距D的一倍。并且，电连接至图3中较上方的通孔单元列210B1的电容222B的第二电极226会接近电连接至图3中较下方的另一个通孔单元列210B1的电容222B的第一电极224。沿第一方向300相邻的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系可依上述关系类推。
在本发明一些实施例中，电连接至通孔单元列210B2的电容222B与电连接至通孔单元列210B1的电容222B具有相同的配置。举例来说，电连接至通孔单元列210B2的电容222B的第一电极224和第二电极226分别覆盖且电连接至通孔单元列210B2的通孔210P-2、通孔210G-1。并且，沿第二方向302相邻的电容可为连续设置而不需彼此隔开。举例来说，电连接至通孔单元列210B2的电容222B与电连接至通孔单元列210B1的电容222B可为连续设置且彼此相连。沿第二方向302配置的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
图4为本发明一些实施例的印刷电路板500c的部分第一表面201的俯视示意图。上述附图中的各元件如有与图2～图3所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。在本发明一些实施例中，配置于印刷电路板500c的板体200的基板侧表面201上且与封装体(球栅阵列封装体)400电连接的焊垫204配置成一焊垫阵列205C。上述焊垫阵列205C可由沿第一方向300和第二方向302周期性设置的多个焊垫单元列形成，例如图4所示的焊垫单元列204C1、204C2、204C3、204C4。在本发明一些实施例中，印刷电路板500c的焊垫单元列包括沿第一方向300设置为一列的多个焊垫。举例来说，如图4所示的焊垫阵列205C的焊垫单元列204C1、204C2、204C3、204C4分别由沿第一方向300设置为一列的三个焊垫构成，上述三个焊垫分别为沿第一方向300依序设置的焊垫204P-1、焊垫204P-2和焊垫204G-1。焊垫204P-1相邻焊垫204P-2，焊垫204P-2相邻焊垫204G-1，且焊垫204P-2沿第一方向300位于焊垫204P-1和焊垫204G-1之间。并且，每一焊垫单元列204C1、204C2、204C3、204C4的焊垫204P-1、焊垫204P-2和焊垫204G-1彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图4显示的焊垫阵列205C以沿第一方向300周期性设置的两个焊垫单元列(即位于较上方的焊垫单元列204C1以及位于较下方的焊垫单元列204C1)以及沿第二方向302周期性设置的四个焊垫单元列(即焊垫单元列204C1、204C2、204C3、204C4)来举例，但不以此为限，在其他实施例中，也可视需要改变焊垫阵列205C的焊垫单元列的行数和列数。
在本发明一些实施例中，每一个焊垫单元列204C1、204C2、204C3、204C4中彼此相邻的焊垫204P-1、焊垫204P-2用于传递电源(power)信号，且焊垫204G-1用于传递接地(GND)信号。其他焊垫单元列中的三个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，印刷电路板500c的焊垫单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列，周期性重复设置焊垫单元列204C1、焊垫单元列204C2、焊垫单元列204C3或焊垫单元列204C4。在本发明一些实施例中，沿第一方向300位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204C1(图中较上方的焊垫单元列204C1)的焊垫204G-2与另一个焊垫单元列204C1(图中较下方的焊垫单元列204C1)的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的焊垫分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图4所示，位于图中较上方的焊垫单元列204C1的焊垫204G-2用于传递接地(GND)信号，位于图中较下方的另一个焊垫单元列204C1的焊垫204P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，印刷电路板500c的焊垫单元列可沿第二方向302周期性重复设置。举例来说，如图4所示，焊垫单元列204C1沿第二方向302相邻于焊垫单元列204C2，焊垫单元列204C2沿第二方向302相邻于焊垫单元列204C3，焊垫单元列204C3沿第二方向302相邻于焊垫单元列204C4。在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204C1的焊垫204P-1与焊垫单元列204C2的焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图4所示，焊垫单元列204C1的焊垫204P-1沿第二方向302相邻于焊垫单元列204C2的焊垫204P-1，且焊垫单元列204C1的焊垫204P-1和焊垫单元列204C2的焊垫204P-1皆用于传递电源(power)信号。焊垫单元列204C1的焊垫204P-2沿第二方向302相邻于焊垫单元列204C2的焊垫204P-2，且焊垫单元列204C1的焊垫204P-2和焊垫单元列204C2的焊垫204P-2皆用于传递电源(power)信号。焊垫单元列204C1的焊垫204G-1沿第二方向302相邻于焊垫单元列204C2的焊垫204G-1，且焊垫单元列204C1的焊垫204G-1和焊垫单元列204C2的焊垫204G-1皆用于传递接地(GND)信号。沿第二方向302位于不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，配置于印刷电路板500c的板体200的基板侧表面201上且与焊垫204电连接的通孔配置成一通孔阵列211C。上述通孔阵列211C可由沿第一方向300和第二方向302周期性设置的多个通孔单元列形成，例如图4所示的通孔单元列210C1、210C2、210C3、210C4。在本发明一些实施例中，通孔单元列210C1、210C2、210C3、210C4分别与焊垫单元列204C1、204C2、204C3、204C4相隔一固定距离。在本发明一些实施例中，印刷电路板500c的通孔单元列包括沿第一方向300设置为一列的多个通孔。举例来说，如图4所示的通孔阵列211C的通孔单元列210C1、210C2、210C3、210C4分别由沿第一方向300设置为一列的三个通孔构成，上述三个通孔分别为沿第一方向300依序设置的通孔210P-1、通孔210G-1和通孔210G-2。通孔210P-1相邻焊垫204G-1，通孔210G-1相邻通孔210G-2，且通孔210G-1沿第一方向300位于通孔210P-1和通孔210G-2之间。每一通孔单元列210C1、210C2、210C3、210C4的通孔210P-1、通孔210G-1和通孔210G-2彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图4显示的通孔阵列211C以沿第一方向300周期性设置的两个通孔单元列(即位于较上方的通孔单元列210C1以及位于较下方的通孔单元列210C1)以及沿第二方向302周期性设置的四个通孔单元列(即通孔单元列210C1、210C2、210C3、210C4)来举例，但不以此为限，在其他实施例中，也可视需要改变通孔阵列211C的通孔单元列的行数和列数。
在本发明一些实施例中，印刷电路板500c的通孔单元列可沿第一方向300周期性重复设置。举例来说，可沿第一方向300在同一列，周期性重复设置通孔单元列210C1、通孔单元列210C2、通孔单元列210C3或通孔单元列210C4。在本发明一些实施例中，沿第一方向300位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210C1(图中较上方的通孔单元列210C1)的通孔210G-1与另一个通孔单元列210C1(图中较下方的通孔单元列210C1)的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，印刷电路板500c的通孔单元列可沿第二方向302周期性重复设置。举例来说，如图4所示，通孔单元列210C1沿第二方向302相邻于通孔单元列210C2，通孔单元列210C2沿第二方向302相邻于通孔单元列210C3，通孔单元列210C3沿第二方向302相邻于通孔单元列210C4。在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210C1的通孔210P-1与通孔单元列210C2的通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，焊垫单元列的焊垫沿第一方向300与相应的通孔单元列的通孔交错设置。举例来说，图4显示的焊垫单元列204C1的三个焊垫204P-1、焊垫204P-2和焊垫204G-1沿第一方向300与通孔单元列210C1的三个通孔210P-1、通孔210G-1和通孔210G-2交错设置。并且，沿第一方向300看去，通孔单元列210C1的第一个通孔210P-1位于焊垫单元列204C1的第一个焊垫204P-1和第二个焊垫204P-2之间。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
在本发明一些实施例中，焊垫单元列的不同焊垫分别与相应的通孔单元列的相应通孔分别沿第一方向300和沿第二方向302相隔一固定距离。举例来说，图4显示的焊垫单元列的焊垫204P-1与通孔单元列210C1的通孔210P-1分别沿第一方向300和沿第二方向302约相隔二分之一倍的间距D。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
如图4所示，在本发明一些实施例中，焊垫单元列的焊垫分别通过导电平面层图案电连接至相应的通孔单元列的通孔。并且，焊垫单元列中用于传递电源(power)信号的焊垫与相应的通孔单元列的通孔彼此为二对一的连接关系，且焊垫单元列中用于传递接地(GND)信号的焊垫与相应的通孔单元列的通孔彼此为一对二的连接关系。举例来说，焊垫单元列204C1的焊垫204P-1、204P-2分别通过两个导电平面层图案208P-1、208P-2电连接至通孔单元列210C1的同一个通孔210P-1，焊垫单元列204C1的焊垫204G-1通过两个导电平面层图案208G-1、208G-2电连接至通孔单元列210C1的两个通孔210G-1、210G-2。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系可依上述关系类推。
由于上述焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系，因此，在本发明一些实施例中，每一个通孔单元列210C1、210C2、210C3、210C4中的通孔210P-1用于传递电源(power)信号，且通孔210G-1、210G-2用于传递接地(GND)信号。上述通孔单元列的其他相邻两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的通孔分别用于传递电源(power)信号和接地(GND)信号。举例来说，如图4所示，位于图中较上方的通孔单元列210C1的通孔210G-2用于传递接地(GND)信号，位于图中较下方的另一个通孔单元列210C1的通孔210P-1用于传递电源(power)信号。位于沿第一方向300相邻的不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图4所示，通孔单元列210C1的通孔210P-1沿第二方向302相邻于通孔单元列210C2的通孔210P-1，且通孔单元列210C1的通孔210P-1和通孔单元列210C2的通孔210P-1皆用于传递电源(power)信号。通孔单元列210C1的通孔210G-1沿第二方向302相邻于通孔单元列210C2的通孔210G-1，且通孔单元列210C1的通孔210G-1和通孔单元列210C2的通孔210G-1皆用于传递接地(GND)信号。通孔单元列210C1的通孔210G-2沿第二方向302相邻于通孔单元列210C2的通孔210G-2，且通孔单元列210C1的通孔210G-2和通孔单元列210C2的通孔210G-2皆用于传递接地(GND)信号。沿第二方向302位于不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
接着利用图4说明穿过印刷电路板500c的通孔单元列210C1、210C2、210C3、210C4的通孔210P-1、210P-2和通孔210G-1与接合至印刷电路板500c的焊球侧表面203上且与相应通孔电连接的电容222C的位置关系。如图4所示，在本发明一些实施例中，每一个通孔单元列210C1、210C2、210C3、210C4电连接至一个电容222C。因此，电容222C可相应于通孔单元列的行数和列数周期性地设置。另外，电容222C具有沿第一方向300的一长度L和沿第二方向302的一宽度W。电容222C的长度L范围可大于或等于基板侧表面201上焊垫之间的间距D的两倍且小于间距D的三倍。电容222C的宽度W范围可大于或等于基板侧表面201上焊垫之间的间距D的一倍且小于间距D的两倍。举例来说，电容222C的尺寸可完全覆盖位于基板侧表面201上3(行)x2(列)的焊垫。
在本发明一些实施例中，电容222C具有第一电极224和第二电极226。在图4所示的实施例中，电容222C的第一电极224和第二电极226分别覆盖且电连接至通孔单元列210C1的通孔210P-1、通孔210G-1。换句话说，电容222C的第一电极224电连接至用于传递电源(power)信号的通孔210P-1且与通孔210P-1重叠，而电容222C的第二电极226电连接至用于传递接地(GND)信号的通孔210G-1且与通孔210G-1重叠。因此，通孔单元列210C1之与电容222C的第一电极224和第二电极226电连接的通孔210P-1、通孔210G-1位于电容222C-1的一边界内。
值得注意的是，在图4所示的实施例中，通孔单元列210C1中沿第一方向300配置且用于传递接地(GND)信号的第三个通孔210G-2可能不会重叠于电容222C的第一电极224和第二电极226。因此，电连接至沿第一方向300相邻的不同通孔单元列210C1的电容222C彼此之间会相隔一距离S。在本发明一些实施例中，距离S的范围可大于或等于基板侧表面201上焊垫之间的间距D的二分之一倍且小于间距D的一倍。并且，电连接至图4中较上方的通孔单元列210C1的电容222C的第二电极226会接近电连接至图4中较下方的另一个通孔单元列210C1的电容222C的第一电极224。沿第一方向300相邻的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系可依上述关系类推。
在本发明一些实施例中，电连接至通孔单元列210C2的电容222C与电连接至通孔单元列210C1的电容222C具有相同的配置。举例来说，电连接至通孔单元列210C2的电容222C的第一电极224和第二电极226分别覆盖且电连接至通孔单元列210C2的通孔210P-1、通孔210G-1。并且，沿第二方向302相邻的电容可为连续设置而不需彼此隔开。举例来说，电连接至通孔单元列210C2的电容222C与电连接至通孔单元列210C1的电容222C可为连续设置且彼此相连。沿第二方向302配置的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
图5为本发明一些实施例的印刷电路板500d的部分第一表面201的俯视示意图。上述附图中的各元件如有与图2～图3所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。在本发明一些实施例中，配置于印刷电路板500d的板体200的基板侧表面201上且与封装体(球栅阵列封装体)400电连接的焊垫204配置成一焊垫阵列205D。上述焊垫阵列205D可由沿第一方向300和第二方向302周期性设置的多个焊垫单元列形成，例如图5所示的焊垫单元列204D1、204D2、204D3、204D4。在本发明一些实施例中，印刷电路板500d的焊垫单元列包括沿第一方向300设置为一列的多个焊垫。举例来说，如图5所示，位于图中较上方的焊垫阵列205D的焊垫单元列204D1、204D2、204D3、204D4分别由沿第一方向300设置为一列的十二个焊垫构成，上述十二个焊垫分别为沿第一方向300依序设置的焊垫204P-1、焊垫204P-2、焊垫204G-1、焊垫204G-2、焊垫204P-3、焊垫204P-4、焊垫204G-3、焊垫204G-4、焊垫204P-5、焊垫204P-6、焊垫204G-5和焊垫204G-6。并且，每一焊垫单元列204D1、204D2、204D3、204D4的焊垫204P-1、焊垫204P-2、焊垫204G-1、焊垫204G-2、焊垫204P-3、焊垫204P-4、焊垫204G-3、焊垫204G-4、焊垫204P-5、焊垫204P-6、焊垫204G-5和焊垫204G-6彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图5显示的焊垫阵列205D以沿第一方向300设置的一个焊垫单元列204D1以及沿第二方向302周期性设置的四个焊垫单元列(即焊垫单元列204D1、204D2、204D3、204D4)来举例，但不以此为限，在其他实施例中，也可视需要改变焊垫阵列205D的焊垫单元列的行数和列数。
在本发明一些实施例中，每一个焊垫单元列204D1、204D2、204D3、204D4中的焊垫204P-1～204P-6用于传递电源(power)信号，焊垫204G-1～204G-6用于传递接地(GND)信号。举例来说，从第一方向300看去，位于每一个焊垫单元列204D1、204D2、204D3、204D4中的第一个焊垫204P-1、第二个焊垫204P-2、第五个焊垫204P-3、第六个焊垫204P-4、第九个焊垫204P-5和第十个焊垫204P-6用于传递电源(power)信号，而第三个焊垫204G-1、第四个焊垫204G-2、第七个焊垫204G-3、第八个焊垫204G-4、第十一个焊垫204G-5和第十二个焊垫204G-6用于传递接地(GND)信号。
在本发明一些实施例中，构成焊垫单元列204D1、204D2、204D3、204D4的十二个焊垫可分为沿第一方向300依序设置的三焊垫群，例如为第一焊垫群、第二焊垫群和第三焊垫群。并且，每一焊垫群分别包括四个焊垫。举例来说，第一焊垫群包括焊垫204P-1、焊垫204P-2、焊垫204G-1和焊垫204G-2，第二焊垫群包括焊垫204P-3、焊垫204P-4、焊垫204G-3和焊垫204G-4，而第三焊垫群包括焊垫204P-5、焊垫204P-6、焊垫204G-5和焊垫204G-6。在本发明一些实施例中，每一焊垫群的第一个焊垫和第二个焊垫用于传递电源(power)信号，而第三个焊垫和第四个焊垫用于传递接地(GND)信号。举例来说，第一焊垫群的焊垫204P-1和焊垫204P-2，第二焊垫群的焊垫204P-3和焊垫204P-4，第三焊垫群的焊垫204P-5和焊垫204P-6用于传递电源(power)信号。另外，第一焊垫群的焊垫204G-1和焊垫204G-2，第二焊垫群的焊垫204G-3和焊垫204G-4，第三焊垫群的焊垫204G-5和焊垫204G-6用于传递接地(GND)信号。
在本发明一些实施例中，印刷电路板500d的焊垫单元列可沿第一方向300周期性设置。举例来说，可沿第一方向300在同一列，周期性设置焊垫单元列204D1、焊垫单元列204D2、焊垫单元列204D3或焊垫单元列204D4。举例来说，沿第一方向300在同一列设置的两个焊垫单元列204D1中，第一个焊垫单元列204D1的第十二个焊垫204G-6(用于传递接地(GND)信号)相邻于第二个焊垫单元列204D1的第一个焊垫204P-1(用于传递电源(power)信号)(第二个焊垫单元列204D1未绘示于图5)。换句话说，沿第一方向300在同一列设置的两个焊垫单元列204D1中，第一个焊垫单元列204D1的第三焊垫群的第四个焊垫204G-6相邻于第二个焊垫单元列204D1的第一焊垫群的第一个焊垫204P-1。
在本发明一些实施例中，沿第一方向300位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。
在本发明一些实施例中，印刷电路板500d的焊垫单元列可沿第二方向302周期性重复设置。举例来说，如图5所示，焊垫单元列204D1沿第二方向302相邻于焊垫单元列204D2，焊垫单元列204D2沿第二方向302相邻于焊垫单元列204D3，焊垫单元列204D3沿第二方向302相邻于焊垫单元列204D4。在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫以间距D设置。举例来说，焊垫单元列204D1的焊垫204P-1与焊垫单元列204D2的焊垫204P-1彼此相邻且以上述间距D设置。换句话说，焊垫单元列204D1的第一焊垫群的第一个焊垫204P-1与焊垫单元列204D2的第一焊垫群的第一个焊垫204P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，沿第二方向302位于不同焊垫单元列中且彼此相邻的焊垫皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图5所示，焊垫单元列204D1的焊垫204P-1沿第二方向302相邻于焊垫单元列204D2的焊垫204P-1，且焊垫单元列204D1的焊垫204P-1和焊垫单元列204D2的焊垫204P-1皆用于传递电源(power)信号。焊垫单元列204D1的焊垫204G-1沿第二方向302相邻于焊垫单元列204D2的焊垫204G-1，且焊垫单元列204D1的焊垫204G-1和焊垫单元列204D2的焊垫204G-1皆用于传递接地(GND)信号。沿第二方向302位于不同焊垫单元列中且彼此相邻的两个焊垫的传递信号类型可依上述关系类推。
在本发明一些实施例中，配置于印刷电路板500d的板体200的基板侧表面201上且与焊垫204电连接的通孔配置成一通孔阵列211D。上述通孔阵列211D可由沿第一方向300和第二方向302周期性设置的多个通孔单元列形成，例如图5所示的通孔单元列210D1、210D2、210D3、210D4。在本发明一些实施例中，通孔单元列210D1、210D2、210D3、210D4分别与焊垫单元列204D1、204D2、204D3、204D4相隔一固定距离。在本发明一些实施例中，印刷电路板500d的通孔单元列包括沿第一方向300设置为一列的多个通孔。举例来说，如图5所示，位于图中较上方的通孔阵列211D的通孔单元列210D1、210D2、210D3、210D4分别由沿第一方向300设置为一列的十二个通孔构成，上述十二个通孔分别为沿第一方向300依序设置的通孔210P-1、通孔210P-2、通孔210G-1、通孔210G-2、通孔210P-3、通孔210P-4、通孔210G-3、通孔210G-4、通孔210P-5、通孔210P-6、通孔210G-5和通孔210G-6。每一通孔单元列210D1、210D2、210D3、210D4的通孔210P-1、通孔210P-2、通孔210G-1、通孔210G-2、通孔210P-3、通孔210P-4、通孔210G-3、通孔210G-4、通孔210P-5、通孔210P-6、通孔210G-5和通孔210G-6彼此之间以一间距(pitch)D设置。此外，为清楚绘示起见，图5显示的通孔阵列211D以沿第一方向300设置的一个通孔单元列210D1以及沿第二方向302周期性设置的四个通孔单元列(即通孔单元列210D1、210D2、210D3、210D4)来举例，但不以此为限，在其他实施例中，也可视需要改变通孔阵列211D的通孔单元列的行数和列数。
在本发明一些实施例中，每一个通孔单元列210D1、210D2、210D3、210D4中的通孔210P-1～210P-6用于传递电源(power)信号，通孔210G-1～210G-6用于传递接地(GND)信号。举例来说，从第一方向300看去，位于每一个通孔单元列210D1、210D2、210D3、210D4中的第一个通孔210P-1、第二个通孔210P-2、第五个通孔210P-3、第六个通孔210P-4、第九个通孔210P-5和第十个通孔210P-6用于传递电源(power)信号，而第三个通孔210G-1、第四个通孔210G-2、第七个通孔210G-3、第八个通孔210G-4、第十一个通孔210G-5和第十二个通孔210G-6用于传递接地(GND)信号。
在本发明一些实施例中，构成通孔单元列210D1、210D2、210D3、210D4的十二个通孔可分为沿第一方向300依序设置的三通孔群，例如为第一通孔群、第二通孔群和第三通孔群。并且，每一通孔群分别包括四个通孔。举例来说，第一通孔群包括通孔210P-1、通孔210P-2、通孔210G-1和通孔210G-2，第二通孔群包括通孔210P-3、通孔210P-4、通孔210G-3和通孔210G-4，而第三通孔群包括通孔210P-5、通孔210P-6、通孔210G-5和通孔210G-6。在本发明一些实施例中，每一通孔群的第一个通孔和第二个通孔用于传递电源(power)信号，而通孔第三个通孔和第四个通孔用于传递接地(GND)信号。举例来说，第一通孔群的通孔210P-1和通孔210P-2，第二通孔群的通孔210P-3和通孔210P-4，第三通孔群的通孔210P-5和通孔210P-6用于传递电源(power)信号。另外，第一通孔群的通孔210G-1和通孔210G-2，第二通孔群的通孔210G-3和通孔210G-4，第三通孔群的通孔210G-5和通孔210G-6用于传递接地(GND)信号。
在本发明一些实施例中，印刷电路板500d的通孔单元列可沿第一方向300周期性设置。举例来说，可沿第一方向300在同一列，周期性设置通孔单元列210D1、通孔单元列210D2、通孔单元列210D3或通孔单元列210D4。举例来说，沿第一方向300在同一列设置的两个通孔单元列210D1中，第一个通孔单元列210D1的第十二个通孔210G-6(用于传递接地(GND)信号)相邻于第二个通孔单元列210D1的第一个通孔210P-1(用于传递电源(power)信号)。换句话说，沿第一方向300在同一列设置的两个通孔单元列210D1中，第一个通孔单元列210D1的第三通孔群的第四个通孔210G-6相邻于第二个通孔单元列210D1的第一通孔群的第一个通孔210P-1。
在本发明一些实施例中，沿第一方向300位于不同通孔单元列中且彼此相邻的通孔以间距D设置。
在本发明一些实施例中，印刷电路板500d的通孔单元列可沿第二方向302周期性重复设置。举例来说，如图5所示，通孔单元列210D1沿第二方向302相邻于通孔单元列210D2，通孔单元列210D2沿第二方向302相邻于通孔单元列210D3，通孔单元列210D3沿第二方向302相邻于通孔单元列210D4。在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔以间距D设置。举例来说，通孔单元列210D1的通孔210P-1与通孔单元列210D2的通孔210P-1彼此相邻且以上述间距D设置。换句话说，通孔单元列210D1的第一通孔群的第一个通孔210P-1与通孔单元列210D2的第一通孔群的第一个通孔210P-1彼此相邻且以上述间距D设置。
在本发明一些实施例中，焊垫单元列的焊垫沿第一方向300与相应的通孔单元列的通孔交错设置。举例来说，图5显示的焊垫单元列204D1的十二个焊垫204P-1、焊垫204P-2、焊垫204G-1、焊垫204G-2、焊垫204P-3、焊垫204P-4、焊垫204G-3、焊垫204G-4、焊垫204P-5、焊垫204P-6、焊垫204G-5和焊垫204G-6沿第一方向300与通孔单元列210D1的十二个通孔210P-1、通孔210P-2、通孔210G-1、通孔210G-2、通孔210P-3、通孔210P-4、通孔210G-3、通孔210G-4、通孔210P-5、通孔210P-6、通孔210G-5和通孔210G-6交错设置。换句话说，焊垫单元列204D1的每一焊垫群的第一个焊垫至第四个焊垫沿第一方向300与对应的通孔群的第一个通孔至第四个通孔交错设置。举例来说，焊垫单元列204D1的第一焊垫群的第一个焊垫至第四个焊垫(焊垫204P-1、焊垫204P-2、焊垫204G-1、焊垫204G-2)沿第一方向300与通孔单元列210D1的第一通孔群的第一个通孔至第四个通孔(通孔210P-1、通孔210P-2、通孔210G-1、通孔210G-2)交错设置。并且，沿第一方向300看去，焊垫单元列204D1的第一个焊垫204P-1位于通孔单元列210D1的第一个通孔210P-1和第二个通孔210P-2之间。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
在本发明一些实施例中，焊垫单元列的不同焊垫分别与相应的通孔单元列的相应通孔分别沿第一方向300和沿第二方向302相隔一固定距离。举例来说，图5显示的焊垫单元列的焊垫204P-1与通孔单元列210D1的通孔210P-1分别沿第一方向300和沿第二方向302约相隔二分之一倍的间距D。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的位置关系可依上述关系类推。
如图5所示，在本发明一些实施例中，焊垫单元列的不同焊垫分别通过导电平面层图案电连接至相应的通孔单元列的不同通孔，且焊垫单元列的焊垫与相应的通孔单元列的通孔彼此为一对一的连接关系。举例来说，焊垫单元列204D1的十二个焊垫204P-1、焊垫204P-2、焊垫204G-1、焊垫204G-2、焊垫204P-3、焊垫204P-4、焊垫204G-3、焊垫204G-4、焊垫204P-5、焊垫204P-6、焊垫204G-5和焊垫204G-6分别通过导电平面层图案208P-1、208P-2、208G-1、208G-2、208P-3、208P-4、208G-3、208G-4、208P-5、208P-6、208G-5和208G-6电连接至通孔单元列210D1的十二个通孔210P-1、通孔210P-2、通孔210G-1、通孔210G-2、通孔210P-3、通孔210P-4、通孔210G-3、通孔210G-4、通孔210P-5、通孔210P-6、通孔210G-5和通孔210G-6。其他焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系可依上述关系类推。
由于上述焊垫单元列的焊垫与相应的通孔单元列的通孔之间的电连接关系，因此，在本发明一些实施例中，每一个通孔单元列210D1、210D2、210D3、210D4中的通孔210P-1～210P-6用于传递电源(power)信号，通孔210G-1～210G-6用于传递接地(GND)信号。举例来说，从第一方向300看去，位于每一个通孔单元列210D1、210D2、210D3、210D4中的第一个通孔210P-1、第二个通孔210P-2、第五个通孔210P-3、第六个通孔210P-4、第九个通孔210P-5和第十个通孔210P-6用于传递电源(power)信号，而第三个通孔210G-1、第四个通孔210G-2、第七个通孔210G-3、第八个通孔210G-4、第十一个通孔210G-5和第十二个通孔210G-6用于传递接地(GND)信号。上述通孔单元列的其他相邻两个通孔的传递信号类型可依上述关系类推。
在本发明一些实施例中，沿第二方向302位于不同通孔单元列中且彼此相邻的通孔皆用于传递电源(power)信号或接地(GND)信号。举例来说，如图5所示，通孔单元列210D1的通孔210P-1沿第二方向302相邻于通孔单元列210D2的通孔210P-1，且通孔单元列210D1的通孔210P-1和通孔单元列210D2的通孔210P-1皆用于传递电源(power)信号。通孔单元列210D1的通孔210G-1沿第二方向302相邻于通孔单元列210D2的通孔210G-1，且通孔单元列210D1的通孔210G-1和通孔单元列210D2的通孔210G-1皆用于传递接地(GND)信号。沿第二方向302位于不同通孔单元列中且彼此相邻的两个通孔的传递信号类型可依上述关系类推。
接着利用图5说明穿过印刷电路板500d的通孔单元列210D1、210D2、210D3、210D4的通孔210P-1～210P-6和通孔210G-1～210G-6与接合至印刷电路板500d的焊球侧表面203上且与相应通孔电连接的电容222D-1、222D-2、222D-3和222D-4的位置关系。如图5所示，在本发明一些实施例中，每一个通孔单元列210D1、210D2、210D3、210D4电连接至沿第一方向300依序设置的四个电容222D-1、222D-2、222D-3和222D-4。因此，电容222D-1、222D-2、222D-3和222D-4可相应于通孔单元列的行数和列数周期性地设置。另外，电容222D-1、222D-2、222D-3和222D-4分别具有沿第一方向300的一长度L和沿第二方向302的一宽度W。电容222D-1、222D-2、222D-3和222D-4的长度L范围可大于或等于基板侧表面201上焊垫之间的间距D的两倍且小于间距D的三倍。电容222D-1、222D-2、222D-3和222D-4的宽度W范围可大于或等于基板侧表面201上焊垫之间的间距D的一倍且小于间距D的两倍。举例来说，电容222D-1、222D-2、222D-3和222D-4的尺寸可完全覆盖位于基板侧表面201上3(行)x2(列)的焊垫。
在本发明一些实施例中，电容222D-1具有第一电极224-1和第二电极226-1，电容222D-2具有第一电极224-2和第二电极226-2，电容222D-3具有第一电极224-3和第二电极226-3，而电容222D-4具有第一电极224-4和第二电极226-4。在图5所示的实施例中，电容222D-1的第一电极224-1覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第一个通孔210P-1和第二个通孔210P-2，且第二电极226-1覆盖且电连接至通孔单元列210D1的中沿第一方向300配置的第三个通孔通孔210G-1。换句话说，电容222D-1的第一电极224-1电连接至用于传递电源(power)信号的两个通孔210P-1和通孔210P-2且与通孔210P-1和通孔210P-2重叠，而电容222D-1的第二电极226-1电连接至用于传递接地(GND)信号的一个通孔210G-1且与通孔210G-1重叠。并且，通孔单元列210D1之与电容222D-1的第一电极224-1和第二电极226-1电连接的通孔210P-1、通孔210P-2和通孔210G-1位于电容222D-1的一边界内。
在本发明一些实施例中，电容222D-1的第一电极224-1接触且电连接至通孔单元列210D1的第一通孔群的第一个通孔和第二个通孔(通孔210P-1和通孔210P-2)，而第一电容222D-1的第二电极226-1接触且电连接至通孔单元列210D1的第一通孔群的第三个通孔(通孔210G-1)。
另外，在图5所示的实施例中，电容222D-2的第一电极224-2覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第五个通孔210P-3和第六个通孔210P-4，且第二电极226-2覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第四个通孔210G-2。换句话说，电容222D-2的第一电极224-2电连接至用于传递电源(power)信号的两个通孔210P-3和通孔210P-4且与通孔210P-3和通孔210P-4重叠，而电容222D-2的第二电极226-2电连接至用于传递接地(GND)信号的通孔210G-2且与通孔210G-2重叠。并且，通孔单元列210D1之与电容222D-2的第一电极224-2和第二电极226-2电连接的通孔210P-3、通孔210P-4、通孔210G-2位于电容222D-2的一边界内。
在本发明一些实施例中，电容222D-2的第一电极224-2接触且电连接至通孔单元列210D1的第二通孔群的第一个通孔和第二个通孔(通孔210P-3和通孔210P-4)，且第二电容222D-2的第二电极226-2接触且电连接至通孔单元列210D1的第一通孔群的第四个通孔(通孔210G-2)。
在本发明一些实施例中，通孔单元列210D1中沿第一方向300配置且用于传递接地(GND)信号的第三个通孔210G-1部分重叠于且电连接至电容222D-1的第二电极226-1，用于传递接地(GND)信号的第四个通孔210G-2部分重叠于且电连接至电容222D-2的第二电极226-2。因此，电连接至图5中通孔单元列210D1的电容222D-1的第二电极226-2会接近电容222D-2的第二电极226-2。在本发明一些实施例中，电容222D-1与电容222D-2彼此之间会相隔一距离S1。在本发明一些实施例中，距离S1的范围可小于基板侧表面201上焊垫之间的间距D的二分之一倍。在本发明其他实施例中，电容222D-1与电容222D-2可连续设置而不需彼此隔开。
此外，在图5所示的实施例中，电容222D-3的第一电极224-3覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第九个通孔210P-5，且第二电极226-3覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第七个通孔210G-3和第八个通孔210G-4。换句话说，电容222D-3的第一电极224-3电连接至用于传递电源(power)信号的一个通孔210P-5且与通孔210P-5重叠，而电容222D-3的第二电极226-3电连接至用于传递接地(GND)信号的两个通孔210G-3、通孔210G-4且与通孔210G-3、通孔210G-4重叠。并且，通孔单元列210D1之与电容222D-3的第一电极224-3和第二电极226-3电连接的通孔210P-5、通孔210G-3、通孔210G-4位于电容222D-3的一边界内。
在本发明一些实施例中，电容222D-3的第一电极224-3接触且电连接至通孔单元列210D1的第三通孔群的第一个通孔(通孔210P-5)，且电容222D-3的第二电极226-3接触且电连接至通孔单元列210D1的第二通孔群的第三个通孔和第四个通孔(通孔210G-3、通孔210G-4)。
此外，在图5所示的实施例中，电容222D-4的第一电极224-4覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第十个通孔210P-6，且第二电极226-4覆盖且电连接至通孔单元列210D1中沿第一方向300配置的第十一个通孔210G-5和第十二个通孔210G-6。换句话说，电容222D-4的第一电极224-4电连接至用于传递电源(power)信号的一个通孔210P-6且与通孔210P-6重叠，而电容222D-4的第二电极226-4电连接至用于传递接地(GND)信号的两个通孔210G-5、通孔210G-6且与通孔210G-5、通孔210G-6重叠。并且，通孔单元列210D1之与电容222D-4的第一电极224-4和第二电极226-4电连接的通孔210P-5、通孔210G-5、通孔210G-6位于电容222D-3的一边界内。
在本发明一些实施例中，电容222D-4的第一电极224-4接触且电连接至通孔单元列210D1的第三通孔群的第二个通孔(通孔210P-6)，且电容222D-4的第二电极226-4接触且电连接至通孔单元列210D1的第三通孔群的第三个通孔和第四个通孔(通孔210G-5、通孔210G-6)。
值得注意的是，在图5所示的实施例中，通孔单元列210D1中沿第一方向300配置且用于传递电源(power)信号的第六个通孔210P-4部分重叠于且电连接至电容222D-2的第一电极224-2，用于传递接地(GND)信号的第七个通孔210G-3部分重叠于且电连接至电容222D-3的第二电极226-3。因此，电连接至同一通孔单元列210D1的电容222D-2、222D-3彼此之间会相隔一距离S2。在本发明一些实施例中，距离S1的范围可大于或等于基板侧表面201上焊垫之间的间距D的二分之一倍且小于间距D的一倍。并且，电容222D-2中耦接至传递电源(power)信号的通孔210G-2的第一电极224-2接近于电容222D-3中耦接至传递接地(GND)信号的通孔210G-3的第二电极226-3。位于同一通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
在本发明一些实施例中，电连接至通孔单元列210D2的电容222D-1、222D-2、222D-3和222D-4与电连接至通孔单元列210D1的电容222D-1、222D-2、222D-3和222D-4具有相同的配置。举例来说，电连接至通孔单元列210D2的电容222D-1的第一电极224-1覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第一个通孔210P-1和第二个通孔210P-2，且第二电极226-1覆盖且电连接至通孔单元列210D2的中沿第一方向300配置的第三个通孔通孔210G-1。电容222D-2的第一电极224-2覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第五个通孔210P-3和第六个通孔210P-4，且第二电极226-2覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第四个通孔210G-2。电容222D-3的第一电极224-3覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第九个通孔210P-5，且第二电极226-3覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第七个通孔210G-3和第八个通孔210G-4。电容222D-4的第一电极224-4覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第十个通孔210P-6，且第二电极226-4覆盖且电连接至通孔单元列210D2中沿第一方向300配置的第十一个通孔210G-5和第十二个通孔210G-6。并且，沿第二方向302相邻的电容可为连续设置而不需彼此隔开。举例来说，电连接至通孔单元列210D2的电容222D-1与电连接至通孔单元列210D1的电容222D-1可为连续设置且彼此相连。沿第二方向302配置的不同通孔单元列的通孔与相应的电容的第一电极和第二电极之间的电连接关系以及两个电容之间的相隔距离可依上述关系类推。
本发明实施例提供一种印刷电路板及一种半导体封装结构。上述印刷电路板例如为用于承载一球栅阵列封装体(ball grid array package，BGA package)的印刷电路板。上述半导体封装结构例如为一球栅阵列封装结构(ball grid array package structure，BGA package structure)。上述半导体封装结构的印刷电路板具有电连接至球栅阵列封装体的电源焊垫和接地焊垫，以及相应的电源通孔和接地通孔。在本发明一些实施例中，上述半导体封装结构的印刷电路板具有通孔阵列，其包括沿第一方向和第二方向周期性设置的多个通孔单元列。在本发明一些实施例中，通孔单元列包括穿过印刷电路板的板体且用以电连接电容的六个沿第一方向设置的通孔，其中彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号。在本发明一些实施例中，通孔单元列包括三个沿第一方向设置的通孔，从第一方向看去的第一个通孔用于传递电源(power)信号，第三个通孔用于传递接地(GND)信号，且第二个通孔用于传递电源(power)信号或接地(GND)信号。在本发明一些实施例中，通孔单元列包括沿第一方向依序设置的一第一通孔群、一第二通孔群和一第三通孔群。第一通孔群至第三通孔群分别包括穿过板体且用以电连接电容的一第一通孔、一第二通孔、一第三通孔和一第四通孔，从第一方向看去第一通孔和该第二通孔用于传递电源(power)信号，该第三通孔和该第四通孔用于传递接地(GND)信号。上述半导体封装结构的印刷电路板利用上述的电源通孔和接地通孔的配置方式，以使接合于印刷电路板的焊球侧表面的电容(例如去耦合电容)的排列更为紧密，可提升电容密度。并且，本发明实施例的印刷电路板的因具有排列紧密的电容，以有效降低印刷电路板中电源通路的阻抗(impedance)具有较佳的电源完整性(power integrity，PI)。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种印刷电路板，包括：
板体，具有彼此相对的第一表面和第二表面，其中该第一表面用以接合一线路基板，该第二表面用以接合一电容；以及
通孔阵列，包括沿一第一方向周期性设置的多个通孔单元列，其中该些通孔单元列分别包括穿过该板体且用以电连接该电容的多个通孔，且该些通孔包括：
沿该第一方向依序设置的第一通孔、第二通孔、第三通孔、第四通孔、第五通孔和第六通孔，其中该第一通孔至该第六通孔中的彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号，
其中该些通孔单元列中的其中一个该通孔单元列的该第六通孔与其相邻的其中另一个该通孔单元列的该第一通孔彼此相邻，且其中一个该通孔单元列的该第六通孔和其中另一个该通孔单元列的该第一通孔分别用于传递电源(power)信号和接地(GND)信号。
2.如权利要求1所述的印刷电路板，其中该些通孔单元列中的该第一通孔、该第三通孔和该第五通孔用于传递电源(power)信号，其中该第二通孔、该第四通孔和该第六通孔用于传递接地(GND)信号。
3.如权利要求1所述的印刷电路板，其中该些通孔单元列中的该第一通孔、该第三通孔和该第五通孔用于传递接地(GND)信号，其中该第二通孔、该第四通孔和该第六通孔用于传递电源(power)信号。
4.如权利要求1所述的印刷电路板，其中该通孔阵列的部分该些通孔单元列沿不同于该第一方向的一第二方向周期性设置，其中一个该通孔单元列的该第一通孔沿该第二方向相邻于其中又一个该通孔单元列的该第一通孔，且其中一个该通孔单元列的该第一通孔和其中又一个该通孔单元列的该第一通孔皆用于传递电源(power)信号或接地(GND)信号。
5.如权利要求1所述的印刷电路板，还包括：
焊垫阵列，设置于该板体的该第一表面上，与该通孔阵列单元相隔一距离，其中该焊垫阵列包括沿一第一方向周期性设置的多个焊垫单元列，其中该些焊垫单元列分别包括设置为一列的多个焊垫，且该些焊垫包括：
沿一第一方向依序设置的一第一焊垫、一第二焊垫、一第三焊垫、一第四焊垫、一第五焊垫和一第六焊垫，
其中该些焊垫单元列的其中一个该焊垫单元列的该第一焊垫、该第二焊垫、该第三焊垫、该第四焊垫、该第五焊垫和该第六焊垫分别电连接至该些通孔单元列中的其中一个该通孔单元列的该第一通孔、该第二通孔、该第三通孔、该第四通孔、该第五通孔和该第六通孔。
6.如权利要求5所述的印刷电路板，其中该些焊垫单元列的其中一个该焊垫单元列的该第一焊垫、该第二焊垫、该第三焊垫、该第四焊垫、该第五焊垫和该第六焊垫沿该第一方向分别与该些通孔单元列中的其中一个该通孔单元列的该第一通孔、该第二通孔、该第三通孔、该第四通孔、该第五通孔和该第六通孔交错设置。
7.如权利要求1所述的印刷电路板，还包括：
第一电容，接合至该印刷电路板的该第二表面，其中该第一电容的第一电极和第二电极分别覆盖且电连接至该些通孔单元列的其中一个该通孔单元列的该第一通孔和该第二通孔。
8.如权利要求7所述的印刷电路板，还包括：
第二电容，接合至该印刷电路板的该第二表面，其中该第二电容的第一电极和第二电极分别覆盖且电连接至该第五通孔和该第四通孔。
9.如权利要求8所述的印刷电路板，其中与该第一电容和该第二电容电连接的该通孔单元列的该第三通孔和该第六通孔不与该第一电容或该第二电容的该第一电极和该第二电极直接接触。
10.如权利要求8所述的印刷电路板，还包括：
第三电容，接合至该印刷电路板的该第二表面，其中该第三电容的一第一电极和一第二电极分别覆盖且电连接至其中又一个该通孔单元列的该第一通孔和该第二通孔。
11.一种半导体封装结构，包括：
印刷电路板，包括：
板体，具有彼此相对的第一表面和第二表面；以及
通孔阵列，包括沿一第一方向周期性设置的多个通孔单元列，其中该些通孔单元列分别包括穿过该板体且用以电连接该电容的多个通孔，且该些通孔包括：
沿该第一方向依序设置的第一通孔、第二通孔、第三通孔、第四通孔、第五通孔和第六通孔，其中该第一通孔至该第六通孔中的彼此相邻的其中两个通孔分别用于传递电源(power)信号和接地(GND)信号；
封装体，接合至该印刷电路板的该第一表面；以及
第一电容，接合至该印刷电路板的该第二表面，其中该第一电容的第一电极和第二电极分别覆盖且电连接至该些通孔单元列的其中一个该通孔单元列的该第一通孔和该第二通孔。
12.如权利要求11所述的半导体封装结构，其中该封装体包括线路基板和芯片，其中该芯片设置于该线路基板的一芯片侧表面上，其中该印刷电路板设置于该线路基板的一焊锡凸块侧表面上。
13.如权利要求11所述的半导体封装结构，其中该些通孔单元列中的其中一个该通孔单元列的该第六通孔与其相邻的其中另一个该通孔单元列的该第一通孔彼此相邻，且其中一个该通孔单元列的该第六通孔和其中另一个该通孔单元列的该第一通孔分别用于传递电源(power)信号和接地(GND)信号。
14.如权利要求13所述的半导体封装结构，其中该通孔阵列的部分该些通孔单元列沿不同于该第一方向的一第二方向周期性设置，其中一个该通孔单元列的该第一通孔沿该第二方向相邻于其中又一个该通孔单元列的该第一通孔，且其中一个该通孔单元列的该第一通孔和其中又一个该通孔单元列的该第一通孔皆用于传递电源(power)信号或接地(GND)信号。
15.如权利要求14所述的半导体封装结构，其中与该第一电容的该第一电极和该第二电极电连接的该通孔单元列的该第一通孔和该第二通孔位于该第一电容的一边界内。
16.如权利要求14所述的半导体封装结构，还包括：
第二电容，接合至该印刷电路板的该第二表面，其中该第二电容的第一电极和第二电极分别覆盖且电连接至该第五通孔和该第四通孔。
17.如权利要求16所述的半导体封装结构，其中与该第一电容和该第二电容电连接的该通孔单元列的该第三通孔和该第六通孔不与该第一电容或该第二电容的该第一电极和该第二电极直接接触。
18.如权利要求16所述的半导体封装结构，还包括：
第三电容，接合至该印刷电路板的该第二表面，其中该第三电容的第一电极和第二电极分别覆盖且电连接至其中又一个该通孔单元列的该第一通孔和该第二通孔。
19.如权利要求11所述的半导体封装结构，还包括：
焊垫阵列，设置于该板体的该第一表面上，与该通孔阵列单元相隔一距离，其中该焊垫阵列包括沿一第一方向周期性设置的多个焊垫单元列，其中该些焊垫单元列分别包括设置为一列的多个焊垫，且该些焊垫包括：
沿一第一方向依序设置的第一焊垫、第二焊垫、第三焊垫、第四焊垫、第五焊垫和第六焊垫，
其中该些焊垫单元列的其中一个该焊垫单元列的该第一焊垫、该第二焊垫、该第三焊垫、该第四焊垫、该第五焊垫和该第六焊垫分别电连接至该些通孔单元列中的其中一个该通孔单元列的该第一通孔、该第二通孔、该第三通孔、该第四通孔、该第五通孔和该第六通孔。
20.如权利要求19所述的半导体封装结构，其中该些焊垫单元列的其中一个该焊垫单元列的该第一焊垫、该第二焊垫、该第三焊垫、该第四焊垫、该第五焊垫和该第六焊垫沿该第一方向分别与该些通孔单元列中的其中一个该通孔单元列的该第一通孔、该第二通孔、该第三通孔、该第四通孔、该第五通孔和该第六通孔交错设置。
CN201710569338.2A 2017-06-22 2017-07-13 印刷电路板和半导体封装结构 Active CN107318216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106120870 2017-06-22
TW106120870A TWI686113B (zh) 2017-06-22 2017-06-22 印刷電路板和半導體封裝結構

Publications (2)

Publication Number Publication Date
CN107318216A true CN107318216A (zh) 2017-11-03
CN107318216B CN107318216B (zh) 2019-10-18

Family

ID=60177730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710569338.2A Active CN107318216B (zh) 2017-06-22 2017-07-13 印刷电路板和半导体封装结构

Country Status (3)

Country Link
US (3) US10568198B2 (zh)
CN (1) CN107318216B (zh)
TW (1) TWI686113B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111698826A (zh) * 2019-12-30 2020-09-22 重庆芯讯通无线科技有限公司 Pdn电路和物联网模块
WO2023019824A1 (zh) * 2021-08-19 2023-02-23 北京爱芯科技有限公司 一种基板及其封装结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020214148A1 (en) * 2019-04-15 2020-10-22 Hewlett-Packard Development Company, L.P. Printed circuit boards with electrical contacts and solder joints of higher melting temperatures
CN110312363B (zh) * 2019-06-24 2020-10-16 维沃移动通信有限公司 一种印刷电路板组件及终端
US10957651B2 (en) * 2019-08-07 2021-03-23 Nvidia Corp. Package level power gating
CN110504934B (zh) * 2019-08-28 2020-04-07 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
TWI763015B (zh) * 2020-02-18 2022-05-01 財團法人工業技術研究院 具導電通孔陣列基板之電子裝置
CN113347786B (zh) 2020-02-18 2023-12-26 财团法人工业技术研究院 具导电通孔阵列基板的电子装置
JP2021175073A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021174854A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
KR20220072366A (ko) * 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이를 포함하는 반도체 패키지
US11963289B2 (en) * 2022-04-19 2024-04-16 Dell Products L.P. PCB for heatsink based power delivery

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610971A (zh) * 2001-06-26 2005-04-27 英特尔公司 具有垂直连接电容器的电子装置及其制造方法
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦
US20070177364A1 (en) * 2006-01-31 2007-08-02 Microsoft Corporation High density surface mount part array layout and assembly technique
US20080179083A1 (en) * 2007-01-30 2008-07-31 Mcdata Corporation Electrical terminal footprints for a printed circuit board
US8759689B2 (en) * 2011-01-04 2014-06-24 Alcatel Lucent Land pattern for 0201 components on a 0.8 mm pitch array
EP2808890A1 (en) * 2012-01-27 2014-12-03 Panasonic Corporation Multilayer printed board
CN103491720B (zh) * 2013-09-16 2017-06-20 华为技术有限公司 一种印刷电路板的制作方法及印刷电路板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960591A (zh) * 2008-03-28 2011-01-26 日本电气株式会社 半导体装置、其制造方法、印刷电路板及电子设备
TWI586205B (zh) * 2012-11-26 2017-06-01 魏慶德 Ｌｅｄ驅動電路之直流核心電路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610971A (zh) * 2001-06-26 2005-04-27 英特尔公司 具有垂直连接电容器的电子装置及其制造方法
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦
US20070177364A1 (en) * 2006-01-31 2007-08-02 Microsoft Corporation High density surface mount part array layout and assembly technique
US20080179083A1 (en) * 2007-01-30 2008-07-31 Mcdata Corporation Electrical terminal footprints for a printed circuit board
US8759689B2 (en) * 2011-01-04 2014-06-24 Alcatel Lucent Land pattern for 0201 components on a 0.8 mm pitch array
EP2808890A1 (en) * 2012-01-27 2014-12-03 Panasonic Corporation Multilayer printed board
CN103491720B (zh) * 2013-09-16 2017-06-20 华为技术有限公司 一种印刷电路板的制作方法及印刷电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111698826A (zh) * 2019-12-30 2020-09-22 重庆芯讯通无线科技有限公司 Pdn电路和物联网模块
WO2023019824A1 (zh) * 2021-08-19 2023-02-23 北京爱芯科技有限公司 一种基板及其封装结构

Also Published As

Publication number Publication date
US20180374789A1 (en) 2018-12-27
US10568198B2 (en) 2020-02-18
US10568199B2 (en) 2020-02-18
CN107318216B (zh) 2019-10-18
US20180376582A1 (en) 2018-12-27
US10568200B2 (en) 2020-02-18
US20180374790A1 (en) 2018-12-27
TW201906510A (zh) 2019-02-01
TWI686113B (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN107318216A (zh) 印刷电路板和半导体封装结构
CN104409439B (zh) 线路基板
JP6799627B2 (ja) Ｒｇｂ−ｌｅｄパッケージモジュール及びそのディスプレイ
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
CN100492638C (zh) 半导体器件的堆叠封装
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
CN104409440A (zh) 线路基板和封装结构
CN103545286B (zh) 线路基板、半导体封装结构及线路基板制作工艺
US11483931B2 (en) All-directions embeded module, method for manufacturing the all-directions embeded module, and all-directions packaging structure
CN107333387B (zh) 印刷电路板和半导体封装结构
CN107396530B (zh) 印刷电路板和半导体封装结构
CN102693968B (zh) 芯片堆叠封装结构
JP2004207741A (ja) 電子素子と信号伝達用多層ｐｃ基板との信号接続技術
US20050110167A1 (en) Routing scheme for differential pairs in flip chip substrates
CN213816147U (zh) 芯片封装结构、芯片及电子设备
CN2550903Y (zh) 覆晶芯片及覆晶构装基板
CN2569340Y (zh) 覆晶芯片
US7143509B2 (en) Circuit board and processing method thereof
CN101577268A (zh) 用于一堆叠式集成电路芯片的封装结构
KR20000059562A (ko) 다층 플렉시블 기판
CN110136911A (zh) 线圈结构及其制作方法
JP2006506822A (ja) 多層信号配線デバイス上の電子部品の実装技術

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.