CN107316866A - 射频开关及其制造方法 - Google Patents

射频开关及其制造方法 Download PDF

Info

Publication number
CN107316866A
CN107316866A CN201610266684.9A CN201610266684A CN107316866A CN 107316866 A CN107316866 A CN 107316866A CN 201610266684 A CN201610266684 A CN 201610266684A CN 107316866 A CN107316866 A CN 107316866A
Authority
CN
China
Prior art keywords
grid
switch
source
drain region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610266684.9A
Other languages
English (en)
Other versions
CN107316866B (zh
Inventor
杨晓芳
王鷁奇
蔡建祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610266684.9A priority Critical patent/CN107316866B/zh
Publication of CN107316866A publication Critical patent/CN107316866A/zh
Application granted granted Critical
Publication of CN107316866B publication Critical patent/CN107316866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种射频开关及其制造方法。所述射频开关包括衬底，所述衬底上形成有间隔分布的多个单元，相邻单元之间由STI隔离；每个单元包括第一栅极和第二栅极，所述第一栅极和第二栅极相邻的一侧的衬底中形成有公共源/漏区，所述第一栅极的另一侧与STI之间形成有源区，所述第二栅极的另一侧与STI之间形成有漏区，所述公共源/漏区、源区、漏区及STI上形成有一层连接层，以降低MOM源漏寄生电容。本发明通过在源区、公共源/漏区、漏区及SIT上设置连接层，使得在源漏区上不用形成插塞和金属线，一方面降低了由于MOM源漏寄生电容，减少了损耗；另一方面也优化了器件结构，简化了制作工艺。

Description

射频开关及其制造方法
技术领域
本发明涉及射频结构及其制造领域，特别是涉及一种射频开关及其制造方法。
背景技术
目前，各种通信标准根据无线通信技术的发展也同时发展。另外，根据无线通信模块的小型化和便携通信终端的性能的改善，对个人便携通信终端符合多个通信标准的需求变得明显。因此，个人便携通信终端应该以其操作的频带数量增加。
即，新的通信技术补充现有的第二代(2G)和第三代(3G)通信技术，使得使用第四代(4G)通信方案(诸如长期演进(LTE))的通信终端得到发展。另外，在Wi-Fi通信领域，便携通信终端除了现有的IEEE802.11b/g/n协议之外已实现以IEEE802.11ac标准进行操作的能力以提高其可销售性。
根据该趋势，已在收发机的前面设置前端模块并与其集成。在该情况下，支持发射和接收模式的射频开关应运而生。射频开关应该尽量保持发射器和接收器的特征。尤其是，射频开关在发射模式中应该具有低的插入损耗和高P1dB级别(P1dB level)，并且在接收模式中应该具有低噪声。另外，在发射模式，接收器侧的开关可能由于非常大的信号而被无意地开启。该操作可能降低发射器的开关的P1dB级别并劣化发射器和接收器之间的隔离特性。
如图1所示，现有技术中的射频开关，包括衬底1，在衬底1中的浅沟槽隔离(STI)3将衬底分为多个单元，每个单元包括两个栅极结构2以及栅极结构2两侧的源/漏区4，源/漏区4通过插塞5和金属线6引出。
研究发现，在制作过程中增大器件的尺寸有利于获得大功率的射频开关。然而，在实际生产中发现结果却不尽如人意，有着很大的损耗，这是目前所急需改进的。
发明内容
本发明的目的在于提供一种射频开关及其制造方法，解决现有技术中射频开关损耗大的问题。
为解决上述技术问题，本发明提供一种射频开关，包括衬底，所述衬底上形成有间隔分布多个单元，相邻单元之间由STI隔离；每个单元包括第一栅极和第二栅极，所述第一栅极和第二栅极相邻的一侧的衬底中形成有公共源/漏区，所述第一栅极的另一侧与STI之间形成有源区，所述第二栅极的另一侧与STI之间形成有漏区，所述公共源/漏区、源区、漏区及STI上形成有一层连接层。
可选的，对于所述的射频开关，所述连接层的材质为多晶硅。
可选的，对于所述的射频开关，所述连接层的厚度为
可选的，对于所述的射频开关，所述第一栅极和第二栅极呈叉指状排列。
可选的，对于所述的射频开关，所述连接层的形状为蛇形。
相应的，本发明还提供一种射频开关的制造方法，包括：
提供衬底；
在所述衬底中形成STI以划分多个单元区域；
在每个单元区域中衬底上形成第一栅极和第二栅极；
在STI与所述第一栅极之间的衬底中形成源区，在所述第一栅极和第二栅极之间的衬底中形成公共源/漏区，在第二栅极与STI之间的衬底中形成漏区；
在所述源区、公共源/漏区、漏区及STI上形成连接层。
可选的，对于所述的射频开关的制造方法，所述连接层的材质为多晶硅。
可选的，对于所述的射频开关的制造方法，所述连接层的厚度为
可选的，对于所述的射频开关的制造方法，采用CVD工艺形成所述连接层。
可选的，对于所述的射频开关的制造方法，所述第一栅极和第二栅极呈叉指状排列。
可选的，对于所述的射频开关的制造方法，所述连接层的形状呈蛇形。
本发明提供的射频开关及其制造方法，通过在源区、公共源/漏区、漏区及SIT上设置连接层，使得在源漏区上不用形成插塞和金属线，这一方面大大的降低了由于MOM源漏寄生电容，减少了损耗，从而改善了射频开关的性能；另一方面也优化了器件结构，简化了制作工艺，有利于提高器件的可靠性和生产效率。
附图说明
图1为现有技术中的射频开关的结构示意图；
图2为图1中的金属线的俯视示意图；
图3为本发明一实施例中的射频开关的结构示意图；
图4为本发明一实施例中的射频开关的制造方法的流程图；
图5-图8为本发明一实施例中的射频开关在制造过程中的结构示意图；
图9为本发明一实施例中的射频开关的俯视示意图。
具体实施方式
下面将结合示意图对本发明的射频开关及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人发现，之所以在目前获得的射频开关实际功率不尽如人意，是由于目前在扩大器件尺寸(例如源漏的面积增大)的需求下，如图2所示，后段工艺形成的金属线6，被制作成呈指状交叉，这导致了MOM(金属-氧化物-金属)源漏寄生电容的增长，会引起较强的耦合损耗，在很大程度上干扰了射频开关的功率。基于此，发明人经过长期研究后认为，在源漏区上形成一层连接层，如此可以减少金属线6的数量，增大相邻金属线之间的距离，也就降低了MOM源漏寄生电容，从而改善了射频开关的性能。
下面结合图3-图9对本发明一实施例的射频开关及其制造方法进行详细说明。其中图3为本发明中的射频开关的结构示意图；图4为本发明一实施例中的射频开关的制造方法的流程图；图5-图8为本发明一实施例中的射频开关在制造过程中的结构示意图；图9为本发明一实施例中的射频开关的俯视示意图。
请参考图3，本发明提供的射频开关，包括衬底10，所述衬底10上形成有间隔分布的多个单元，相邻单元之间由STI(浅沟槽隔离结构)11隔离。每个单元包括第一栅极12和第二栅极13，所述第一栅极12和第二栅极13相邻的一侧的衬底10中形成有公共源/漏区14，所述第一栅极12的另一侧与STI 11之间形成有源区15，所述第二栅极13的另一侧与STI 11之间形成有漏区16，所述公共源/漏区14、源区15、漏区16及STI 11上形成有一层连接层18，以降低MOM源漏寄生电容。为简便，图3中仅示出了一个单元，但应理解，实际衬底10上可以形成有多个单元。
在较佳选择中，所述连接层18的材质为多晶硅，多晶硅材质既能够与衬底10相匹配，又可以基本上不带来其他不良影响。当然，所述连接层18的材质并不限于此，还可以是其他导电材料。所述连接层18的厚度优选为例如等。
请结合图9，本实施例中，所述第一栅极12和第二栅极13呈叉指状排列。所述连接层18的形状为蛇形，围绕着第一栅极12和第二栅极13分布在衬底10上，并覆盖着源/漏区(包括公共源/漏区14、源区15及漏区16)。这样，就不必在源/漏区上引出金属线，只需在连接层18的两端处引出(未图示)即可。
可以理解的是，MOM源漏寄生电容跟电极板之间的间距有关。如在图2中，相邻金属线6之间的间距即为一个栅极的宽度。而在图8中，相邻金属线之间的间距则基本上是整个射频开关的宽度(通常射频开关呈矩形，例如金属线设置在器件沿Y方向的两端，Y方向的尺寸即为整个射频开关的宽度)，而不是一个栅极的宽度。因此，相比图2中的现有技术，本发明避免了众多金属线6的存在所诱发的较大MOM源漏寄生电容。在这个基础上，器件尺寸做大所受的限制也就大大降低，可以达到微米级别，具体而言，现有技术中栅极的宽度为0.13μm，而本发明中则可以达到10μm及以上的器件宽度。以10μm为例，在本发明中的MOM源漏寄生电容仅为现有技术中的0.13/10＝1.3％，大大降低了耦合损耗。
下面结合图4～9对本发明的射频开关的制造方法进行更详细的说明。
首先，执行步骤S101，如图5所示，提供衬底10。该衬底10中可以形成有N阱，还可以形成有P型有源区，所述P型有源区通过在N阱中进行P型注入获得。当然，所述衬底10中还可以形成有其它公知的结构，此处不予限制。
接着，执行步骤S102，请继续参考图5，在所述衬底10中形成STI 11，通过STI 11划分多个单元区域。所述STI 11可通过常规的光刻、刻蚀、淀积等工艺形成。
然后，执行步骤S103，请参考图6，在每个单元区域中衬底10上形成第一栅极12和第二栅极13；在较佳选择中，所述第一栅极12和第二栅极13呈叉指状排列。
之后，执行步骤S104，如图7所示，在STI 11与所述第一栅极12之间的衬底10中形成源区15，在所述第一栅极12和第二栅极13之间的衬底10中形成公共源/漏区14，在第二栅极13与STI 11之间的衬底10中形成漏区16；所述源区15、公共源/漏区14及漏区16的具体形成方法可以通过常规的离子注入和退火工艺形成。在本步骤完成后，紧接着，在第一栅极12和第二栅极13的两侧分别对应形成侧墙121、131。
最后，执行步骤S105，请参考图8、图9(图9示出了多个单元区域)和图3，在所述源区15、公共源/漏区14、漏区16及STI 11上形成连接层18。具体的，先采用CVD工艺沉积连接材料层17，完全覆盖每个单元区域，然后采用一回刻工艺，暴露出栅极(包括侧墙)的部分高度，保留所述连接材料层17层的厚度为从而形成如图9所示的蛇形连接层18。较佳的，所述连接层18的材质为多晶硅。其中，所述连接层18可以在后段工艺(BEOL)中自两端引出，即不需要传统的插塞及金属线。
由此可见，本发明的制造方法中，通过在源区、公共源/漏区、漏区及SIT上设置连接层，使得在源漏区上不用形成插塞和金属线，大大的降低了由于MOM源漏寄生电容，减少了损耗，并且由于不用形成插塞和金属线，也简化了制作工艺，提高了生产效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种射频开关，包括衬底，所述衬底上形成有间隔分布多个单元，相邻单元之间由STI隔离；每个单元包括第一栅极和第二栅极，所述第一栅极和第二栅极相邻的一侧的衬底中形成有公共源/漏区，所述第一栅极的另一侧与STI之间形成有源区，所述第二栅极的另一侧与STI之间形成有漏区，所述公共源/漏区、源区、漏区及STI上形成有一层连接层。
2.如权利要求1所述的射频开关，其特征在于，所述连接层的材质为多晶硅。
3.如权利要求1或2所述的射频开关，其特征在于，所述连接层的厚度为
4.如权利要求1所述的射频开关，其特征在于，所述第一栅极和第二栅极呈叉指状排列。
5.如权利要求4所述的射频开关，其特征在于，所述连接层的形状为蛇形。
6.一种射频开关的制造方法，包括：
提供衬底；
在所述衬底中形成STI以划分多个单元区域；
在每个单元区域中衬底上形成第一栅极和第二栅极；
在STI与所述第一栅极之间的衬底中形成源区，在所述第一栅极和第二栅极之间的衬底中形成公共源/漏区，在第二栅极与STI之间的衬底中形成漏区；
在所述源区、公共源/漏区、漏区及STI上形成连接层。
7.如权利要求8所述的射频开关的制造方法，其特征在于，所述连接层的材质为多晶硅。
8.如权利要求6或7所述的射频开关的制造方法，其特征在于，所述连接层的厚度为
9.如权利要求6所述的射频开关的制造方法，其特征在于，采用CVD工艺形成所述连接层。
10.如权利要求6所述的射频开关的制造方法，其特征在于，所述第一栅极和第二栅极呈叉指状排列。
11.如权利要求10所述的射频开关的制造方法，其特征在于，所述连接层的形状呈蛇形。
CN201610266684.9A 2016-04-26 2016-04-26 射频开关及其制造方法 Active CN107316866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610266684.9A CN107316866B (zh) 2016-04-26 2016-04-26 射频开关及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610266684.9A CN107316866B (zh) 2016-04-26 2016-04-26 射频开关及其制造方法

Publications (2)

Publication Number Publication Date
CN107316866A true CN107316866A (zh) 2017-11-03
CN107316866B CN107316866B (zh) 2020-03-13

Family

ID=60185437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610266684.9A Active CN107316866B (zh) 2016-04-26 2016-04-26 射频开关及其制造方法

Country Status (1)

Country Link
CN (1) CN107316866B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143125A1 (en) * 2020-12-29 2022-07-07 Nuvolta Technologies (Hefei) Co., Ltd. Induced super-junction transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110060A1 (en) * 2000-12-28 2005-05-26 Yu-Da Shiu Novel poly diode structure for photo diode
CN103151292A (zh) * 2011-12-07 2013-06-12 上海华虹Nec电子有限公司 抬高源漏结构CMOS和Bipolar器件的集成方法
CN103165652A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110060A1 (en) * 2000-12-28 2005-05-26 Yu-Da Shiu Novel poly diode structure for photo diode
CN103151292A (zh) * 2011-12-07 2013-06-12 上海华虹Nec电子有限公司 抬高源漏结构CMOS和Bipolar器件的集成方法
CN103165652A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143125A1 (en) * 2020-12-29 2022-07-07 Nuvolta Technologies (Hefei) Co., Ltd. Induced super-junction transistors

Also Published As

Publication number Publication date
CN107316866B (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
CN102420252B (zh) 超高元胞密度深沟槽功率mos器件及其制造方法
CN102446733B (zh) 高压射频横向扩散结构的功率器件及其制造方法
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
EP2497114A2 (en) Semiconductor device
CN111430240B (zh) 基于场板复合结构的GaN器件及其制备方法
CN102254946B (zh) 一种射频横向扩散n型mos管及其制造方法
CN101764155A (zh) 沟槽式场效应管及其制备方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN102522425A (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN106165071A (zh) 用于高频开关的半导体装置、高频开关和高频模块
CN102130152A (zh) 自对准双极晶体管及其制作方法
CN114744044A (zh) 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法
CN107316866A (zh) 射频开关及其制造方法
CN111370493A (zh) Rfldmos器件及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN103137673B (zh) 自对准双极晶体管及其制造方法
CN103117299B (zh) 自对准双极晶体管及其制作方法
CN102104063A (zh) 一种soi纵向双极晶体管及其制作方法
CN115274455A (zh) 一种优化高温特性的沟槽器件及其制造方法
CN103094329A (zh) 具有深赝埋层的锗硅hbt器件及其制造方法
CN201918391U (zh) 一种射频横向扩散n型mos管
US8349691B2 (en) Method of forming power MOSFET
CN109801972A (zh) 一种分离栅mosfet器件及其制造方法
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN100499042C (zh) 制作电容器的方法及包含此种电容器的单片式集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant