CN103094329A - 具有深赝埋层的锗硅hbt器件及其制造方法 - Google Patents
具有深赝埋层的锗硅hbt器件及其制造方法 Download PDFInfo
- Publication number
- CN103094329A CN103094329A CN2011103505659A CN201110350565A CN103094329A CN 103094329 A CN103094329 A CN 103094329A CN 2011103505659 A CN2011103505659 A CN 2011103505659A CN 201110350565 A CN201110350565 A CN 201110350565A CN 103094329 A CN103094329 A CN 103094329A
- Authority
- CN
- China
- Prior art keywords
- buried regions
- counterfeit buried
- groove
- medium
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 58
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 33
- 229910052732 germanium Inorganic materials 0.000 claims description 32
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种具有深赝埋层的锗硅HBT器件，包括有位于沟槽中的隔离结构，所述隔离结构往下在衬底中依次形成有纵向接触的第二赝埋层和第一赝埋层，且第一赝埋层相互之间横向连接。第二赝埋层在横向上相互独立。集电区由两个沟槽中的隔离结构和各个赝埋层所围成。所述沟槽的截面形状为正梯形，即沟槽开口的宽度大于沟槽底部的宽度。本发明还公开了所述锗硅HBT器件的制造方法。本发明所述锗硅HBT器件可以减小基区、集电区、衬底的寄生三极管的电流放大倍数，减小集电区的串联电阻，降低了锗硅HBT的饱和压降，从而提升器件性能。其制造方法简单，顺序安排合理，有利于快速实施。
Description
技术领域
本发明涉及一种HBT(Heterojunction bipolar transistor，异质结双极型晶体管)器件，特别是涉及一种锗硅(SiGe)HBT器件。
背景技术
制作SiGe HBT器件的一个重要环节是制作集电区埋层，以降低基区、集电区、衬底组成寄生器件的电流放大系数，并降低器件的饱和压降。对于重掺杂集电区的高速SiGe HBT器件，对埋层要求不高；但对轻掺杂集电区的高压SiGe HBT器件，埋层则是必不可少的。
请参阅图1，这是现有的锗硅HBT器件的一个示例。其具体结构为：在衬底11中具有沟槽12，沟槽12中填充有介质作为隔离结构。在沟槽12的底部往下均有赝埋层13。在衬底11中、且在两个沟槽12和两个赝埋层13之间的区域是集电区14。在集电区14之上有第一介质15和T型锗硅基区16，第一介质15在T型锗硅基区16的两个肩膀部位下方。在所述隔离结构之上且在第一介质15和T型锗硅基区16的外侧具有侧墙19b。在锗硅基区16之上有第二介质17和T型多晶硅发射极18，第二介质17在T型发射极18的两个肩膀部位下方。在T型锗硅基区16之上且在第二介质17和T型发射极18的外侧具有侧墙19a。硅片表面具有一层第三介质(层间介质)113，其中开设有第一通孔110、第二通孔111和第三通孔112并均填充有金属电极。发射极18与第一通孔110中的电极相接触。锗硅基区16与第二通孔111中的电极相接触。赝埋层13与第三通孔112中的电极相接触。
现有的锗硅HBT器件中，沟槽12的截面形状为倒梯形，即沟槽2开口的宽度大于沟槽2底部的宽度。这种截面形状的沟槽12可以使介质具有较好的填充形，并改善上边角的圆弧化。
图1所示的现有的锗硅HBT的制造方法包括如下步骤：
第1步，在衬底11上刻蚀出倒梯形的沟槽12，例如采用浅槽隔离(STI)工艺；
第2步，制作沟槽12的内侧墙，在沟槽12的底部以离子注入形成赝埋层13，去除浅槽内侧墙；
第3步，以介质填充沟槽12；
第4步，对两个沟槽12之间的衬底11以离子注入形成集电区14；
第5步，淀积第一介质层15，打开基区窗口，外延生长锗硅材料16，并刻蚀形成T形锗硅基区16；
第6步，淀积第二介质层17，打开发射区窗口，淀积多晶硅材料18，刻蚀形成T形多晶硅发射区18；
第7步，淀积介质19，干法刻蚀形成发射区侧墙19a和基区侧墙19b；
第8步，淀积第三介质层即层间介质113，刻蚀第一通孔110、第二通孔111和第三通孔112，分别与发射极18、基区16和赝埋层13相接触。
由于沟槽12是倒梯形形貌，而且沟槽12的内侧墙较薄，这就对形成赝埋层13的离子注入能量带来很大限制。为了避免离子注入穿透沟槽12的内侧墙到达沟槽12的侧壁，必须采用低能量的离子注入，这就很难满足高压SiGe HBT器件的赝埋层13所需的较高能量埋层注入，从而对锗硅HBT器件的性能产生影响。
由于形成赝埋层13的离子注入是低能量的，在两个沟槽12底部所形成的赝埋层13很难实现通过横向扩散在有源区连接。而且还不能采用退火工艺来实现两个赝埋层13的横向互连，因为退火会造成赝埋层13同时向集电区14的表面扩散，影响器件性能。
发明内容
本发明所要解决的技术问题是提供一种具有深赝埋层的锗硅HBT器件，所述深赝埋层用以形成集电区的埋层，也用来与深接触孔相连，引出集电区。为此，本发明还要提供所述锗硅HBT器件的制造方法。
为解决上述技术问题，本发明具有深赝埋层的锗硅HBT器件，包括有位于沟槽中的隔离结构，所述隔离结构往下在衬底中依次形成有纵向接触的第二赝埋层和第一赝埋层，且第一赝埋层相互之间横向连接。
进一步地，第二赝埋层在横向上相互独立。
进一步地，集电区由两个沟槽中的隔离结构和各个赝埋层所围成。
进一步地，所述沟槽的截面形状为正梯形，即沟槽开口的宽度大于沟槽底部的宽度。
所述具有深赝埋层的锗硅HBT器件的制造方法包括如下步骤：
第1步，在衬底上刻蚀正梯形的沟槽；
第2步，在沟槽的底部通过离子注入工艺形成往下依次接触的第二赝埋层和第一赝埋层，所述第一赝埋层还在横向上相互连接；
第3步，先在沟槽内制作内侧墙，再以介质填充沟槽形成隔离结构；
第4步，对两个沟槽之间的衬底进行离子注入形成集电区；
第5步，在硅片表面淀积第一介质并刻蚀出基区开口，接着在硅片表面淀积一层锗硅材料并刻蚀，仅保留集电区之上的锗硅材料和第一介质；
第6步，在硅片表面淀积第二介质并刻蚀出发射极窗口，接着在硅片表面淀积一层多晶硅并刻蚀，仅保留所述基区开口区域之上的多晶硅和第二介质；
第7步，在锗硅基区之上、且在发射极和第二介质的两侧形成侧墙；同时在第一介质和锗硅基区的两侧形成侧墙；
第8步，在硅片表面淀积第三介质并进行抛光，接着在第三介质中刻蚀通孔，包括与发射极相接触的第一通孔、与第一介质相接触的第二通孔、以及与第三赝埋层相接触的第三通孔，最后以金属填充这些通孔。
本发明具有深赝埋层的锗硅HBT器件可以减小锗硅HBT器件的基区、集电区、衬底的寄生三极管的电流放大倍数，减小集电区的串联电阻，降低了锗硅HBT的饱和压降，从而提升器件性能。其制造方法简单，顺序安排合理，有利于快速实施。
附图说明
图1是现有的锗硅HBT器件的示意图；
图2是本发明锗硅HBT器件的示意图；
图3a～图3e是本发明锗硅HBT器件的制造方法的各步骤示意图。
图中附图标记说明：
11为衬底；12为沟槽；13为赝埋层；14为集电区；15为第一介质；16为锗硅基区；17为第二介质；18为发射极；19a、19b为侧墙；110为第一通孔；111为第二通孔；112为第三通孔；113为第三介质(层间介质)；21为衬底；22为沟槽；221为内侧墙；231为第一赝埋层；23为第二赝埋层；24为集电区；25为第一介质；26为锗硅基区；27为第二介质；28为发射极；29a、29b为侧墙；210为第一通孔；211为第二通孔；212为第三通孔；213为第三介质(层间介质)。
具体实施方式
请参阅图2，这是本发明锗硅HBT器件的一个实施例。其具体结构为：在衬底21中具有沟槽22，沟槽22的侧壁具有内侧墙221，沟槽22中还填充有介质作为隔离结构。在沟槽22的底部往下依次有纵向连接的第二赝埋层23和第一赝埋层231。两个沟槽22下方的第一赝埋层231在横向上连为一体。由两个沟槽22、两个第二赝埋层23和第一赝埋层231所围成的区域是集电区24。在集电区24之上有第一介质25和T型锗硅基区26，第一介质25在T型锗硅基区26的两个肩膀部位下方。在所述隔离结构之上且在第一介质25和T型锗硅基区26的外侧具有基区侧墙29b。在锗硅基区26之上有第二介质27和T型多晶硅发射极28，第二介质27在T型发射极28的两个肩膀部位下方。在T型锗硅基区26之上且在第二介质27和T型发射极28的外侧具有基区侧墙29a。硅片表面具有一层第三介质(层间介质)213，其中开设有第一通孔210、第二通孔211和第三通孔212并均填充有金属电极。发射极28与第一通孔210中的电极相接触。锗硅基区26与第二通孔211中的电极相接触。第二赝埋层23与第三通孔212中的电极相接触。
本发明锗硅HBT器件具有如下特点：
其一，由于锗硅HBT器件不会用到窄器件，也不会有栅氧化，因此不需要考虑浅槽22中的隔离结构的边角圆弧化问题。正是利用锗硅HBT器件的这个特点，本发明提出正梯形的沟槽22形貌，即沟槽22开口的宽度小于沟槽22底部的宽度，以确保在形成赝埋层231、23的离子注入工艺中，沟槽22的侧壁不会被掺杂，因而也就不会影响到锗硅HBT器件的特性。优选地，沟槽2的截面形状为等腰梯形。
其二，第一赝埋层231由于横向连为一体，因此作为集电区24的深赝埋层。在不穿透硬掩膜层220的前提下，可以增大两个赝埋层231、23注入的能量，也可以在赝埋层注入后进行退火以帮助赝埋层的横向扩散。第一赝埋层(深赝埋层)231一方面更加远离有源区表面(即集电区表面)，进一步减小对器件的影响，另一方面容易使两沟槽22底部下方的第一赝埋层231横向互连，减小锗硅HBT器件的基区、集电区、衬底的寄生三极管的电流放大倍数，减小集电区的串联电阻，降低了锗硅HBT的饱和压降。
其三，沟槽22中内侧墙221的制作放在两个赝埋层231、23的注入完成之后，目的是为了避免正梯形的沟槽22填充介质时出现空洞的问题。优选地，沟槽22在形成内侧墙221之后的底部宽度略小于沟槽22的开口宽度。
所述集电区24由两个沟槽22、两个第二赝埋层23和连为一体的第一赝埋层231所围成，显然集电区24的深度要大于沟槽22的深度。
本发明所述的锗硅HBT器件的制造方法包括如下步骤：
第1步，请参阅图3a，在半导体衬底(通常为硅衬底)21上刻蚀正梯形的沟槽22，所述正梯形是指沟槽22的宽度呈现上窄下宽的特点。
可选地，先在衬底21上先淀积硬掩膜层220。所述硬掩膜层220为介质材料，例如采用氧化硅(SiO2)、氮化硅(Si3N4)、氧化氮化硅(SiOxNy，x、y均为自然数)或三者的任意组合。其厚度由赝埋层的离子注入能量决定，需保证该硬掩膜层220能够完全阻挡赝埋层的离子注入。接着再采用光刻和刻蚀工艺在衬底21上刻蚀出沟槽22。
优选地，刻蚀沟槽22可采用浅槽隔离(STI)工艺。
优选地，沟槽22的截面形状为等腰梯形。
优选地，沟槽22的侧壁与底面之间角度为80～90度。
第2步，仍请参阅图3a，在沟槽22的底部通过离子注入工艺形成往下依次接触的第二赝埋层23和第一赝埋层231。所述第一赝埋层231还在横向上相互连接。
可选地，先采用光刻工艺以光刻胶覆盖沟槽22的部分底部区域。沟槽22的其余底部区域打开，接收赝埋层的离子注入。接着采用离子注入工艺在沟槽22的未被光刻胶所覆盖的底部区域进行离子注入。离子注入的能量决定了其射程，即离子穿入硅片的总距离。这一步至少包括两次不同能量的离子注入，从而形成了与沟槽22的底部具有不同距离的两个赝埋层。
所述离子注入优选为如下情况：
首先进行较高能量的离子注入并进行退火，退火后两个离子注入区域横向扩散并相连接，在衬底21中形成第一赝埋层231。
接着进行较低能量的离子注入并可选地进行退火。离子注入区域紧挨沟槽22底部。在第一赝埋层231之上形成两个第二赝埋层23，用来与深孔形成欧姆接触。形成第二赝埋层23的离子注入可以是一次，也可以是多次。
两个赝埋层231、23的掺杂类型均与硅衬底21相反。
第3步，请参阅图3b，先在沟槽22内制作内侧墙221，再以介质填充沟槽22形成隔离结构。
所述内侧墙221的制造方法为现有工艺，简单描述如下。首先可选地在沟槽22的侧壁和底部热氧化生长一层氧化硅作为衬垫氧化层。其次在沟槽22的区域(或者在整个硅片表面)淀积一层介质，优选为氧化硅，该层介质覆盖沟槽22的侧壁和底部。接着对所淀积的介质进行干法刻蚀，刻蚀终止点为沟槽22底部的硅或硬掩膜层220。刻蚀结束后，在沟槽22的侧壁上就形成了内侧墙221。
所述沟槽22的填充方法为现有工艺，例如采用浅槽隔离工艺，简单描述如下。首先在沟槽22的区域(或者在整个硅片表面)淀积一层介质材料，例如为氧化硅，该层介质填充沟槽22，并高于硬掩膜层220。其次采用化学机械研磨(CMP)工艺对所淀积的介质进行平坦化抛光，硬掩膜层220作为抛光阻挡层。这样便在沟槽22中形成了隔离结构。
第4步，仍请参阅图3b，对两个沟槽22之间的衬底21进行离子注入形成集电区24。
如果硅衬底21上方具有硬掩膜层220，则首先去除硬掩膜层220，例如采用湿法腐蚀工艺。
形成集电区24所进行的离子注入采用与两个赝埋层231、23一样的掺杂类型。
第5步，请参阅图3c，在硅片表面淀积第一介质25并刻蚀出基区开口，接着在硅片表面外延生长一层锗硅单晶层26并刻蚀，仅保留集电区24之上的锗硅材料26和第一介质25。
所述第一介质25例如为氧化硅。所述基区开口就是图2中基区26与集电区24相接触的区域。在刻蚀完成后便形成了截面形状为T型的锗硅基区26，以及位于该T型锗硅基区26的两个肩膀部位下方的第一介质25。
所述锗硅单晶层26的掺杂类型与集电区24相反。
第6步，请参阅图3d，在硅片表面淀积第二介质27并刻蚀出发射极窗口，接着在硅片表面淀积一层多晶硅28并刻蚀，仅保留所述基区开口区域之上的多晶硅28、第二介质27。
所述第二介质27例如为氧化硅、氮化硅、氮氧化硅或其任意结合。所述发射极窗口区域就是图1中发射极28与基区26相接触的区域。在刻蚀完成后便形成了截面形状为T型的发射极28，以及位于T型发射极28的两个肩膀部位下方的第二介质27。所述刻蚀工艺的终止点例如设为锗硅基区26的上表面。
所述多晶硅28的掺杂类型与锗硅基区26相反。
第7步，请参阅图3e，在锗硅基区26之上，且在发射极28和第二介质27的两侧形成发射极侧墙29a；同时在第一介质25和锗硅基区26的两侧形成基区侧墙29b。
所述侧墙29a或29b的制造方法为现有工艺，简单描述如下。首先在硅片表面淀积一层介质29，例如为氧化硅、氮化硅等。接着对所淀积的介质29进行干法反刻，刻蚀终止点为锗硅基区26或沟槽22中的隔离结构的上表面。刻蚀结束后，在发射极28和第二介质27的两侧、以及第一介质25和锗硅基区26的两侧就形成了侧墙29a、29b。
第8步，请参阅图2，在硅片表面淀积第三介质213并进行抛光，接着在第三介质213中刻蚀通孔，包括与发射极28相接触的第一通孔210、与锗硅基区26相接触的第二通孔211、以及与第二赝埋层23相接触的第三通孔212，最后以金属填充这些通孔。
所述第三介质213又称为层间介质(ILD)，例如为氧化硅、氮化硅、氧化氮化硅或三者的任意组合。所述抛光工艺例如为化学机械研磨等平坦化工艺，将第三介质213的表面抛光平整。以金属填充通孔例如采用钨塞工艺。发射极28由第一通孔210中的电极引出。基区26由第二通孔211中的电极引出。集电区24由第一赝埋层231、第二赝埋层23和第三通孔212中的电极引出。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种具有深赝埋层的锗硅HBT器件，包括有位于沟槽中的隔离结构，其特征是，所述隔离结构往下在衬底中依次形成有纵向接触的第二赝埋层和第一赝埋层，且第一赝埋层相互之间横向连接。
2.根据权利要求1所述的具有深赝埋层的锗硅HBT器件，其特征是，第二赝埋层在横向上相互独立。
3.根据权利要求1所述的具有深赝埋层的锗硅HBT器件，其特征是，集电区由两个沟槽中的隔离结构和各个赝埋层所围成。
4.根据权利要求1所述的具有深赝埋层的锗硅HBT器件，其特征是，所述沟槽的截面形状为正梯形，即沟槽开口的宽度大于沟槽底部的宽度。
5.根据权利要求1所述的具有深赝埋层的锗硅HBT器件，其特征是，集电区的深度大于沟槽的深度。
6.根据权利要求1所述的具有深赝埋层的锗硅HBT器件，其特征是，所述沟槽中还包括内侧墙，且沟槽底部的两个内侧墙之间的距离小于沟槽开口的距离。
7.一种具有深赝埋层的锗硅HBT器件的制造方法，其特征是，包括如下步骤：
第1步，在衬底上刻蚀正梯形的沟槽；
第2步，在沟槽的底部通过离子注入工艺形成往下依次接触的第二赝埋层和第一赝埋层，所述第一赝埋层还在横向上相互连接；
第3步，先在沟槽内制作内侧墙，再以介质填充沟槽形成隔离结构；
第4步，对两个沟槽之间的衬底进行离子注入形成集电区；
第5步，在硅片表面淀积第一介质并刻蚀出基区开口，接着在硅片表面淀积一层锗硅材料并刻蚀，仅保留集电区之上的锗硅材料和第一介质；
第6步，在硅片表面淀积第二介质并刻蚀出发射极窗口，接着在硅片表面淀积一层多晶硅并刻蚀，仅保留所述基区开口区域之上的多晶硅和第二介质；
第7步，在锗硅基区之上、且在发射极和第二介质的两侧形成侧墙；同时在第一介质和锗硅基区的两侧形成侧墙；
第8步，在硅片表面淀积第三介质并进行抛光，接着在第三介质中刻蚀通孔，包括与发射极相接触的第一通孔、与第一介质相接触的第二通孔、以及与第三赝埋层相接触的第三通孔，最后以金属填充这些通孔。
8.根据权利要求7所述的具有深赝埋层的锗硅HBT器件的制造方法，其特征是，所述方法第1步中，沟槽侧壁与地面之间角度为80～90度。
9.根据权利要求7所述的具有深赝埋层的锗硅HBT器件的制造方法，其特征是，所述方法第2步中，采用一次或多次的离子注入形成第二赝埋层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110350565.9A CN103094329B (zh) | 2011-11-08 | 2011-11-08 | 具有深赝埋层的锗硅hbt器件及其制造方法 |
| US13/671,587 US8816400B2 (en) | 2011-11-08 | 2012-11-08 | SiGe HBT having deep pseudo buried layer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110350565.9A CN103094329B (zh) | 2011-11-08 | 2011-11-08 | 具有深赝埋层的锗硅hbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094329A true CN103094329A (zh) | 2013-05-08 |
| CN103094329B CN103094329B (zh) | 2016-02-10 |
Family
ID=48206700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110350565.9A Active CN103094329B (zh) | 2011-11-08 | 2011-11-08 | 具有深赝埋层的锗硅hbt器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8816400B2 (zh) |
| CN (1) | CN103094329B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761701B2 (en) | 2014-05-01 | 2017-09-12 | Infineon Technologies Ag | Bipolar transistor |
| CN113921603B (zh) * | 2020-07-09 | 2023-04-25 | 华大半导体有限公司 | 一种功率半导体装置 |
| US20230062567A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bipolar junction transistor (bjt) and fabricating method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1943034A (zh) * | 2004-04-22 | 2007-04-04 | 国际商业机器公司 | 可调的半导体器件 |
| US20070134854A1 (en) * | 2005-12-13 | 2007-06-14 | Chartered Semiconductor Manufacturing, Ltd | Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process |
| CN101257039A (zh) * | 2007-03-01 | 2008-09-03 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102117827A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719031B2 (en) * | 2003-07-11 | 2010-05-18 | Panasonic Corporation | Heterojunction biploar transistor and method for manufacturing same |
| US8030731B2 (en) * | 2007-03-28 | 2011-10-04 | Advanced Analogic Technologies, Inc. | Isolated rectifier diode |
| JP5010660B2 (ja) * | 2009-09-25 | 2012-08-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8648443B2 (en) * | 2010-10-20 | 2014-02-11 | Freescale Semiconductor, Inc. | Bipolar transistor with improved stability |
| US9343458B2 (en) * | 2011-09-29 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company Limited | Isolation structure for ESD device |
| US8525300B2 (en) * | 2011-09-29 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunable ESD protection device |
-
2011
- 2011-11-08 CN CN201110350565.9A patent/CN103094329B/zh active Active
-
2012
- 2012-11-08 US US13/671,587 patent/US8816400B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1943034A (zh) * | 2004-04-22 | 2007-04-04 | 国际商业机器公司 | 可调的半导体器件 |
| US20070134854A1 (en) * | 2005-12-13 | 2007-06-14 | Chartered Semiconductor Manufacturing, Ltd | Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process |
| US20090146258A1 (en) * | 2005-12-13 | 2009-06-11 | Chartered Semiconductor Manufacturing, Ltd. | SELF-ALIGNED VERTICAL PNP TRANSISTOR FOR HIGH PERFORMANCE SiGe CBiCMOS PROCESS |
| CN101257039A (zh) * | 2007-03-01 | 2008-09-03 | 国际商业机器公司 | 半导体结构及其制造方法 |
| CN102117827A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094329B (zh) | 2016-02-10 |
| US20130113021A1 (en) | 2013-05-09 |
| US8816400B2 (en) | 2014-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
| CN102437180B (zh) | 超高压锗硅hbt器件及其制造方法 | |
| CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN102074481B (zh) | 制造半导体器件的方法 | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN102412287B (zh) | 锗硅hbt器件及其制造方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| US20120104504A1 (en) | Semiconductor device and method for fabricating the same | |
| CN103094329B (zh) | 具有深赝埋层的锗硅hbt器件及其制造方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN113497121B (zh) | 分离栅沟槽结构功率器件的形成方法 | |
| CN108807502A (zh) | 一种nldmos器件和ldmos功率器件的制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| US7303961B2 (en) | Method for producing a junction region between a trench and a semiconductor zone surrounding the trench | |
| CN101355036B (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN104576731A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103035689B (zh) | 锗硅hbt的集电区引出结构及其制造方法 | |
| US8907453B2 (en) | Parasitic lateral PNP transistor and manufacturing method thereof | |
| KR100691020B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN102723361A (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
| CN214411206U (zh) | 一种半导体功率器件 | |
| CN103208512B (zh) | 低源漏结电容的nmos开关器件及其制造方法 | |
| CN113497120B (zh) | 分离栅器件结构 | |
| CN102479704A (zh) | 制造双极晶体管的方法和双极晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |