CN107293623A - 一种led芯片及其制备方法 - Google Patents

一种led芯片及其制备方法 Download PDF

Info

Publication number
CN107293623A
CN107293623A CN201710565517.9A CN201710565517A CN107293623A CN 107293623 A CN107293623 A CN 107293623A CN 201710565517 A CN201710565517 A CN 201710565517A CN 107293623 A CN107293623 A CN 107293623A
Authority
CN
China
Prior art keywords
layer
epitaxial structure
insulating
mask
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710565517.9A
Other languages
English (en)
Inventor
邬新根
刘英策
李俊贤
吴奇隆
魏振东
周弘毅
蔡丽鹤
黄兴茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201710565517.9A priority Critical patent/CN107293623A/zh
Publication of CN107293623A publication Critical patent/CN107293623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种LED芯片及其制备方法，其中，所述LED芯片的制备方法在制备反射层之前，在所述外延结构表面形成了一层包括多个绝缘单元的绝缘层，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，避免了在制备反射层的过程中，反射层材料污染或渗透到多量子阱层中的情况出现，避免了多量子阱层因此而失效的情况出现，提升了倒装LED芯片的制备良率。

Description

一种LED芯片及其制备方法
技术领域
本申请涉及发光器件技术领域，更具体地说，涉及一种LED芯片及其制备方法。
背景技术
LED(发光二极管，Light Emitting Diode)芯片，也称为LED发光芯片，是LED灯的核心组件。倒装LED芯片是指出光面位于芯片背面的LED芯片，倒装LED芯片的出现解决了传统正装LED芯片的电极遮光导致的发光效率低的问题，以及无法适用于大电流驱动和金线断裂的可靠性问题。
但是在现有的倒装LED芯片的制备过程中，反射层的制备成为制约倒装LED芯片质量的关键步骤，在制备反射层时，通常通过在多量子阱层表面形成银金属层，然后通过刻蚀银金属层的方式形成位于P型氮化镓层表面的反射层。这种制备反射层的方式可能会导致银金属层污染多量子阱层的情况出现，这是由于银金属具有良好的扩散特性，极易在制备过程中渗透到多量子阱层中，从而出现多量子阱层失效的情况出现。
发明内容
为解决上述技术问题，本发明提供了一种LED芯片及其制备方法，以实现避免反射层在制备过程中污染或渗透到多量子阱层中，而导致多量子阱层失效的情况出现的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种LED芯片的制备方法，包括：
提供衬底，所述衬底表面具有外延结构，至少具有N型氮化镓层、多量子阱层、P型氮化镓层；
在所述的外延结构上蚀刻形成至少一个凹槽，露出N型氮化镓层；
在所述外延结构表面依次形成绝缘层和反射层；
所述绝缘层包括多个绝缘单元，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，所述反射层位于所述绝缘单元之间。
可选的，在所述外延结构表面依次形成绝缘层和反射层包括：
在所述外延结构表面沉积一层绝缘材料层；
在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
在裸露的外延结构及所述第一掩膜表面制备金属层；
剥离位于所述第一掩膜表面的金属层，并去除所述第一掩膜，形成位于所述绝缘单元之间的金属层。
可选的，在所述外延结构表面依次形成绝缘层和反射层包括：
在所述外延结构表面沉积一层绝缘材料层；
在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
去除所述第一掩膜；
在裸露的外延结构及所述绝缘层表面制备金属层；
在所述金属层表面涂覆光刻胶，并对涂覆的光刻胶进行曝光、显影，形成第二掩膜；
以所述第二掩膜为掩膜，对所述金属层进行刻蚀，形成位于所述绝缘单元之间的反射层。
可选的，所述金属层为银金属层。
可选的，所述绝缘材料层为二氧化硅层或氮化硅层。
一种LED芯片，包括：
衬底，所述衬底表面具有外延结构，所述外延结构至少具有N型氮化镓层、多量子阱层、P型氮化镓层和至少一个凹槽，所述凹槽贯穿所述多量子阱层和P型氮化镓层，并部分贯穿所述N型氮化镓层；
覆盖所述外延结构的多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成绝缘层；
位于所述绝缘单元之间的反射层。
可选的，所述绝缘层为氮化硅层或二氧化硅层。
可选的，所述反射层为银反射层。
从上述技术方案可以看出，本发明实施例提供了一种LED芯片及其制备方法，其中，所述LED芯片的制备方法在制备反射层之前，在所述外延结构表面形成了一层包括多个绝缘单元的绝缘层，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，避免了在制备反射层的过程中，反射层材料污染或渗透到多量子阱层中的情况出现，避免了多量子阱层因此而失效的情况出现，提升了倒装LED芯片的制备良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种LED芯片的制备方法的流程示意图；
图2为本申请的一个实施例提供的一种外延结构的剖面结构示意图；
图3为本申请的一个实施例提供的一种形成绝缘层后的器件剖面结构示意图；
图4为本申请的一个实施例提供的一种LED芯片的剖面结构示意图；
图5为本申请的另一个实施例提供的一种LED芯片的制备方法的流程示意图；
图6-图10为本申请的一个实施例提供的一种LED芯片的制备流程示意图；
图11为本申请的又一个实施例提供的一种LED芯片的制备方法的流程示意图；
图12-18为本申请的另一个实施例提供的一种LED芯片的制备流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种LED芯片的制备方法，如图1所示，包括：
S101：提供衬底，所述衬底表面具有外延结构，所述外延结构至少具有N型氮化镓层、多量子阱层、P型氮化镓层；
S102：在所述的外延结构上蚀刻形成至少一个凹槽，露出N型氮化镓层；
具有外延结构的衬底的剖面结构参考图2，图2中的标号10表示衬底，衬底可以为蓝宝石或其他透光材料衬底。标号20表示N型氮化镓层；标号30表示多量子阱层，31表示多量子阱；标号40表示P型氮化镓层；标号Mesa表示所述凹槽。
S103：在所述外延结构表面依次形成绝缘层和反射层。
所述绝缘层包括多个绝缘单元，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，所述反射层位于所述绝缘单元之间。
形成了绝缘层的器件的剖面结构参考图3，形成了反射层的器件的剖面结构参考图4，图3和图4中的标号50表示所述绝缘层，51表示所述绝缘单元，60表示反射层，Mesa表示的在外延结构基础上蚀刻下去的台阶，也就是前文所述的凹槽。
从图3和图4中可以看出，在制备反射层之前，在所述外延结构表面形成了一层包括多个绝缘单元的绝缘层，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，避免了在制备反射层的过程中，反射层材料污染或渗透到多量子阱层中的情况出现，避免了多量子阱层因此而失效的情况出现，提升了倒装LED芯片的制备良率。
在上述实施例的基础上，在本申请的一个实施例中，如图5所示，在所述外延结构表面依次形成绝缘层和反射层包括：
S1031：在所述外延结构表面沉积一层绝缘材料层；
S1032：在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
S1033：以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
S1034：在裸露的外延结构及所述第一掩膜表面制备金属层；
S1035：剥离位于所述第一掩膜表面的金属层，并去除所述第一掩膜，形成位于所述绝缘单元之间的金属层。
参考图6-图10，图6-图10为本实施例中，在所述外延结构表面依次形成绝缘层和反射层的流程示意图，图7中的标号70表示所述第一掩膜。
在本申请的其他实施例中，还提供了一种在所述外延结构表面依次形成绝缘层和反射层的具体包括，如图11所示，在所述外延结构表面依次形成绝缘层和反射层包括：
S1036：在所述外延结构表面沉积一层绝缘材料层；
S1037：在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
S1038：以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
S1039：去除所述第一掩膜；
S10310：在裸露的外延结构及所述绝缘层表面制备金属层；
S10311：在所述金属层表面涂覆光刻胶，并对涂覆的光刻胶进行曝光、显影，形成第二掩膜；
S10312：以所述第二掩膜为掩膜，对所述金属层进行刻蚀，形成位于所述绝缘单元之间的反射层。
参考图12-图18，图12-图18为本实施例中，在所述外延结构表面依次形成绝缘层和反射层的流程示意图。
通过上述两个制备流程的比较可以看出，优选采用图6-图10所示的流程制备所述绝缘层和反射层，由于这种制备流程仅需要一次完整的光刻流程，因此图6-图10所示的绝缘层和反射层的制备流程相较于图12-图18所示的绝缘层和反射层的制备流程而言，具有制备流程简单、制备难度低的优点。
需要说明的是，一般情况下，制备所述反射层的金属材料一般选择银，即所述金属层为银金属层，所述反射层为银反射层。所述绝缘材料层可以为半导体工艺中常用的绝缘材料，例如二氧化硅层或氮化硅层等。本申请对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个具体实施例中，所述外延结构制备步骤包括：
在所述衬底表面形成N型氮化镓层，在所述的N型氮化镓层表面形成多量子阱层；；
在所述多量子阱层表面形成P型氮化镓层，形成所述外延结构；
在所述外延结构表面，使用干法蚀刻的方式形成凹槽；
所述凹槽底部需要露出N型氮化镓层，形成所述Mesa图形；
相应的，本申请实施例还提供了一种LED芯片，如图4所示，包括：
衬底10，所述衬底10表面具有外延结构，所述外延结构至少具有N型氮化镓层、多量子阱层、P型氮化镓层和至少一个凹槽，所述凹槽贯穿所述多量子阱层和P型氮化镓层，并部分贯穿所述N型氮化镓层，所有的所述凹槽称为Mesa图形；
覆盖所述外延结构的多量子阱31侧壁的多个绝缘单元51，所述多个绝缘单元51构成绝缘层50；
位于所述绝缘单元51之间的反射层60。
从图3和图4中可以看出，所述LED芯片的制作过程中，在制备反射层60之前，在所述外延结构表面形成了一层包括多个绝缘单元51的绝缘层50，每个所述绝缘单元51覆盖一个所述外延结构的多量子阱31的侧壁，避免了在制备反射层60的过程中，反射层60材料污染或渗透到多量子阱层30中的情况出现，避免了多量子阱层30因此而失效的情况出现，提升了倒装LED芯片的制备良率。
需要说明的是，一般情况下，制备所述反射层60的金属材料一般选择银，即所述金属层为银金属层，所述反射层60为银反射层60。所述绝缘材料层可以为半导体工艺中常用的绝缘材料，例如二氧化硅层或氮化硅层等。本申请对此并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个实施例中，参考图4，所述外延结构包括：
位于所述衬底10表面的N型氮化镓层20，所述N型氮化镓层20表面具有多个Mesa凹槽；
位于所述N型氮化镓层20表面，所述Mesa凹槽两侧的多个多量子阱31，所述多个多量子阱31构成多量子阱层30；
位于所述多量子阱层30表面的P型氮化镓层40。
位于所述N型氮化镓层20表面的多个多量子阱31，所述多个多量子阱31构成多量子阱层30。
综上所述，本申请实施例提供了一种LED芯片及其制备方法，其中，所述LED芯片的制备方法在制备反射层之前，在所述外延结构表面形成了一层包括多个绝缘单元的绝缘层，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，避免了在制备反射层的过程中，反射层材料污染或渗透到多量子阱层中的情况出现，避免了多量子阱层因此而失效的情况出现，提升了倒装LED芯片的制备良率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种LED芯片的制备方法，其特征在于，包括：
提供衬底，所述衬底表面具有外延结构，至少具有N型氮化镓层、多量子阱层、P型氮化镓层；
在所述的外延结构上蚀刻形成至少一个凹槽，露出N型氮化镓层；
在所述外延结构表面依次形成绝缘层和反射层；
所述绝缘层包括多个绝缘单元，每个所述绝缘单元覆盖一个所述外延结构的多量子阱的侧壁，所述反射层位于所述绝缘单元之间。
2.根据权利要求1所述的方法，其特征在于，在所述外延结构表面依次形成绝缘层和反射层包括：
在所述外延结构表面沉积一层绝缘材料层；
在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
在裸露的外延结构及所述第一掩膜表面制备金属层；
剥离位于所述第一掩膜表面的金属层，并去除所述第一掩膜，形成位于所述绝缘单元之间的金属层。
3.根据权利要求1所述的方法，其特征在于，在所述外延结构表面依次形成绝缘层和反射层包括：
在所述外延结构表面沉积一层绝缘材料层；
在所述绝缘材料层表面涂覆光刻胶，并对所述光刻胶进行曝光、显影，形成第一掩膜；
以所述第一掩膜为掩膜，对所述绝缘材料层进行刻蚀，形成覆盖所述多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成所述绝缘层；
去除所述第一掩膜；
在裸露的外延结构及所述绝缘层表面制备金属层；
在所述金属层表面涂覆光刻胶，并对涂覆的光刻胶进行曝光、显影，形成第二掩膜；
以所述第二掩膜为掩膜，对所述金属层进行刻蚀，形成位于所述绝缘单元之间的反射层。
4.根据权利要求2或3所述的方法，其特征在于，所述金属层为银金属层。
5.根据权利要求2或3所述的方法，其特征在于，所述绝缘材料层为二氧化硅层或氮化硅层。
6.一种LED芯片，其特征在于，包括：
衬底，所述衬底表面具有外延结构，所述外延结构至少具有N型氮化镓层、多量子阱层、P型氮化镓层和至少一个凹槽，所述凹槽贯穿所述多量子阱层和P型氮化镓层，并部分贯穿所述N型氮化镓层；
覆盖所述外延结构的多量子阱侧壁的多个绝缘单元，所述多个绝缘单元构成绝缘层；
位于所述绝缘单元之间的反射层。
7.根据权利要求6所述的LED芯片，其特征在于，所述绝缘层为氮化硅层或二氧化硅层。
8.根据权利要求6所述的LED芯片，其特征在于，所述反射层为银反射层。
CN201710565517.9A 2017-07-12 2017-07-12 一种led芯片及其制备方法 Pending CN107293623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710565517.9A CN107293623A (zh) 2017-07-12 2017-07-12 一种led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710565517.9A CN107293623A (zh) 2017-07-12 2017-07-12 一种led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN107293623A true CN107293623A (zh) 2017-10-24

Family

ID=60101256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710565517.9A Pending CN107293623A (zh) 2017-07-12 2017-07-12 一种led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN107293623A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931619A (zh) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法
CN112234124A (zh) * 2020-10-30 2021-01-15 南昌凯迅光电有限公司 一种改善led芯片多金异常的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060187984A1 (en) * 2005-02-18 2006-08-24 Yasuo Sato Semiconductor light emitting device, method of manufacturing same, and optical module
CN102779918A (zh) * 2007-02-01 2012-11-14 日亚化学工业株式会社 半导体发光元件
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法
CN104377219A (zh) * 2014-11-20 2015-02-25 厦门乾照光电股份有限公司 一种高发光效率的高压发光二极管
CN106463596A (zh) * 2014-05-14 2017-02-22 南洋理工大学 发光器件的成形方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060187984A1 (en) * 2005-02-18 2006-08-24 Yasuo Sato Semiconductor light emitting device, method of manufacturing same, and optical module
CN102779918A (zh) * 2007-02-01 2012-11-14 日亚化学工业株式会社 半导体发光元件
CN106463596A (zh) * 2014-05-14 2017-02-22 南洋理工大学 发光器件的成形方法
CN104300069A (zh) * 2014-08-25 2015-01-21 大连德豪光电科技有限公司 高压led芯片及其制备方法
CN104377219A (zh) * 2014-11-20 2015-02-25 厦门乾照光电股份有限公司 一种高发光效率的高压发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931619A (zh) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法
CN112234124A (zh) * 2020-10-30 2021-01-15 南昌凯迅光电有限公司 一种改善led芯片多金异常的方法

Similar Documents

Publication Publication Date Title
CN105529384B (zh) 发光设备
JP5105621B2 (ja) シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法
TWI542047B (zh) 發光二極體封裝結構之製法
CN106252470B (zh) 一种氮化镓基发光二极管及其制作方法
CN106129231A (zh) 发光装置及其制作方法
CN104885235B (zh) 用于侧发射的具有成形的生长衬底的led
CN107210341A (zh) 高效led以及制造方法
JP2010245515A (ja) 白色光発光ダイオードチップ及びその製造方法
CN104091869B (zh) 发光二极管芯片及其制作方法
CN103904174B (zh) 发光二极管芯片的制作方法
CN109524514A (zh) 一种带有Ag反射层结构的倒装LED芯片及其制作方法
CN107293623A (zh) 一种led芯片及其制备方法
JP2013030771A (ja) 波長変換層を具えた発光ダイオード装置及びその製造方法
JP2016025213A (ja) 半導体発光素子の製造方法
TW201208134A (en) Light emitting device and semiconductor wafer
TW201442277A (zh) 半導體發光組件及其製造方法
CN104795481B (zh) 发光二极管及其制作方法
WO2023087314A1 (zh) 发光二极管及制备方法和显示面板
JP7130130B2 (ja) マイクロ発光ダイオードチップおよびその製造方法、並びに表示装置
CN108281522A (zh) 一种垂直结构的发光二极管及其制备方法
WO2018054187A1 (zh) 一种发光二极管及其制作方法
CN116031337A (zh) 一种led倒装芯片的制造方法
CN116093213A (zh) 一种dbr倒装芯片的制造方法
JP6010867B2 (ja) Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
CN108281526B (zh) 一种具有光导薄膜结构的led芯片及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171024

RJ01 Rejection of invention patent application after publication