CN107293620A - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN107293620A CN107293620A CN201710570324.2A CN201710570324A CN107293620A CN 107293620 A CN107293620 A CN 107293620A CN 201710570324 A CN201710570324 A CN 201710570324A CN 107293620 A CN107293620 A CN 107293620A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- electrode
- etching
- current barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 101
- 238000005530 etching Methods 0.000 claims description 82
- 230000004888 barrier function Effects 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 45
- 238000002161 passivation Methods 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000003475 lamination Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 238000002156 mixing Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 9
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen fluorine Acid Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片及其制作方法，其中，在形成通孔和台阶区时能够通过一次光刻工艺即能实现，有效减少了光刻工艺次数，进而通过创新的制备方法而减少光刻工艺次数，以达到简化制作LED芯片的流程，且降低LED芯片成本的目的。
Description
技术领域
本发明涉及LED(Light Emitting Diode，发光二极管)芯片技术领域，更为具体的说，涉及一种LED芯片及其制作方法。
背景技术
随着行业的持续发展和技术的不断创新，发光二极管的应用越来越广泛。发光二极管是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。近年来，随着对LED芯片研究的不断深入，LED芯片的发光效率得到了极大提高，目前已被广泛应用于显示、照明灯各个领域。现有在制作LED芯片过程中，采用光刻工艺次数较多，使得LED芯片的制作流程繁复，且使得LED芯片的成本较高。
发明内容
有鉴于此，本发明提供了一种LED芯片及其制作方法，通过创新的制备方法而减少光刻工艺次数，达到简化制作LED芯片的流程，且降低LED芯片成本的目的。
为实现上述目的，本发明提供的技术方案如下：
一种LED芯片的制作方法，包括：
提供一外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
在所述第二半导体层背离所述衬底一侧依次沉积叠层设置的第一导电层及电流阻挡层，且采用一次光刻工艺对所述第一导电层和电流阻挡层刻蚀为预设图案形状；
在所述电流阻挡层背离所述外延片一侧形成第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且采用一次光刻工艺对所述第二导电层、电流阻挡层和第一导电层刻蚀，形成贯穿所述第二导电层、电流阻挡层和第一导电层的通孔，及一裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
形成钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
相应的，本发明还提供了一种LED芯片，包括：
外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
位于所述第二半导体层背离所述衬底一侧的第一导电层；
位于所述第一导电层背离所述衬底一侧的电流阻挡层，所述第一导电层和电流阻挡层刻蚀为预设图案形状；
位于所述电流阻挡层背离所述外延片一侧的第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且贯穿所述第二导电层、电流阻挡层和第一导电层的设置有一通孔，及刻蚀至所述第一半导体层、且裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
位于所述第二导电层背离所述衬底一侧的钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种LED芯片及其制作方法，在形成通孔和台阶区时能够通过一次光刻工艺即能实现，有效减少了光刻工艺次数，进而通过创新的制备方法而减少光刻工艺次数，以达到简化制作LED芯片的流程，且降低LED芯片成本的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种LED芯片的制作方法的流程图；
图2a至图2d为本申请实施例提供的一种对应LED芯片的制作方法步骤的结构流程示意图；
图3为本申请实施例提供的一种预设图案形状的第一导电层和电流阻挡层的制作方法的流程图；
图4a至图4d为与图3各个步骤相应的结构流程图；
图5为本申请实施例提供的一种预设图案形状结构示意图；
图6为本申请实施例提供的一种通孔和台阶区的制作方法的流程图；
图7a至图7e为与图6各个步骤相应的结构流程图；
图8为本申请实施例提供的一种钝化层、第一电极和第二电极的的制备方法的流程图；
图9a至图9e为图8中各个步骤对应的结构流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着行业的持续发展和技术的不断创新，发光二极管的应用越来越广泛。发光二极管是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。近年来，随着对LED芯片研究的不断深入，LED芯片的发光效率得到了极大提高，目前已被广泛应用于显示、照明灯各个领域。现有在制作LED芯片过程中，采用光刻工艺次数较多，使得LED芯片的制作流程繁复，且使得LED芯片的成本较高。
基于此，本申请实施例提供了一种LED芯片及其制作方法，通过创新的制备方法而减少光刻工艺次数，达到简化制作LED芯片的流程，且降低LED芯片成本的目的。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图9e对本申请实施例提供的技术方案进行详细的描述。
参考图1所示，为本申请实施例提供的一种LED芯片的制作方法的流程图，其中，制作方法包括：
S1、提供一外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
S2、在所述第二半导体层背离所述衬底一侧依次沉积叠层设置的第一导电层及电流阻挡层，且采用一次光刻工艺对所述第一导电层和电流阻挡层刻蚀为预设图案形状；
S3、在所述电流阻挡层背离所述外延片一侧形成第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且采用一次光刻工艺对所述第二导电层、电流阻挡层和第一导电层刻蚀，形成贯穿所述第二导电层、电流阻挡层和第一导电层的通孔，及一裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
S4、形成钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
由上述内容可知，本申请实施例提供的技术方案，在形成通孔和台阶区时能够通过一次光刻工艺即能实现，有效减少了光刻工艺次数，进而通过创新的制备方法而减少光刻工艺次数，以达到简化制作LED芯片的流程，且降低LED芯片成本的目的。
下面结合附图2a至图2d对本申请上述制作方法中每个步骤相应结构进行说明，其中，图2a至图2d为本申请实施例提供的一种对应LED芯片的制作方法步骤的结构流程示意图。
参考图2a所示，对应步骤S1，首先提供一外延片，其中，外延片包括依次叠层设置的衬底101、第一半导体层102、多量子阱层103和第二半导体层104。
本申请实施例提供的第一半导体层和第二半导体层均可以为氮化镓半导体层；并且，第一半导体层可以为N型半导体层，而第二半导体层为P型半导体层；或者，第一半导体层可以为P型半导体层，而第二半导体层则为N型半导体层，对此需要根据实际应用进行具体选取。
此外，本申请对于外延片的组成结构并不局限于衬底、第一半导体层、多量子阱层和第二半导体层；其中，在第一半导体层为N型半导体层，而第二半导体层为P型半导体层时，外延片还可以包括位于衬底和第一半导体层之间的缓冲层，位于第一半导体层和多量子阱层之间的空穴阻挡层，及位于多量子阱层和第二半导体层之间的电子阻挡层；以及，在第一半导体层为P型半导体层，而第二半导体层为N型半导体层时，上述空穴阻挡层和电子阻挡层的位置相对互换，对此本申请不做具体限制，需要根据实际应用进行具体设计。
参考图2b所示，对应步骤S2，形成第一导电层200和电流阻挡层300，且通过一次光刻工艺将第一导电层200和电流阻挡层300刻蚀为预设图案形状。
在本申请一实施例中，第一导电层的材质可以选取氧化铟锡制备，且其厚度可以设置为200-2000埃，包括端点值，且优选可以为600埃，还可以为300埃、500埃、1000埃、1500埃等；以及，电流阻挡层的材质可以选取二氧化硅制备，且其厚度可以设置为800-10000埃，包括端点值，且优选可以为2100埃，还可以为900埃、1500埃、3000埃、6000埃、8000埃、9000埃等。在对外延片进行清洗完毕后，可以在第二半导体层背离衬底一侧表面沉积一氧化铟锡层，而后可以在PECVD中使用SiH4气体和N2O气体反应、且在氧化铟锡层背离衬底一侧表面沉积一层二氧化硅层。而后可以通过一次光刻工艺刻蚀第一导电层和电流阻挡层，以形成预设图案形状的第一导电层和电流阻挡层。
结合图3至图4d对本申请实施例提供的预设图案形状的第一导电层和电流阻挡层的制备过程进行详细描述。其中，图3为本申请实施例提供的一种预设图案形状的第一导电层和电流阻挡层的制作方法的流程图，图4a至图4d为与图3各个步骤相应的结构流程图。
所述采用一次光刻工艺对所述第一导电层和电流阻挡层刻蚀为预设图案形状，包括：
S21、在所述电流阻挡层背离所述第一导电层一侧形成第一光刻胶层，且所述第一光刻胶层呈所述预设图案形状。
参考图4a所示，在电流阻挡层300(未刻蚀之前的电流阻挡层，即电流阻挡层和第一导电层覆盖第二半导体层背离衬底一侧表面)背离第一导电层200一侧形成第一光刻胶层210，且通过显影、曝光、坚膜、去除底膜(可以采用氧等离子体清除底膜)等工艺后，使得第一光刻胶层210呈预设图案形状。
S22、采用第一刻蚀方式将所述电流阻挡层进行刻蚀为所述预设图案形状。
参考图4b所示，采用第一刻蚀方式将电流阻挡层300刻蚀为预设图案形状。其中，本申请实施例提供的所述电流阻挡层300的材质为二氧化硅，所述第一刻蚀方式包括氢氟酸和氟化铵混合刻蚀溶液方式；
及，所述第一导电层200的材质为氧化铟锡层，所述第二刻蚀方式包括盐酸和氯化铁混合刻蚀溶液方式。
本申请实施例通过不同刻蚀方式对电流阻挡层和第一导电层分别进行刻蚀，以使对为电流阻挡层和第一导电层刻蚀时相互不影响，进而能够采用一次光刻工艺完成对电流阻挡层和第一导电层两层的分别刻蚀；并且，一般的对电流阻挡层的刻蚀均能够影响外延片，即，刻蚀电流阻挡层时的刻蚀方式，能够对形成第二半导体层的材质、多量子阱层的材质和第一半导体层的材质造成影响，本申请实施例提供的第一导电层能够作为一截止层，以在对电流阻挡层刻蚀时包括外延片不被刻蚀方式所影响。
S23、采用第二刻蚀方式将所述第一导电层进行刻蚀为所述预设图案形状。
在对电流阻挡层进行刻蚀时，第一导电层可以作为一截止层而保护外延片；而后，在对第一导电层进行刻蚀时，由于刻蚀方式发生变化，对第一导电层的刻蚀方式不会对电流阻挡层和外延片造成影响，进而保证刻蚀的顺利完成，且能够保证电流阻挡层和外延片的完整。
S24、去除所述第一光刻胶层。
在本申请一实施例中，预设图案形状可以通过一连接部和一延伸部组成。参考图5所示，为本申请实施例提供的一种预设图案形状结构示意图，预设图案形状包括有一连接部10和一延伸部20，连接部10位于LED芯片的一端，且延伸部20与连接部10相连后，向背离连接部10的一端(即LED芯片与连接部10相对一端)延伸。在本申请其他实施例中，预设图案形状还可以为其他类型，对此本申请不做具体限制。
参考图2c所示，对应步骤S3，在电流阻挡层300背离外延片一侧形成第二导电层400，第二导电层400覆盖电流阻挡层300和第二半导体层104背离衬底101一侧表面，且采用一次光刻工艺对第二导电层104、电流阻挡层300和第一导电层102刻蚀，形成贯穿第二导电层400、电流阻挡层300和第一导电层200的通孔30，及一裸露第一半导体层102的台阶区40，台阶区40包括有电极区41。
在本申请一实施例中，第二导电层的材质与第一导电层的材质可以相同，第二导电层和第一导电层均可以为氧化铟锡材质。或者，在本申请其他实施例中，第二导电层的材质还可以与第一导电层的材质相反，只需满足分别刻蚀第一导电层、电流阻挡层和第二导电层的刻蚀方式之间相互不影响即可，即，一种层的刻蚀方式对其他两层的材质不影响或影响极小而可忽略不计。
其中，本申请实施例提供的第二导电层的材质优选为氧化铟锡时，其厚度可以设置为200-3000埃，包括端点值，且优选可以为900埃，或者，还可以为500埃、1000埃、2000埃等；此外，在形成未刻蚀之前的第二导电层后，可以通过RTA设备对其进行合金操作。而后，通过一次光刻工艺刻蚀第二导电层、电流阻挡层和第一导电层，以形成通孔和台阶区。
结合图6至图7e对本申请实施例提供的通孔和台阶区的形成过程进行详细描述。其中，图6为本申请实施例提供的一种通孔和台阶区的制作方法的流程图，图7a至图7e为与图6各个步骤相应的结构流程图。
所述采用一次光刻工艺对所述第二导电层、电流阻挡层和第一导电层刻蚀，形成贯穿所述第二导电层、电流阻挡层和第一导电层的通孔，及一裸露所述第二半导体层的台阶区，包括：
S31、在所述第二导电层背离所述第一导电层一侧形成第二光刻胶层，且所述第二光刻胶层包括有对应所述通孔和台阶区的镂空区。
参考图7a所示，在第二导电层400(未刻蚀之前的第二导电层，即第二导电层覆盖电流阻挡层和第二半导体层背离衬底一侧裸露表面)背离第一导电层200一侧形成第二光刻胶层410，第二光刻胶层410包括有对应通孔30和台阶区40的镂空区。
S32、采用第三刻蚀方式去除所述第二导电层对应所述通孔和台阶区的部分。
参考图7b所示，采用第三刻蚀方式去除第二导电层400对应通孔30和台阶区40的部分。其中，本申请实施例提供的所述第一导电层和第二导电层的材质相同，其中，所述第三刻蚀方式和第五刻蚀方式相同。具体的，第二导电层的材质可以为氧化铟锡，且第三刻蚀方式包括盐酸和氯化铁混合刻蚀溶液方式。
S33、采用第四刻蚀方式去除所述电流阻挡层对应所述通孔的部分，且同时去除所述第二半导体层和多量子阱层对应台阶区的部分。
参考图7c所示，采用第四刻蚀方式去除电流阻挡层300对应通孔30和台阶区40的部分，且同时去除第二半导体层104和多量子阱层103对应台阶区40的部分。其中，台阶区与第一导电层和电流阻挡层不具有交叠区域，且在预设图案形状为图5所示形状时，台阶区40位于延伸部的延伸方向上，且与连接部10相对设置，如图5中台阶区40。本申请实施例提供的所述第一导电层可以为干法刻蚀截止层，其中，所述第三刻蚀方式包括干法刻蚀方式。
在采用干法刻蚀(可以采用电感耦合等离子体刻蚀)对电流阻挡层和外延片进行刻蚀时，刻蚀气体可以为Cl2和BCl3，且适当添加Ar；在第一导电层和第二导电层均为氧化铟锡时，该刻蚀气体对氧化铟锡刻蚀速率极其缓慢，能够使第一导电层实现截止层的功能，避免对通孔对应的外延片区域造成不必要的刻蚀。
以及，在刻蚀台阶区对应外延片的部分时，可以刻蚀至第一半导体层表面为止；此外，还可以刻蚀至第一半导体层表面时，继续对第一半导体层进行刻蚀，直至刻蚀第一半导体层预设深度为止，对此本申请不做具体限制。
进一步的，在对第二导电层进行刻蚀后，可以对第二光刻胶层进行120摄氏度、6min的坚膜动作，以保证后续刻蚀的顺利进行。
S34、采用第五刻蚀方式去除所述第一导电层对应所述通孔的部分。
参考图7d所示，采用第五刻蚀方式去除第一导电层200对应通孔30的部分。其中，第一导电层的材质为氧化铟锡时，第五刻蚀方式包括盐酸和氯化铁混合刻蚀溶液方式。
S35、去除所述第二光刻胶层。
参考图7e所示，将第二光刻胶层去除。
参考图2d所示，对应步骤S4，形成钝化层500、第一电极601和第二电极602，其中，钝化层500覆盖第二导电层400和第一半导体层102背离衬底101一侧表面，且钝化层500裸露通孔和电极区，第一电极601位于电极区、且与第一半导体层102接触，且第二电极602过通孔与第二半导体层104接触。
在本申请一实施例中，本申请实施例提供的钝化层的材质可以为二氧化硅材质，其厚度可以设置为200-6000埃，包括端点值，且优选可以为2300埃，还可以为500埃、1000埃、2000埃、4000埃、5000埃等。以及，本申请实施例提供的所述第一电极和第二电极包括至少要一层金属层；其中，在本申请一实施例中，第一电极和第二电极可以包括五层金属层，且五层金属层可以通过蒸镀方式形成，即，依次蒸镀有Cr金属层、Al金属层、Ti金属层、Pt金属层和Au金属层；为了增加芯片稳定性和可靠性，在本申请实施例中，将电极蒸镀完成后，可以放置于炉管中进行合金操作。
下面结合图8至图9e对本申请实施例提供的钝化层、第一电极和第二电极的制备方法进行详细描述。图8为本申请实施例提供的一种钝化层、第一电极和第二电极的的制备方法的流程图，图9a至图9e为图8中各个步骤对应的结构流程图。
所述形成钝化层、第一电极和第二电极，包括：
S41、在所述第二导电层背离所述外延片一侧形成钝化层，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面。
参考图9a所示，在第二导电层400背离外延片一侧形成钝化层500，其中，钝化层500覆盖第二导电层400和第一导电层101背离衬底一侧裸露的表面。
S42、在所述钝化层背离所述衬底一侧形成第三光刻胶层，且所述第三光刻胶包括有第一镂空区和第二镂空区，所述第一镂空区对应所述电极区，所述第二镂空区包括所述通孔对应区域。
参考图9b所示，在钝化层500(未被刻蚀前的钝化层，即图9a中钝化层)背离衬底一侧形成第三光刻胶层510，第三光刻胶层510包括第一镂空区511和第二镂空区512，第一镂空区511对应电极区，第二镂空区512包括通孔对应区域。
S43、采用第六刻蚀方式去除所述钝化层对应所述第一镂空区和第二镂空区的部分。
参考图9c所示，采用第六刻蚀方式去除钝化层500对应第一镂空区和第二镂空区的部分。其中，本申请实施例提供的所述钝化层的材质可以为二氧化硅，所述第六刻蚀方式包括氢氟酸和氟化铵混合刻蚀溶液方式。
在本申请一实施例中，刻蚀钝化层时过刻蚀深度可以控制在2微米以内，即可以刻蚀钝化层后继续刻蚀2微米以内的深度，对此本申请不做具体限制。
S44、在所述第一镂空区处形成所述第一电极、且所述第一电极与所述第一半导体层接触，在所述第二镂空区形成第二电极，且所述第二电极过所述通孔与所述第二半导体层接触。
参考图9d所示，在第一镂空区处形成第一电极601、且第一电极601与第一半导体层102接触，在第二镂空区处形成第二电极602，且第二电极602过通孔与第二半导体层104接触。其中，本申请实施例提供的第一电极和第二电极可以为上述实施例中描述的至少一个金属层的电极。其中，在形成第一电极和第二电极过程中，第三光刻胶层起到保护作用。
S45、去除所述第三光刻胶层。
参考图9e所示，将第三光刻胶层去除。
相应的，本申请实施例还提供了一种LED芯片，包括：
外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
位于所述第二半导体层背离所述衬底一侧的第一导电层；
位于所述第一导电层背离所述衬底一侧的电流阻挡层，所述第一导电层和电流阻挡层刻蚀为预设图案形状；
位于所述电流阻挡层背离所述外延片一侧的第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且贯穿所述第二导电层、电流阻挡层和第一导电层的设置有一通孔，及刻蚀至所述第一半导体层、且裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
位于所述第二导电层背离所述衬底一侧的钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
本申请实施例提供了一种LED芯片及其制作方法，在形成通孔和台阶区时能够通过一次光刻工艺即能实现，有效减少了光刻工艺次数，进而通过创新的制备方法而减少光刻工艺次数，以达到简化制作LED芯片的流程，且降低LED芯片成本的目的。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED芯片的制作方法，其特征在于，包括：
提供一外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
在所述第二半导体层背离所述衬底一侧依次沉积叠层设置的第一导电层及电流阻挡层，且采用一次光刻工艺对所述第一导电层和电流阻挡层刻蚀为预设图案形状；
在所述电流阻挡层背离所述外延片一侧形成第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且采用一次光刻工艺对所述第二导电层、电流阻挡层和第一导电层刻蚀，形成贯穿所述第二导电层、电流阻挡层和第一导电层的通孔，及一裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
形成钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
2.根据权利要求1所述的LED芯片的制作方法，其特征在于，所述采用一次光刻工艺对所述第一导电层和电流阻挡层刻蚀为预设图案形状，包括：
在所述电流阻挡层背离所述第一导电层一侧形成第一光刻胶层，且所述第一光刻胶层呈所述预设图案形状；
采用第一刻蚀方式将所述电流阻挡层进行刻蚀为所述预设图案形状；
采用第二刻蚀方式将所述第一导电层进行刻蚀为所述预设图案形状；
去除所述第一光刻胶层。
3.根据权利要求2所述的LED芯片的制作方法，其特征在于，所述电流阻挡层的材质为二氧化硅，所述第一刻蚀方式包括氢氟酸和氟化铵混合刻蚀溶液方式；
及，所述第一导电层的材质为氧化铟锡层，所述第二刻蚀方式包括盐酸和氯化铁混合刻蚀溶液方式。
4.根据权利要求1所述的LED芯片的制作方法，其特征在于，所述采用一次光刻工艺对所述第二导电层、电流阻挡层和第一导电层刻蚀，形成贯穿所述第二导电层、电流阻挡层和第一导电层的通孔，及一裸露所述第二半导体层的台阶区，包括：
在所述第二导电层背离所述第一导电层一侧形成第二光刻胶层，且所述第二光刻胶层包括有对应所述通孔和台阶区的镂空区；
采用第三刻蚀方式去除所述第二导电层对应所述通孔和台阶区的部分；
采用第四刻蚀方式去除所述电流阻挡层对应所述通孔的部分，且同时去除所述第二半导体层和多量子阱层对应台阶区的部分；
采用第五刻蚀方式去除所述第一导电层对应所述通孔的部分；
去除所述第二光刻胶层。
5.根据权利要求4所述的LED芯片的制作方法，其特征在于，所述第一导电层和第二导电层的材质相同，其中，所述第三刻蚀方式和第五刻蚀方式相同。
6.根据权利要求4所述的LED芯片的制作方法，其特征在于，所述第一导电层为干法刻蚀截止层，其中，所述第三刻蚀方式包括干法刻蚀方式。
7.根据权利要求1所述的LED芯片的制作方法，其特征在于，所述形成钝化层、第一电极和第二电极，包括：
在所述第二导电层背离所述外延片一侧形成钝化层，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面；
在所述钝化层背离所述衬底一侧形成第三光刻胶层，且所述第三光刻胶包括有第一镂空区和第二镂空区，所述第一镂空区对应所述电极区，所述第二镂空区包括所述通孔对应区域；
采用第六刻蚀方式去除所述钝化层对应所述第一镂空区和第二镂空区的部分；
在所述第一镂空区处形成所述第一电极、且所述第一电极与所述第一半导体层接触，在所述第二镂空区形成第二电极，且所述第二电极过所述通孔与所述第二半导体层接触；
去除所述第三光刻胶层。
8.根据权利要求7所述的LED芯片的制作方法，其特征在于，所述钝化层的材质为二氧化硅，所述第六刻蚀方式包括氢氟酸和氟化铵混合刻蚀溶液方式。
9.根据权利要求1或7所述的LED芯片的制作方法，其特征在于，所述第一电极和第二电极包括至少要一层金属层。
10.一种LED芯片，其特征在于，包括：
外延片，所述外延片包括依次叠层设置的衬底、第一半导体层、多量子阱层和第二半导体层；
位于所述第二半导体层背离所述衬底一侧的第一导电层；
位于所述第一导电层背离所述衬底一侧的电流阻挡层，所述第一导电层和电流阻挡层刻蚀为预设图案形状；
位于所述电流阻挡层背离所述外延片一侧的第二导电层，所述第二导电层覆盖所述电流阻挡层和第二半导体层背离所述衬底一侧表面，且贯穿所述第二导电层、电流阻挡层和第一导电层的设置有一通孔，及刻蚀至所述第一半导体层、且裸露所述第一半导体层的台阶区，所述台阶区包括有电极区；
位于所述第二导电层背离所述衬底一侧的钝化层、第一电极和第二电极，其中，所述钝化层覆盖所述第二导电层和第一半导体层背离所述衬底一侧表面，且所述钝化层裸露所述通孔和电极区，所述第一电极位于所述电极区、且与所述第一半导体层接触，且所述第二电极过所述通孔与所述第二半导体层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710570324.2A CN107293620B (zh) | 2017-07-13 | 2017-07-13 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710570324.2A CN107293620B (zh) | 2017-07-13 | 2017-07-13 | 一种led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107293620A true CN107293620A (zh) | 2017-10-24 |
| CN107293620B CN107293620B (zh) | 2019-06-04 |
Family
ID=60101738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710570324.2A Active CN107293620B (zh) | 2017-07-13 | 2017-07-13 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293620B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799635A (zh) * | 2017-10-27 | 2018-03-13 | 厦门乾照光电股份有限公司 | 一种led芯片及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558638A (zh) * | 2016-11-30 | 2017-04-05 | 东莞市佳乾新材料科技有限公司 | 一种具有高发光效率的led芯片及其制作方法 |
| CN106784192A (zh) * | 2016-12-28 | 2017-05-31 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
| US20170194531A1 (en) * | 2015-12-30 | 2017-07-06 | Epistar Corporation | Light emitting device |
-
2017
- 2017-07-13 CN CN201710570324.2A patent/CN107293620B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170194531A1 (en) * | 2015-12-30 | 2017-07-06 | Epistar Corporation | Light emitting device |
| CN106558638A (zh) * | 2016-11-30 | 2017-04-05 | 东莞市佳乾新材料科技有限公司 | 一种具有高发光效率的led芯片及其制作方法 |
| CN106784192A (zh) * | 2016-12-28 | 2017-05-31 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799635A (zh) * | 2017-10-27 | 2018-03-13 | 厦门乾照光电股份有限公司 | 一种led芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107293620B (zh) | 2019-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5801791B2 (ja) | バックエッチングを施したエミッタを有するシリコン太陽電池および類似の太陽電池を形成する方法 | |
| CN102867837A (zh) | 阵列式高压led器件的制作方法 | |
| JP5885891B2 (ja) | 太陽電池の製造方法および太陽電池 | |
| CN104505446B (zh) | 出光效率高散热性能好的倒装led芯片及其制备方法 | |
| CN105047542B (zh) | 一种沟槽型碳化硅mosfet功率器件的制造方法 | |
| CN106067497A (zh) | 发光元件及其制造方法 | |
| TW201143124A (en) | Method of fabrication of a back-contacted photovoltaic cell, and back-contacted photovoltaic cell made by such a method | |
| JP4050737B2 (ja) | 液晶表示素子の製造方法 | |
| CN105720156B (zh) | 一种发光二极管及其制作方法 | |
| CN103730359A (zh) | 复合栅介质SiC MISFET器件的制作方法 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| CN107293620A (zh) | 一种led芯片及其制作方法 | |
| CN106206875B (zh) | 一种柔性金字塔阵列GaN基半导体发光二级管及其制作方法 | |
| JP2019009473A (ja) | 太陽電池セルの製造方法 | |
| CN104701407A (zh) | 太阳能电池和长城型太阳能电池基板的表面制绒处理方法 | |
| CN110808318A (zh) | 一种倒装高压发光二极管及其制作方法 | |
| CN104659150A (zh) | 一种晶体硅太阳电池多层减反射膜的制备方法 | |
| CN109860349A (zh) | 一种led芯片及其制造方法 | |
| JP6768432B2 (ja) | シリコン基板の製造方法 | |
| CN104637793A (zh) | 一种碳化硅器件终端结构的制作方法 | |
| CN208596700U (zh) | 用于发光二极管的半导体芯片 | |
| CN208797027U (zh) | 发光二极管的倒装芯片 | |
| CN206271727U (zh) | 一种用于晶体硅的制绒槽 | |
| CN106876265B (zh) | 一种差异化控制蚀刻深度的方法 | |
| CN108231961B (zh) | 一种led芯片结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |