CN107799635A - 一种led芯片及其制造方法 - Google Patents

一种led芯片及其制造方法 Download PDF

Info

Publication number
CN107799635A
CN107799635A CN201711027110.7A CN201711027110A CN107799635A CN 107799635 A CN107799635 A CN 107799635A CN 201711027110 A CN201711027110 A CN 201711027110A CN 107799635 A CN107799635 A CN 107799635A
Authority
CN
China
Prior art keywords
layer
electrode
barrier layer
current barrier
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711027110.7A
Other languages
English (en)
Inventor
邬新根
刘英策
刘兆
李俊贤
吴奇隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201711027110.7A priority Critical patent/CN107799635A/zh
Publication of CN107799635A publication Critical patent/CN107799635A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED芯片电极结构及其制造方法,该LED芯片电极包括:外延层、透明导电层、电流阻挡层以及电极,其中,外延层置于衬底之上,透明导电层设置在外延层上。电流阻挡层设置在透明导电层上,电极设置在电流阻挡层上,且,电极的面积大于电流阻挡层的面积。相较传统结构,本设计方案电流阻挡层面积小于电极面积,避免了低折射率电流阻挡层夹在高折射率的氮化镓与透明导电层之间而影响光出射效率,能够提升芯片外量子效率。同时由于电流阻挡层图形与电极图形相近,可以使用多层沉积的方式实现电极与电流阻挡层同一道光刻制作图形,降低芯片制造成本。

Description

一种LED芯片及其制造方法
技术领域
本发明涉及LED技术领域,更具体地说,涉及一种LED芯片及其制造方法。
背景技术
LED凭借其诸多优点,正在快速发展。如图1所示,图1为一种常用的LED芯片的结构示意图,该LED芯片的制造流程如下:
1、干法蚀刻裸露N型氮化镓(mesa)101;
2、制作电流阻挡层(CBL)102;
3、制作透明导电层图形(TCL)103;
4、制作电极(Pad)104;
然而,发明人发现,采用目前的制作工艺制造的LED芯片中,需要先制作电流阻挡层102,然后再制作电极104,工艺流程较为复杂。并且该种工艺制作的LED电极要求电流阻挡层102的面积要大于电极104的面积,会影响LED芯片的发光亮度。除此,由于氮化镓101的材料折射率以及透明导电层图形103的材料折射率大于电流阻挡层102的材料折射率,又会导致该结构的出光效率较低。
因此,如何提供一种LED芯片及其制造方法,既能简化制作工艺,又能提高发光亮度和效率,是本领域技术人员亟待解决的一大技术难题。
发明内容
有鉴于此,本发明提供了一种LED芯片及其制造方法,既能简化制作工艺,又能提高发光亮度和效率。
为实现上述目的,本发明提供如下技术方案:
一种LED芯片,包括:
衬底;
外延层,所述外延层设置在所述衬底之上;
透明导电层,设置在所述外延层上;
电流阻挡层,设置在所述透明导电层上;
电极,设置在所述电流阻挡层上,且,所述电极在所述衬底上的投影面积大于所述电流阻挡层在所述衬底上的投影面积。
可选的:
所述电极至少包括Cr、Ni、Al、Ti、Pt、Au、Cu、Pb、Pd以及Fe中的一种或多种金属叠层。
可选的:
所述电流阻挡层至少包括氧化硅、氮化硅、氮氧化硅、氧化铪、氟化镁、氧化钛的一种或多种叠层。
可选的:
所述外延层包括蓝宝石衬底层、N型氮化镓层、有源层以及P型氮化镓层中的一种或多种。
可选的:
所述透明导电层沿第一方向上的厚度为300-3000埃。
可选的:
所述电流阻挡层沿所述第一方向上的厚度为100-5000埃。
可选的:
沿第二方向,所述电极的宽度大于所述电流阻挡层的宽度1-10微米。
可选的:
所述外延层的表面刻蚀有预设图形,所述图形的台阶深度为0.5-3微米。
一种LED芯片的制造方法,包括:
可选的:
采用溅镀工艺形成所述电极的底层金属。
与现有技术相比,本发明所提供的技术方案具有以下优点:
本发明提供了一种LED芯片,包括:外延层、透明导电层、电流阻挡层以及电极,其中,外延层置于衬底之上,透明导电层设置在外延层上。电流阻挡层设置在透明导电层上,电极设置在电流阻挡层上,且,电极的面积大于电流阻挡层的面积。相较传统结构,本设计方案电流阻挡层面积小于电极面积,避免了低折射率电流阻挡层夹在高折射率的氮化镓与透明导电层之间而影响光出射效率,能够提升LED芯片外量子效率。同时由于电流阻挡层图形与电极图形相近,可以使用多层沉积的方式实现电极与电流阻挡层同一道光刻制作图形,降低LED芯片的制造成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为常规正装结构LED芯片的横截面示意图;
图2为本实施例提供的一种LED芯片的结构示意图;
图3为本实施例提供的一种LED芯片的横截面电流流向示意图;
图4为本实施例提供的一种LED芯片的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图2,图2为本实施例提供的一种LED芯片的结构示意图,包括:外延层21、透明导电层22、电流阻挡层23以及电极24。
首先提供一衬底201,该衬底可以为蓝宝石衬底。然后将外延层21置于衬底201之上,其中,该外延层21包括但不限于N型氮化镓层202、有源层203以及P型氮化镓层204。
并且,透明导电层22设置在外延层21上,电流阻挡层23设置在所述透明导电层22上,电极24设置在所述电流阻挡层23上,且,所述电极24在所述衬底201上的投影面积大于所述电流阻挡层23在所述衬底201上的投影面积。
可见,本方案中,电流阻挡层23与电极24相邻且图形形状可以一致,因此二者可以利用同一道光刻进行图形制作,简便了LED芯片结构的制作工艺。
除此,本方案中,低折射率的电流阻挡层23的面积小于电极24的面积,且置于透明导电层22之上,避免了低折射率电流阻挡层23夹在高折射率的P型氮化镓204与透明导电层22之间而影响光出射效率,能够提升芯片外量子效率。
如图3所述,采用本实施例提供的LED芯片的层级排布方式,其电流流向方向如图中箭头方向所示,即从电极24越过电流阻挡层23流到透明导电层22上,然后从透明导电层22流向P型氮化镓层204。
具体的,本实施例还提供了各层级的具体结构,例如所述电极至少包括Cr、Ni、Al、Ti、Pt、Au、Cu、Pb、Pd以及Fe中的一种或多种金属叠层。
所述电流阻挡层至少包括氧化硅、氮化硅、氮氧化硅、氧化铪、氟化镁、氧化钛的一种或多种叠层。
所述外延层包括但不限于N型氮化镓层、有源层以及P型氮化镓层。
所述透明导电层沿第一方向上的厚度为300-3000埃。所述电流阻挡层沿所述第一方向上的厚度为100-5000埃。沿第二方向,所述电极的宽度大于所述电流阻挡层的宽度1-10微米。所述外延层的表面刻蚀有预设图形,所述图形的台阶深度为0.5-3微米。
除此,本实施例还提供了一种LED芯片电极结构的制造方法,如图4所示,包括步骤:
S41、提供具有预设图形的透明导电层的芯片;
S42、在所述透明导电层表面形成电流阻挡层;
S43、在所述电流阻挡层上形成电极,所述电极在芯片衬底上的投影面积大于所述电流阻挡层在所述芯片衬底上的投影面积。
可选的,采用溅镀工艺形成所述电极的底层金属。
具体的,举例对本制作步骤进行说明,如下:
首先提供一衬底;
在所述衬底之上沉积外延结构,该外延结构包括但不限于N型氮化镓层、有源层、P型氮化镓层。
在外延层结构表面使用干法蚀刻形成Mesa图形,使N型氮化镓层裸露,Mesa台阶深度为0.5-3微米。
在P型氮化镓层表面沉积有ITO形成的透明导电层,用于正向电流的横向扩展,厚度为300-3000埃;
在所述的ITO层表面存在SiO2形成的电流阻挡层(CBL),其厚度为100-5000埃;
在所述的CBL的正上方存在有Pad电极,所述的Pad电极由金属Cr、Ni、Al、Ti、Pt、Au、Cu、Pb、Pd、Fe的一层或多层材料叠加组成;
所述的Pad电极表面积比所述CBL表面大,横截面图看,Pad宽度单边比CBL层宽度宽1-10微米;
所述的Pad电极底层金属可以由溅镀方式形成,在所述Pad与ITO接触的位置可以通过控制溅射沉积功率提升ITO与P型氮化镓之间的接触电阻,形成高电阻接触,电流在Pad与ITO接触的正下方不会聚集。
经过上述制作流程,可以形成上述实施例中的LED芯片结构。
综上所述,本发明提供了一种LED芯片电极结构及其制造方法,该LED芯片电极包括:外延层、透明导电层、电流阻挡层以及电极,其中,外延层置于衬底之上,透明导电层设置在外延层上。电流阻挡层设置在透明导电层上,电极设置在电流阻挡层上,且,电极的面积大于电流阻挡层的面积。相较传统结构,本设计方案电流阻挡层面积小于电极面积,避免了低折射率电流阻挡层夹在高折射率的氮化镓与透明导电层之间而影响光出射效率,能够提升芯片外量子效率。同时由于电流阻挡层图形与电极图形相近,可以使用多层沉积的方式实现电极与电流阻挡层同一道光刻制作图形,降低芯片制造成本。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED芯片电极结构,其特征在于,包括:
衬底;
外延层,设置在所述的衬底上;
透明导电层,设置在所述外延层上;
电流阻挡层,设置在所述透明导电层上;
电极,设置在所述电流阻挡层上,且,所述电极在所述衬底上的投影面积大于所述电流阻挡层在所述衬底上的投影面积。
2.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
所述电极至少包括Cr、Ni、Al、Ti、Pt、Au、Cu、Pb、Pd以及Fe中的一种或多种金属叠层。
3.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
所述电流阻挡层至少包括氧化硅、氮化硅、氮氧化硅、氧化铪、氟化镁、氧化钛的一种或多种。
4.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
所述外延层包括但不限于N型氮化镓层、有源层以及P型氮化镓层。
5.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
所述透明导电层沿第一方向上的厚度为300-3000埃。
6.根据权利要求5所述的一种LED芯片电极结构,其特征在于:
所述电流阻挡层沿所述第一方向上的厚度为100-5000埃。
7.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
沿第二方向,所述电极的宽度大于所述电流阻挡层的宽度1-10微米。
8.根据权利要求1所述的一种LED芯片电极结构,其特征在于:
所述外延层的表面刻蚀有预设图形,所述图形的台阶深度为0.5-3微米。
9.一种LED芯片电极结构的制造方法,其特征在于,包括:
提供一衬底;
在所述衬底表面生长外延层;
对所述外延层进行蚀刻,露出部分N型氮化镓层;
在所述的外延层表面制作透明导电层图形;
在所述透明导电层表面制作电流阻挡层图形;
在所述电流阻挡层上方形成P电极,在裸露的N型氮化镓层上形成N电极。
10.根据权利要求9所述的一种LED芯片电极结构的制造方法,其特征在于:
采用溅镀工艺形成所述P电极或所述N电极的底层金属。
CN201711027110.7A 2017-10-27 2017-10-27 一种led芯片及其制造方法 Pending CN107799635A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711027110.7A CN107799635A (zh) 2017-10-27 2017-10-27 一种led芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711027110.7A CN107799635A (zh) 2017-10-27 2017-10-27 一种led芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN107799635A true CN107799635A (zh) 2018-03-13

Family

ID=61547462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711027110.7A Pending CN107799635A (zh) 2017-10-27 2017-10-27 一种led芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN107799635A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909140A (zh) * 2019-12-04 2021-06-04 聚灿光电科技(宿迁)有限公司 一种新型双ito导电层的高光效芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437263A (zh) * 2011-12-16 2012-05-02 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN103545408A (zh) * 2012-07-17 2014-01-29 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
CN104064642A (zh) * 2014-07-04 2014-09-24 映瑞光电科技(上海)有限公司 垂直型led的制作方法
CN104617191A (zh) * 2015-01-14 2015-05-13 映瑞光电科技(上海)有限公司 一种具有电流阻挡结构的led垂直芯片及其制备方法
CN107293620A (zh) * 2017-07-13 2017-10-24 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437263A (zh) * 2011-12-16 2012-05-02 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN103545408A (zh) * 2012-07-17 2014-01-29 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
CN104064642A (zh) * 2014-07-04 2014-09-24 映瑞光电科技(上海)有限公司 垂直型led的制作方法
CN104617191A (zh) * 2015-01-14 2015-05-13 映瑞光电科技(上海)有限公司 一种具有电流阻挡结构的led垂直芯片及其制备方法
CN107293620A (zh) * 2017-07-13 2017-10-24 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909140A (zh) * 2019-12-04 2021-06-04 聚灿光电科技(宿迁)有限公司 一种新型双ito导电层的高光效芯片及其制作方法

Similar Documents

Publication Publication Date Title
JP5768759B2 (ja) 半導体発光素子
JP4777141B2 (ja) 光抽出効率が改善された垂直構造窒化物半導体発光素子
CN104037278B (zh) Led芯片的制备方法及led芯片
CN107808913B (zh) 一种发光二极管及制作方法
CN105720156B (zh) 一种发光二极管及其制作方法
JP2014127565A (ja) 半導体発光素子
CN101783382A (zh) 发光器件
CN103325905B (zh) 一种具有电流阻挡结构的GaN基发光二极管芯片及其制作方法
CN108878615B (zh) 一种led芯片及其制作方法
JPWO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
CN107808914A (zh) 一种发光二极管及其制作方法
JP5608340B2 (ja) 半導体発光素子
CN101510578B (zh) 发光二极管装置
KR100886821B1 (ko) 전기적 특성을 향상한 광자결정 발광 소자 및 제조방법
WO2021237892A1 (zh) 一种应用于显示屏的led芯片及其制备方法
CN109860349A (zh) 一种led芯片及其制造方法
CN107799635A (zh) 一种led芯片及其制造方法
CN102569587B (zh) 具有叠合透明电极的半导体发光装置
TWI427822B (zh) 發光二極體及其製作方法
CN207265082U (zh) 发光二极管
CN110429166A (zh) 一种led芯片
CN207265081U (zh) 发光二极管
CN216120333U (zh) 半导体发光元件
CN105742418A (zh) 一种发光二极管芯片及其制作方法
CN115472729A (zh) 一种小型发光二极管结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180313

RJ01 Rejection of invention patent application after publication