CN112909140A - 一种新型双ito导电层的高光效芯片及其制作方法 - Google Patents

一种新型双ito导电层的高光效芯片及其制作方法 Download PDF

Info

Publication number
CN112909140A
CN112909140A CN201911224941.2A CN201911224941A CN112909140A CN 112909140 A CN112909140 A CN 112909140A CN 201911224941 A CN201911224941 A CN 201911224941A CN 112909140 A CN112909140 A CN 112909140A
Authority
CN
China
Prior art keywords
layer
cbl
manufacturing
ito conductive
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911224941.2A
Other languages
English (en)
Inventor
张振
王聪
刘佳擎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Focus Lightings Technology Suqian Co ltd
Original Assignee
Focus Lightings Technology Suqian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focus Lightings Technology Suqian Co ltd filed Critical Focus Lightings Technology Suqian Co ltd
Priority to CN201911224941.2A priority Critical patent/CN112909140A/zh
Publication of CN112909140A publication Critical patent/CN112909140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了LED芯片技术领域的一种新型双ITO导电层的高光效芯片,包括LED外延片、ITO导电层、CBL层和金属电极层,LED外延片包括N‑GaN层和位于N‑GaN层上方的P‑GaN层,ITO导电层位于P‑GaN层上方,CBL层被ITO导电层包覆,使电流通过CBL层下方ITO导电层导入因CBL层绝缘无法扩展的区域,这样电流既能够在CBL层的作用下达到分散均匀和提亮效果,也能够充分利用CBL层下的可发光面积,增加LED芯片的发光面积利用率,该双ITO导电层的高光效芯片的制作工艺简单,可解决现有工艺缺点,提升LED芯片亮度和光效。

Description

一种新型双ITO导电层的高光效芯片及其制作方法
技术领域
本发明涉及LED芯片技术领域,具体为一种新型双ITO导电层的高光效芯片及其制作方法。
背景技术
LED有节能、环保、安全、寿命长、低功耗等特点,可以广泛应用于各种指示、显示、装饰、背光源、普通照明等领域。
在授权公告号为CN103872205B、授权公告日为2016-10-26的中国发明专利中公开了一种均匀发光LED,它包括位于底层的基底、位于所述的基底上方的CBL层、覆盖于所述的基底与CBL层上的ITO层、以及位于所述的ITO层上的金属电极,所述的CBL层与金属电极在垂直方向上相对应,所述的ITO层的厚度从中心向外侧逐渐增高。本发明提供了本发明的目的是解决现有技术中LED芯片发光不均匀的技术问题,提供一种在发光面积内均匀出光的LED芯片。
在授权公告号为CN106252476B、授权公告日为2018-04-13的中国发明专利中公开了一种GaN基发光二极管芯片的制备方法,属于光电子技术领域,本发明通过在p型GaN层的表面先刻蚀大台面结构,再生长CBL层(电流阻挡层),然后经过光刻腐蚀CBL,蒸镀ITO,光刻小台图形,生长SiO2钝化层,然后在钝化层上甩匀光刻胶、曝光和显影,制作出P型电极和N型电极结构图形,在经过干法刻蚀钝化层,之后再刻蚀掉不导电层,本发明调整了钝化层和电极的制作步骤,从而省略、简化了光刻的次数,同时也改善了常规中光刻步骤的湿法腐蚀步骤,采用本方法将不会出现腐蚀钝化层时破坏底下覆盖ITO的CBL的情况,提高了产品良率。
常规的LED芯片制程中,使用CBL层来进行电流扩展,提升光效,且CBL层在ITO层下放,电流通过CBL层阻挡,避免电极下方电流集聚效应,增加了电流在LED芯片上的分散均匀性,增加发光效率,但因为传统LED芯片的CBL层下的区域则因为无ITO的导电覆盖,通过PN结发光效率低,此面积发光利用率低下,影响整体芯片发光效率。
基于此,本发明设计了具体为一种新型双ITO导电层的高光效芯片及其制作方法,以解决上述问题。
发明内容
本发明的目的在于提供一种新型双ITO导电层的高光效芯片及其制作方法,以解决上述背景技术中提出的传统LED芯片的CBL层下的区域则因为无ITO的导电覆盖,通过PN结发光效率低,此面积发光利用率低下的问题。
为实现上述目的,本发明提供如下技术方案:
一种新型双ITO导电层的高光效芯片,包括LED外延片、ITO导电层、CBL层和金属电极层,所述LED外延片包括N-GaN层和位于N-GaN层上方的P-GaN层,所述P-GaN层的顶部设有暴露N-GaN层的区域,所述ITO导电层位于P-GaN层上方,所述CBL层被ITO导电层包覆,位于所述ITO导电层上方且对应CBL层的位置、以及被暴露的N-GaN层上设有金属电极层。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述金属电极层的材质为Ag、Cu、Cr、Ti、Al、Ni、Pt和Au中的一种。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述CBL层的材质为SiO2。
本发明还提供了一种新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片的P-GaN层上刻蚀露出部分N-GaN层,使该暴露的N-GaN层留作金属电极制作使用;
步骤二、在P-GaN区域制作一层ITO导电下层;
步骤三、在ITO导电下层上方沉积一层绝缘的SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层;
步骤五、在ITO导电下层和CBL层上再制作一层ITO导电上层,并进行刻蚀;
步骤六、在ITO导电上层上再沉积一层SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀金属电极层;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述ITO导电下层的厚度为10nm-300nm。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述CBL层的厚度为30nm-300nm。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述ITO导电上层的厚度为10nm-300nm。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,步骤六所述SiO2绝缘层的厚度为10nm-300nm。
本发明如上所述的新型双ITO导电层的高光效芯片,进一步的,所述金属电极层的厚度为1nm-2000nm。
与现有技术相比,本发明的有益效果是:本发明在现有的工艺基础上,在CBL层下放先进行一层ITO导电层覆盖,在CBL层下放后在覆盖一层ITO导电层,让CBL层被ITO包覆,能够使电流通过CBL层下方ITO导电层导入因CBL层绝缘无法扩展的区域,这样电流既能够在CBL层的作用下达到分散均匀和提亮效果,也能够充分利用CBL层下的可发光面积,增加LED芯片的发光面积利用率,该双ITO导电层的高光效芯片的制作工艺简单,可解决现有工艺缺点,提升LED芯片亮度和光效。
本发明的其它优点、目标和特征将部分通过下面的说明体现,部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的结构示意图;
图2为常规LED芯片截面电流走向和分布示意图;
图3为本发明LED芯片截面电流走向和分布示意图;
附图中,各标号所代表的部件列表如下:
1-LED外延片,11-N-GaN层,12-P-GaN层,2-ITO导电层,21-ITO导电下层,22-ITO导电上层,3-CBL层,4-金属电极层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
参阅图2,常规的LED芯片结构中,电流通过ITO导电层2顺着CBL层3往LED外延片1两侧导电流通,增加电流分布,但CBL层3下方因无ITO进行导流,其发光率很低。
实施例1:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Ag,CBL层3的材质为SiO2。
实施例2,为实施例1新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为50nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为30nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为50nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为50nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为300nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
实施例3:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Cu,CBL层3的材质为SiO2。
实施例4,为实施例3新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为100nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为150nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为100nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为100nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为400nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
实施例5:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Cr,CBL层3的材质为SiO2。
实施例6,为实施例5新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为10nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为30nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为10nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为10nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为600nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
实施例7:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Ti,CBL层3的材质为SiO2。
实施例8,为实施例7新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为300nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为300nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为300nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为300nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为1800nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
实施例9:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Al,CBL层3的材质为SiO2。
实施例10,为实施例9新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为150nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为250nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为150nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为150nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为800nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
实施例11:
一种新型双ITO导电层的高光效芯片,包括LED外延片1、ITO导电层2、CBL层3和金属电极层4,LED外延片1包括N-GaN层11和位于N-GaN层11上方的P-GaN层12,P-GaN层12的顶部设有暴露N-GaN层11的区域,ITO导电层2位于P-GaN层12上方,CBL层3被ITO导电层2包覆,位于ITO导电层2上方且对应CBL层3的位置、以及被暴露的N-GaN层11上设有金属电极层4,其中,CBL层3上方的金属电极层4为金属正电极,被暴露的N-GaN层11上的金属电极层4为金属负电极,金属电极层4的材质为Ni,CBL层3的材质为SiO2。
实施例12,为实施例11新型双ITO导电层的高光效芯片的制作方法,包括以下制作步骤:
步骤一、在LED外延片1的P-GaN层12上刻蚀露出部分N-GaN层11,使该暴露的N-GaN层11留作金属电极制作使用;
步骤二、在P-GaN区域制作一层厚度为200nm的ITO导电下层21;
步骤三、在ITO导电下层21上方沉积一层厚度为200nm的绝缘SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层3;
步骤五、在ITO导电下层21和CBL层3上再制作一层厚度为200nm的ITO导电上层22,并进行刻蚀;
步骤六、在ITO导电上层22上再沉积一层厚度为200nm的SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀厚度为1200nm的金属电极层4;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
参阅图3,本发明制作出的新型双ITO导电层的高光效芯片,其CBL层3被ITO包覆,能够使电流通过CBL层3下方ITO导电下层21导入因CBL层3绝缘无法扩展的区域,这样电流既能够在CBL层3的作用下达到分散均匀和提亮效果,也能够充分利用CBL层3下的可发光面积,增加LED芯片的发光面积利用率,该双ITO导电层的高光效芯片的制作工艺简单,可解决现有工艺缺点,提升LED芯片亮度和光效。
在本说明书的描述中,参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种新型双ITO导电层的高光效芯片,其特征在于:包括LED外延片、ITO导电层、CBL层和金属电极层,所述LED外延片包括N-GaN层和位于N-GaN层上方的P-GaN层,所述P-GaN层的顶部设有暴露N-GaN层的区域,所述ITO导电层位于P-GaN层上方,所述CBL层被ITO导电层包覆,位于所述ITO导电层上方且对应CBL层的位置、以及被暴露的N-GaN层上设有金属电极层。
2.根据权利要求1所述的一种新型双ITO导电层的高光效芯片,其特征在于:所述金属电极层的材质为Ag、Cu、Cr、Ti、Al、Ni、Pt和Au中的一种。
3.根据权利要求1所述的一种新型双ITO导电层的高光效芯片,其特征在于:所述CBL层的材质为SiO2
4.一种根据权利要求1-3任一项所述的新型双ITO导电层的高光效芯片的制作方法,其特征在于,包括以下制作步骤:
步骤一、在LED外延片的P-GaN层上刻蚀露出部分N-GaN层,使该暴露的N-GaN层留作金属电极制作使用;
步骤二、在P-GaN区域制作一层ITO导电下层;
步骤三、在ITO导电下层上方沉积一层绝缘的SiO2层,
步骤四、通过光刻对SiO2层刻蚀,使该SiO2层作为CBL层;
步骤五、在ITO导电下层和CBL层上再制作一层ITO导电上层,并进行刻蚀;
步骤六、在ITO导电上层上再沉积一层SiO2绝缘层;
步骤七、通过光刻对SiO2腐蚀露出金属电极的制作区域;
步骤八、在金属电极制作区域上蒸镀金属电极层;
步骤九、去除金属电极制作区域外的金属,LED芯片制作完成。
5.根据权利要求4所述的一种新型双ITO导电层的高光效芯片的制作方法,其特征在于:所述ITO导电下层的厚度为10nm-300nm。
6.根据权利要求4所述的一种新型双ITO导电层的高光效芯片的制作方法,其特征在于:所述CBL层的厚度为30nm-300nm。
7.根据权利要求4所述的一种新型双ITO导电层的高光效芯片的制作方法,其特征在于:所述ITO导电上层的厚度为10nm-300nm。
8.根据权利要求4所述的一种新型双ITO导电层的高光效芯片的制作方法,其特征在于:步骤六所述SiO2绝缘层的厚度为10nm-300nm。
9.根据权利要求4所述的一种新型双ITO导电层的高光效芯片的制作方法,其特征在于:所述金属电极层的厚度为1nm-2000nm。
CN201911224941.2A 2019-12-04 2019-12-04 一种新型双ito导电层的高光效芯片及其制作方法 Pending CN112909140A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911224941.2A CN112909140A (zh) 2019-12-04 2019-12-04 一种新型双ito导电层的高光效芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911224941.2A CN112909140A (zh) 2019-12-04 2019-12-04 一种新型双ito导电层的高光效芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN112909140A true CN112909140A (zh) 2021-06-04

Family

ID=76104756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911224941.2A Pending CN112909140A (zh) 2019-12-04 2019-12-04 一种新型双ito导电层的高光效芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN112909140A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646440A (zh) * 2023-07-27 2023-08-25 江西兆驰半导体有限公司 一种led芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996629A (zh) * 2006-12-29 2007-07-11 北京工业大学 一种具有电流输运增透窗口层结构的发光二极管
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
CN105374914A (zh) * 2015-11-09 2016-03-02 厦门乾照光电股份有限公司 一种led芯片及led芯片的制备方法
CN107275446A (zh) * 2017-07-25 2017-10-20 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN107799635A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种led芯片及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996629A (zh) * 2006-12-29 2007-07-11 北京工业大学 一种具有电流输运增透窗口层结构的发光二极管
CN102074629A (zh) * 2010-12-16 2011-05-25 厦门市三安光电科技有限公司 具有夹心式电流阻挡结构的发光二极管
CN105374914A (zh) * 2015-11-09 2016-03-02 厦门乾照光电股份有限公司 一种led芯片及led芯片的制备方法
CN107275446A (zh) * 2017-07-25 2017-10-20 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN107799635A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种led芯片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646440A (zh) * 2023-07-27 2023-08-25 江西兆驰半导体有限公司 一种led芯片及其制备方法
CN116646440B (zh) * 2023-07-27 2023-10-13 江西兆驰半导体有限公司 一种led芯片及其制备方法

Similar Documents

Publication Publication Date Title
US20110097832A1 (en) Method for fabricating led device
CN103219352B (zh) 阵列式结构的led组合芯片及其制作方法
CN101771110B (zh) 一种发光二极管及其制造方法
CN101969089A (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
CN107808914A (zh) 一种发光二极管及其制作方法
CN104576863A (zh) 一种高亮度发光二极管及其制造方法
CN104600164A (zh) 一种高效电流注入发光二极管及其生产方法
CN105720155B (zh) 一种发光二极管led及其制作方法
CN106058003A (zh) 一种提升led芯片亮度的方法
CN101887938B (zh) 发光二极管芯片及其制造方法
CN106129208A (zh) 紫外发光二极管芯片及其制造方法
CN103367595B (zh) 发光二极管晶粒及其制造方法
CN104795481B (zh) 发光二极管及其制作方法
CN204441319U (zh) 一种高亮度发光二极管
CN112909140A (zh) 一种新型双ito导电层的高光效芯片及其制作方法
CN103137800B (zh) 一种发光二极管制作方法
CN108400213A (zh) 具有占空比优化的通孔超结构的led芯片及其制备方法
CN108365078A (zh) 一种3d通孔超结构led芯片及其制备方法
CN210607303U (zh) 一种具有环状类y型电极的微尺寸led器件
CN218548472U (zh) 一种高光效发光二极管
CN204441318U (zh) 一种高效电流注入发光二极管
CN105633243A (zh) 采用金属纳米线电极的氮化镓基发光二极管及其生产方法
CN105280777A (zh) Led芯片及制备方法
WO2023137814A1 (zh) 一种高压led芯片的制作方法
CN106340574B (zh) 具有粗化电流扩展层的GaAs基LED芯片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210604