CN107276869A - 差分总线接收器 - Google Patents

Abstract

公开了用于总线接收器的系统、设备、方法和技术，总线接收器可操作为提供对应于在双导体数据总线上所提供电压差分的数据输出。在一个示例中，总线接收器包括四象限输入电路以及耦合至四象限输入电路的增益级。在各个示例中，四象限输入电路可操作为基于存在于双导体数据总线上的共模电压而提供共模电流补偿。

Description

差分总线接收器

技术领域

本公开涉及双导体电子通信系统和技术，并且更特别地涉及接收器电路以及利用双导体总线结构从通信系统接收数据传输的方法。

背景技术

在各个通信和计算机系统中，串行通信用于在通信总线之上发射数据。在串行通信系统中，依次每次发送一位数据至通信总线上，并且随后以相同顺序耦合至通信总线的一个或多个设备以接收所发送的数据。存在可应用于串行通信系统的许多不同标准和协议。

作为串行总线通信协议的示例，“受控区域网络”(缩写“CAN”)是专用于可以用于在实时控制应用中连接微控制器、传感器和致动器的串行总线系统的标准。CAN协议的版本是高速CAN(缩写“HS-CAN”)，并且专用于基于双导体差分网络的通信系统。在各个示例中，双导体差分网络包括双绞线电缆作为总线。

耦合至双导体CAN网络或HS-CAN网络的设备称作CAN节点。CAN系统要求至少两个CAN节点耦合至CAN网络。通过在CAN总线的两个导体之间提供电压差分的两个不同等级而在CAN或HS-CAN上通信发送数据，两个导体称作CAN高线和CAN低线。在各个示例中，CAN总线和HS-CAN总线视作是非归零(NRZ)的总线系统。提供在CAN高线和CAN低线之间的第一差分电压水平表示第一数据状态或数据位，称作“隐性”状态，并且表示逻辑“1”，以及不同于第一差分电压水平并称作“显性”状态的第二差分电压水平表示逻辑“0”。在各个示例中，用于CAN总线通信中被称作“CAN-FD”的通信协议允许高达5兆比特/秒的数据传输速率。

发明内容

在一个示例中，本公开涉及一种设备，包括：包括四象限输入电路的总线接收器，四象限输入电路包括第一电流输入端、第二电流输入端、以及共模电流输入端，其中四象限输入电路被配置用于在第一电流输入端处接收第一电流，在第二输入端处接收第二电流，以及在共模电流输入端处接收共模电流，基于共模电流来补偿第一电流和第二电流，基于在对于共模电流所补偿的第一电流和第二电流之间差分电流而输出第一差分电压，以及基于对于共模电流所补偿的第一电流和第二电流之间差分电流而输出第二差分电压；以及耦合至四象限输入电路的增益级，其中增益级被配置为接收第一差分电压和第二差分电压，基于第一差分电压产生第一电流输出，基于第二差分电压产生第二电流输出，以及输出包括第一电流输出和第二电流输出的相加电流。

在另一示例中，本公开涉及一种方法，包括在包括四象限输入电路的总线接收器处接收第一输入电流、第二输入电流和共模电流，使用四象限输入电路基于接收到的共模电流而补偿第一输入电流和第二输入电流，基于在第一输入电流和第二输入电流之间的差分电流而产生第一差分电压作为来自四象限输入电路的输出，基于在第一输入电流和第二输入电流之间的差分电流而产生第二差分电压作为来自四象限输入电路的输出，基于第一差分电压产生第一输出电流、基于第二差分电压产生第二输出电流，在相加电流输出节点处产生包括第一输出电流和第二输出电流的相加电流输出，其中相加电流表示在第一输入电流和第二输入电流之间的差分电流。

在另一示例中，本公开涉及一种系统，包括：包括四象限输入电路的总线接收器，四象限输入电路包括第一电流输入端和第二电流输入端；其中四象限输入电路被配置为在第一电流输入端处接收第一电流，在第二输入端处接收第二电流，以及基于在第一电流和第二电流之间的差分电流而输出第一差分电压和第二差分电压，对于共模电流补偿第一差分电压和第二差分电压；耦合至四象限输入电路的有源增益输入级，有源增益输入级包括耦合至电压输入差分电路的第一输入端；第二输入端，耦合至可操作为提供偏置以控制多个输出半导体偏置的偏置电路，多个输出半导体控制了四象限输入电路的多个输出；耦合至共模偏置电路的第一有源增益级；以及耦合至共模偏置电路的第二有源增益级，其中有源增益级可操作为通过使用第一有源增益输出驱动共模偏置电路以允许当在第一电流输入端和第二电流输入端之间存在负共模电流时提供电流至第一电流输入端和第二电流输入端而提供共模补偿；以及通过使用第二有源增益输出驱动共模偏置电路以允许当在第一电流输入端和第二电流输入端之间存在正共模电流时从第一电流输入端和从第二电流输入端吸收电流而提供共模电流补偿。

附图说明

图1是示出了根据本公开一个或多个方面的示例性通信系统的框图。

图2是示出了根据本公开一个或多个方面的示例性通信系统的一部分的框图。

图3示出了根据在本公开中所述一个或多个示例性技术的协议模型的概念图。

图4是示出了根据本公开一个或多个方面的总线接收器系统的示意图。

图5是示出了根据本公开一个或多个方面的总线接收器系统的示意图。

图6是根据本公开一个或多个方面的四象限输入电路的示意图。

图7是根据本公开一个或多个方面的四象限输入电路的示意图。

图8是根据本公开第一个或多个方面的总线接收器系统的示意图。

图9是根据本公开的一个或多个方面的四象限输入电路的示意图。

图10是根据本公开一个或多个方面的总线接收器系统的示意图。

图11是根据本公开中所述一个或多个技术的示例性电子参数的示意图。

图12是示出了根据本公开中所述技术的各个方法的流程图。

具体实施方式

图1是示出了根据本公开一个或多个方面的示例性通信系统100的框图。如图所示，通信系统100包括总线130以及多个节点110、112至120。在各个示例中，总线130是高速CAN总线(HS-CAN)。在各个示例中，总线130包括双绞线(twisted-pair)总线结构。然而，总线130不限于任何特定类型总线，并且包括双导体总线结构的任何总线结构可以表示为如总线130所示。

在各个示例中，总线130包括第一导体132(例如导线)和第二导体134(例如导线)，其中第一导体132和第二导体134是在第一终端136以及与第一终端138相对的第二端138处接合的分立导体。在各个示例中，终端136和138均由电阻性负载构成。在各个示例中，终端136和138均包括120欧姆电阻性负载。可以理解，其他类型总线系统要求不同类型的终端，不同数目的终端，或者在一些情形中不要求终端，并且在这些系统中终端136和终端138可以存在或不存在。

在通信系统100是HS-CAN总线系统的示例中，第一导体132被称作CAN-H(高)导体，以及第二导体134被称作CAN-L(低)导体，以及节点110、112至120被称作CAN节点。然而，通信系统100不限于节点110、112至120是CAN节点，以及节点110、112至120可以是可以耦合至符合总线130被设计用于在其内操作的通信系统和信号传输协议的总线系统的任何类型设备。

如图所示，每个节点110、112至120具有耦合至第一导体132的第一柱(stub)连接器，以及耦合至第二导体134的第二柱连接器。柱连接器140表示将节点110耦合至第一导体134的第一柱连接器。柱连接器141表示将节点110耦合至第二连接器132的第二柱连接器。节点112至120均类似地通过一组柱连接器(142、143用于节点112，150、151用于节点120)耦合至总线130。在各个示例中，每个柱连接器独特并分立地耦合至被耦合至总线130和导体132或134的一个且仅一个的单个节点，并且其中柱连接器不由两个或更多节点共用。

在各个示例中，总线130是HS-CAN总线，以及节点110、112和120是CAN节点，但是在此所述的示例不限于使用CAN或HS-CAN总线以及CAN节点的系统。在各个示例中，节点110、112至120中的一个或多个可以从总线130接收数据。在各个示例中，节点110、112至120中的一个或多个可操作为通过总线130发送数据至耦合至总线130的其他节点。在各个示例中，节点110、112至120中的一个或多个可操作为从总线130接收数据并且通过总线130发送数据至耦合至总线130的一个或多个其他节点。可以理解，在总线130上接收数据和发送数据可以使用数据格式完成并且基于一个或多个传输信号协议来实现，该传输信号协议可应用于通信系统100被设计根据其操作的系统和标准。例如，如果系统100被设计为HS-CAN总线系统，则在总线130上做出的数据格式和传输将符合被设计用于HS-CAN总线符合系统的可应用标准。尽管全文中参考对于HS-CAN总线系统的应用，本公开的主题不限于CAN总线或HS-CAN总线系统，并且在此所述的设备、系统和方法及其等效形式可以应用于其他类型的通信系统，包括但不限于包括差分发信系统的通信系统。

图2是示出了根据本公开的一个或多个方面的示例性通信系统200的一部分的框图。如图所示，通信系统200包括总线230和节点210。在各个示例中，总线230是HS-CAN总线，但是总线230的示例不限于HS-CAN总线。在各个示例中，总线230包括双绞线电缆，但是总线230的示例不限于包括双绞线电缆。总线230包括第一导体232(例如导线)和第二导体234(例如导线)。在其中通信系统200是HS-CAN总线系统的示例中，第一导体232被称作CAN-H(高)导体，且第二导体234被称作CAN-L(低)导体。在各个示例中，总线230也包括终端(236，238)，并且在各个示例中表示了如图1中所示总线130的一部分。在各个示例中，通信系统200是HS-CAN总线符合系统，并且包括至少一个额外的CAN节点(未示出)，以便于符合低于在HS-CAN总线符合系统中具有至少两个节点的要求。

如图2中所示，通信系统200包括耦合至总线230的节点210。在各个示例中，节点210是CAN节点，但是节点210的示例不限于CAN节点。如图所示，节点210通过将节点210耦合至第二导体234的柱连接器240、以及将节点210耦合至第一导体232的柱连接器241而耦合至总线230。在各个示例中，节点210包括节点终端242。在各个示例中，终端242可操作为阻尼衰减或消除可以存在于柱连接器240和241处的电信号振铃(ringing)。在各个示例中，节点终端将柱连接器240和柱连接器241与电阻性负载耦合。在各个示例中，终端242具有不同于由终端236和238所提供电阻值的电阻值。在各个示例中，终端242具有在1,000欧姆至10,000欧姆的范围中的电阻值。

如图2中所示，节点210包括收发器224、控制器222、以及微控制器220。在各个示例中，收发器224是CAN收发器，控制器222是CAN控制器，并且此处同样涉及，但是示例不限于具有CAN收发器或CAN控制器。如图所示，CAN收发器224通过CAN-H导体232和CAN-L导体234而将节点210耦合至总线230。在各个示例中，CAN收发器224可操作为从总线230接收数据，并且将数据从CAN总线信号水平转换为可以由CAN控制器222使用的一个或多个水平。在各个示例中，CAN收发器224包括用于保护CAN控制器222的电路装置，例如避免电涌、过电压状态、或可以存在于总线230上的其他电子问题。在各个示例中，CAN收发器224可操作为将从CAN控制器222接收的数据转换为对于在总线230上传输可接受的数据信号水平。在各个示例中，CAN收发器224可操作为将从CAN控制器222接收的数据转换为符合用于在HS-CAN总线上发送数据的传输协议的数据水平。

在各个示例中，CAN控制器222是微控制器220的一部分，并且形成了单个设备。在其他示例中，CAN控制器222是与微控制器220分立的设备。在各个示例中，CAN控制器222包括CAN协议管理器(handler)，其可操作为从CAN收发器224接收数据位流并且缓冲输入消息直至接收了整个消息，其中整个消息可以随后由微控制器220操作。在各个示例中，CAN协议管理器可操作为从微控制器220接收消息，并且将从由CAN收发器224传输至总线230上的数据位的流发送至CAN收发器。

在各个示例中，微控制器220运行应用程序或程序以处理从总线230接收的消息，并且产生待发送至总线230上的消息。在各个示例中，微控制器220能够确定从总线230接收的消息是否寻址至节点210，或者寻址至除了节点210之外的一些其他节点。在各个示例中，一个或多个传感器、致动器、以及其他类型的输入和输出设备(诸如负载(通常由方框226、227、228所示))耦合至微控制器220和/或由微控制器220所控制。在各个示例中，微控制器220执行指令，其从一个或多个设备226和227接收输入221、223。传感器的示例是向微控制器提供温度的温度传感器。在各个示例中，微控制器220提供控制了这些设备227的一个或多个的操作的输出223，或者提供通过输出信号225耦合至微控制器220的负载228的控制。致动器的示例是由微控制器所控制的步进式电动机，并且包括向与步进式电动机相关的微控制器220提供反馈的步进式电动机编码器。负载的示例是由微控制器220所控制的指示灯。在各个示例中，节点210表示图1的节点110、112至120中的一个或多个。

图3示出了根据在本公开中所述一个或多个示例性技术的协议模型300的概念图。协议模型300包括概念层图302，以及节点310的对应图。层图302示出了在各个示例中由如图3中节点310和总线330利用的通信功能层的概念模型。在各个示例中，协议模型300至少部分地基于由国际标准化组织(ISO)的开放系统互连项目所限定的ISO七层模型。如图所示，层模型302包括作为顶层的应用层304，在应用层304下方的数据链路层306，以及在数据链路层306下方的物理层308。在各个示例中，物理层308提供包括分别向总线传输数据以及从总线接收数据的服务。在各个示例中，数据链路层306执行关于处理从物理层接收的消息以由应用层访问并使用、以及处理从应用层接收的消息以由物理层传输至总线上的服务。在各个示例中，应用层304执行高层处理，运行应用程序，处理从传感器和其他设备接收的输入信号，以及确定设置并且产生用于致动器和其他设备的输出控制信号。

如图所示，节点图310包括耦合至控制器322的微控制器320，以及耦合至控制器322的收发器324。在各个示例中，微控制器320和控制器322是单个设备。在其他示例中，微控制器320和控制器322是分立设备。在各个示例中，收发器324是CAN收发器，并且控制器322是CAN控制器，但是节点310的示例不限于包括CAN收发器和CAN控制器。

如图所示，收发器324通过柱连接器340和341耦合至总线330。在各个示例中，来自总线330的消息由收发器324使用物理层308协议(如箭头338所表示)而接收，并且转发至在数据链路层306中的控制器322上，并且在一些示例中包括物理层308。一旦由在数据链路层306处控制器322处理，如由箭头334和336所示，则这些输入的消息传递至微控制器320以用于由在应用层304处的微控制器320处理，如箭头332所示。

此外，待从节点310发出的消息可以如箭头332所示由在应用层304处的微控制器320产生，并且传递至控制器322，发出的消息在数据链路层306处由控制器322处理，如由箭头334所示。在控制器322处的一些处理也可以包括使用物理层308协议，如由箭头336所示。一旦由控制器322处理，消息传递至收发器324并且在物理层308处处理，如由箭头338所示，并且在物理层308处发送至总线330上。

在各个示例中，节点310表示图1中节点110、112至120中的任意一个或多个，或者图2中节点210。在各个示例中，微控制器330表示如图2中所示的微控制器220。在各个示例中，控制器322表示图2中的控制器222。在各个示例中，收发器324表示图2中的收发器224。在各个示例中，总线330表示图1中的总线130、或图2中的总线230。

图4是示出了根据本公开一个或多个方面的总线接收器系统400的示意图。如在此所述的总线接收器系统400表示接收器系统的一个或多个示例，其可以用作位于节点诸如图1中系统100中所示的节点110、112至120中的一个或多个中的接收器，或者作为如图2的系统200中所示包括在节点210的收发器224中的接收器，以及作为如图3中所示包括在节点310的收发器324中的接收器。可以理解，总线接收器系统400的各个示例可以用作在具有耦合至总线系统的节点的各个系统中的接收器，并且不限于由在此所述的系统100、系统200、或节点310所示的示例。

如图4中所示，系统400包括耦合至增益级440的输入级410。在各个示例中，输入级410包括四象限输入电路422，四象限输入电路422具有第一输入端404、第二输入端408、第一输出端430、第二输出端432、第三输出端434以及第四输出端436。在各个示例中，四象限输入电路422通过输入耦合电路401而耦合至总线499。输入耦合电路401包括可操作为耦合至总线499的第一导体498的第一输入端402，以及可操作为耦合至总线499的第二导体497的第二输入端406。如图所示，第一输入端402通过电阻性负载403耦合至四象限输入电路422的第一输入端404，以及第二输入端406通过电阻性负载407耦合至四象限输入电路422的第二输入端408。在各个示例中，输入耦合电路401将四象限输入电路422耦合至CAN总线或HS-CAN总线，其中第一输入端402耦合至CAN-高导体498，以及第二输入端406耦合至总线499的CAN-低导体497。然而，输入耦合电路401可操作为耦合至其的总线499的示例不限于CAN总线或HS-CAN总线，并且可以包括具有形成了总线结构的两个导体的各种类型总线。

如图所示，四象限输入电路422通过第一输出端430和第二输出端432耦合至电流至电压(I/V)转换器420。转换器420耦合至电源V_DD，并且被称作“高”转换器。在各个示例中，第一输出端430操作作为电流宿，吸收了从转换器420提供至第一输出端430的电流，并且第二输出端432操作作为电流宿，吸收了由转换器420所提供的电流。在各个示例中，基于流动至第一输出端430和至第二输出端432的电流，“高”转换器420可操作为在第一输出端430和第二输出端432之间产生电压差分431。在各个示例中，基于在输入端404处接收的(I_CH)的电流输入水平、在输入端408处接收的(I_CL)的电流输入水平、以及由电流反馈429所提供的反馈电流水平而将电压差分431维持在基本上零伏差分，如以下进一步所述。

如图所示，四象限输入电路422也通过第三输出端434和第四输出端436耦合至电流至电压(I/V)转换器424。转换器424耦合至接地，并且被称作“低”转换器。在各个示例中，第三输出端434操作作原电流源，流出从第三输出端434提供至转换器424的电流，以及第四输出端436操作作为电流源，流出从第四输出端436提供至转换器424的电流。在各个示例中，基于来自第三输出端434以及来自第四输出端436的电流，“低”转换器424可操作为在第三输出端434和第四输出端436之间产生电压差分435。在各个示例中，基于在输入端404处接收的(I_CH)的电流输入水平、在输入端408处接收的(I_CL)的电流输入水平、以及由电流反馈427所提供的反馈电流水平而将电压差分435维持在基本上零伏差分，如以下进一步所述。

在各个示例中，第四象限输入电路422将第一输出端430、四象限输入电路422的输入端408以及第四输出端436耦合在一起作为电路422的“低”(L)侧，并且将第二输出端432、四象限输入电路422的输入端404以及第三输出端434耦合作为电路422的“高”(H)侧。在该配置中，从“高”转换器420提供至第一输出端430的电流与在输入端408处提供的电流(I_CL)组合，并且被提供作为在第四输出端436处的电流输出。由第一输出端430所提供的电流输入包括由电流反馈429添加的任何额外电流。进一步地，从“高”转换器420提供至第二输出端432的电流与在输入端404处提供的电流(I_CH)组合，并且被提供作为在第三输出端434处的电流输出。从第三输出端434提供的电流输入包括由电流反馈427拉远(吸收)的任何电流。

在各个示例中，增益级440包括第一放大器442和第二放大器446。在各个示例中，第一放大器442和第二放大器446是运算跨导放大器(OTA)。OTA是基于提供至OTA的输入端的电压差分和放大器的跨导“gm”而提供电流受控输出的放大器。在效果上，OTA是电压受控电流源，其中由提供在OTA的输入端之间的电压差分控制由OTA提供的输出电流。如图所示，第一放大器442包括耦合至第二输出端432的非反相输入端441，耦合至第一输出端430的反相输入端443，以及输出端445。在各个示例中，基于在非反相输入端441和反相输入端443处接收的电压中的差异，第一放大器442可操作为在输出端445处提供输出电流。如在系统400中所示，在第一放大器442的非反相输入端441和反相输入端443处接收的电压差分是由“高”转换器420产生的电压差分431。输出端445包括电流镜444，提供作为反馈电流耦合至第一输出端430的第一电流输出429，以及耦合至输出节点452的第二电流输出。从电流镜444的第一电流源耦合至第一输出端430提供了电流反馈(429)，用于补偿存在于四象限输入电路422的输入端404和408处的任何电流差分。

类似地，第二放大器446具有耦合至第三输出端434的非反相输入端447，耦合至第四输出端436的反相输入端449，以及输出端451。基于在非反相输入端447和反相输入端449处接收的电压中的差异，第二放大器446可操作为在输出端451处提供输出电流。如系统400中所示，在第二放大器446的非反相输入端447和反相输入端449处接收的电压中的差异是由“低”转换器424所产生的电压差分435。输出端451包括电流镜448，其提供作为用于从第三输出端434吸收电流的路径而耦合的第一电流输出427，以及耦合至输出节点452的第二电流输出。从电流镜448的第一电流源去往第三输出端434的耦合提供电流宿(currentsink)，用于补偿存在于四象限输入电路422的输入端404和408处的任何电流差分。

在各个示例中，第一放大器442的电流镜444耦合至电源电压V_DD，并且可操作以用作电流源以向输出节点452提供电流。在各个示例中，第二放大器446的电流镜448也耦合至电源电压V_DD，并且可操作以用作电流源以向输出节点452提供电流。就此而言，输出节点452看到电流，该电流表示在任何给定时刻由耦合至输出节点452的电流镜444和电流镜448的输出端所提供的相加电流。

在各个实施例中，电流源450(I_VTH)耦合至输出节点452并且接地。在各个示例中，电流源450可操作为将在输出节点452处提供的电流吸收至接地。在各个示例中，电流源450可操作为吸收提供在输出节点452处提供的电流的量高达最大阈值电流量。如果提供至输出节点452的电流量小于阈值电流源，电流源452将吸收提供在输出节点452处提供的电流的整个至接地。如果提供至输出节点452的电流的量超过阈值电流量，则电流源450可操作为继续仅吸收阈值电流量至接地，其中提供至输出节点452的超过阈值电流量的任何电流量将不会通过电流源450吸收，并且任何该超过的电流将作为输出电流提供至增益级460的输入端461。

在各个示例中，电流源450包括迟滞，其中电流源450可操作为当提供至输出节点452的电流量从小于第一阈值水平的量增加至超过第一阈值水平的水平时，提供最大电流量的第一阈值，最大电流量将被吸收至接地。当提供至输出节点452的电流量已经超过第一阈值水平和第二阈值水平、但是现在降低至低于第二阈值水平的水平时，提供最大电流水平的第二阈值，最大电流将由电流源450吸收至接地。在各个示例中，第二阈值水平的阈值小于第一阈值水平的阈值。在各个示例中，电流源450可操作为基于关于提供在数据输出端465处的电压水平的反馈而从使用第一阈值水平切换至使用第二阈值水平，如以下进一步所述。

通过吸收低于阈值的任何电流水平，(或如果应用迟滞则低于第一阈值以及继而低于第二阈值)，并且不吸收超过阈值(或如果应用迟滞现象则不超过多个值)，电流源450通过从输出节点452提供或不提供电流至下一级(诸如但不限于增益级460)而操作作为电流控制机构，基于由第一放大器442和第二放大器446提供至输出节点452的电流水平。

在各个示例中，输出节点452耦合至I/V增益级460。在各个示例中，I/V增益级460包括耦合至设备462的输入端461，以及耦合至设备462的数据输出端465。输入端461也耦合至输出节点452，并且可操作为从输出节点452接收电流。在各个示例中，I/V增益级460可操作为将在输入端461处接收的电流转换位对应的电压水平，并且在数据输出端465处输出电压水平作为“数据”。在各个示例中，I/V增益级460耦合至电压源V_DD和接地，并且在输入端461处提供高输入阻抗以最小化I/V增益级460对于输出节点452处电流的影响，而在数据输出端465处提供低阻抗输出水平。在各个示例中，设备462是被设置为为增益级提供高输入阻抗和快速开关速度、以及为数据输出端465提供驱动的缓冲器。在各个示例中，设备462是互补金属氧化物半导体(CMOS)缓冲器电路。在各个示例中，设备462是CMOS反相器电路。在各个示例中，设备462可操作为在提供至输入端461和数据输出端462的电压水平之间提供电压增益。在各个示例中，由设备462提供的电压增益大于一。然而，设备462不限于特定类型设备或电路，并且可以包括可操作为从输入端461接收电流输入并且基于电流输入向数据输出端465提供电压水平输出的任何设备或电路。在各个示例中，提供至数据输出端465的电压水平输出包括与用于CMOS器件的开关电压水平可兼容的电压水平。

在各个示例中，数据输出端465可操作为耦合至控制器，诸如图2中控制器222，或图3中控制322，并且可操作为向控制器提供信号，提供至控制器的信号表示由在输入端402和406处耦合至系统400的总线所提供的数据。在各个示例中，增益级460可操作为提供符合电压水平要相加下游控制器所需其他传输信号需求的数据输出信号，以适当地进一步处理经由总线499在输入端402和406处提供的输入数据。

在操作中，存在于总线导体497和498之间总线499上的电压差异通过电阻性负载403和407被转换为至四象限输入电路422的电流输入。在各个示例中，由总线499提供表示数据信号的改变的电压水平。例如，第一数据状态(例如具有第一值的数据位)可以由在导体497和498之间接近零的电压差分或者低于一些定义的阈值电压差分的非常小的电压差异表示。第二数据状态(例如具有第二值的不同数据位不同于具有第一值的数据位)可以由在导体497和498之间超过对于电压差分值的最小阈值电压水平的电压差分表示。在各个示例中，第一数据状态由小于用于限定对于CAN-总线或HS-CAN总线的“隐性(recessive)”状态的最大差分电压水平的表示，并且第二数据状态由超过对于CAN总线或HS-CAN总线限定“显性(dominant)”状态所需的最小差分电压水平的电压差分所表示，但是示例不限于用于限定第一数据状态和第二数据状态的这些特定电压差分范围。

在输入端402和406处接收存在于总线499上的电压水平，并且该电压水平分别通过电阻性负载403耦合至四象限输入电路422的输入端404、通过电阻性负载407耦合至输入端408。总线499上电压水平的变化被提供作为在电路422的输入端404和输入端408处电流输入的变化。在四象限输入电路422的输入端404处接收的电流水平与在输入端408处接收的电流水平的差值控制由第一输出端430、第二输出端432、第三输出端434以及第四输出端436所提供并接收的电流。

在各个示例中，第一数据状态在总线499上表示，当总线499的导体497和498之间(以及因此在输入耦合级401的输入端402和404之间)的电压差异基本上为零、或低于预定的阈值电压时，在输入端404处提供的电流I_CH和在输入端408处提供的电流I_CL的差值基本上为零或相对小。在输入端404处提供的电流输入I_CH控制从“高”转换器420通过电路422提供至第二输出端432、并且通过第三输出端434输出至“低”转换器424的电流，表示电路422的高侧(H)。在输入端408处提供的电流输入I_CL控制从“高”转换器420通过电路422提供至第一输出端430、并且通过第四输出端436输出至“低”转换器424的电流，表示电路422的低侧(L)。因为总线499的导体497和498之间电压差分基本上为零，因此输入电流I_CH和I_CL也基本上是相同电流水平。结果，流过电路422的高侧(H)和低侧(L)的电流基本上相等。通过电路422的高侧(H)和低侧(L)的所得的相等电流引起由电压差分431和电压差分435所产生的基本上为零的电压差分。在电压差分431处基本上零电压水平被提供至第一放大器422，从而导致放大器422没有提供电流输出至输出节点452。在电压差分435处基本上零的电压水平被提供至第二放大器446，从而导致放大器446没有提供电流输出至输出节点452。

进一步地，当总线499提供第一数据状态时存在于输入端404和输入端408之间的任何微小电流差异将分别由第一放大器442和第二放大器446所提供的反馈电流429和427补偿。第一放大器442可操作为通过添加驱动电压差分431基本上为零伏的反馈电流429至第一输出端430而将电压差分431驱动为基本上为零伏，无论在电路422的输入端404和408处提供的差分电流。因此，如果在输入端404处所提供的I_CH和输入端408处所提供的I_CL之间存在电流差异，则第一放大器442提供补偿至第一输出端430中电流的反馈电流429，并且因此驱动电压差分431返回至基本上零伏的水平。类似地，第二放大器446可操作为通过从第三输出端434吸收(其将电压差分435驱动为基本上为零伏)反馈电流427而将驱动电压差分435基本上为零伏，无论在电路422的输入端404和408处所提供的电流差异。因此，如果在输入端404处所提供的I_CH与在输入端408处所提供的I_CL之间存在电流差异，第二放大器446吸收补偿了来自第三输出端434的电流的反馈电流427，并且因此驱动电压差分435返回至基本上零伏的水平。

结果，当总线499在该第一数据状态时，第一放大器442和第二放大器446基本上不提供电流至输出节点452。该基本上为零或相对小的值是低于电流源450的阈值电流水平的电流水平，并且因此当在总线499上提供该第一数据状态时电流源450不吸收任何提供至输出节点452的电流。此外，电流源450将吸收由增益级460提供至输出节点452的电流，并且因此将增益级460的输入端461处电压水平降低至基本上零伏。结果，增益级460的输入端461不接收电流至输入端461，并且通过设备462在数据输出端465处提供电压输出水平，其指示存在于总线499上的第一数据状态。在各个示例中，当总线499提供第一数据状态时在数据输出端465处提供的输出电压水平基本上为零伏。在各个示例中，设备462包括反相器电路，可操作为当节点452不提供电流至输入端461时提供诸如+5伏电压水平。示例不限于当总线499提供指示第一数据状态的电压水平时数据输出端465提供基本上零伏或+5伏输出，并且在各个示例中，当不向输入端461提供电流时，数据输出端465提供了在指示总线499上提供第一数据状态的范围中的电压水平。

在各个示例中，总线499也可操作为在导体497和498之间提供指示第二数据状态的电压差分。在该情形中，总线499的导体497和498之间电压差分提高至超过最小阈值差分电压水平的水平，电压差分表示第二数据状态，第二数据表示不同于第一数据状态的数据状态。当总线499的导体497和498之间(以及因此在输入耦合级401的输入端402和406之间)的电压差分超过最小阈值差分电压水平时，第二数据状态可以在总线499上表示。输入端402和输入端406之间的该电压差分导致提供在四象限输入电路422的输入端404处的电流I_CH和提供在输入端408处的电流I_CL之间的差异。在各个示例中，当总线499提供第二数据状态时，由导体498提供的电压水平高于当总线499提供第一数据状态时由导体498提供的电压水平，从而导致当总线499在第一数据状态时在输入端404处对于I_CH的电流输入水平高于在输入端404处对于I_CL的电流输入水平。在I_CH的该提高的电流水平导致流过电路422的高侧(H)的更高的电流，从而增加在第三输出端434处电流输出。此外，在该示例中，当由总线499提供的在导体497和498之间的电压差分指示第二数据状态时，由导体497提供的电压水平不同于当总线499提供了指示第一数据状态的电压水平时由导体497提供的电压水平。在各个示例中，当总线499提供第二数据状态时由导体497提供的电压水平低于当总线499提供第一数据状态时由导体497提供的电压水平，从而导致当总线499处于第一数据状态时在输入端408处对于I_CH的电流输入水平小于在输入端404处对于I_CL的电流输入水平。在I_CH处的该电流输入水平降低导致流过电路422的低侧(L)的较低电流，从而降低了在第四输出端436处的电流输出。

在第三输出端434处的电流的该增加将导致在电压差分435处的电压差分在第三输出端434和第四输出端436之间的增加，从而导致电压差分435被提供至第二放大器446。在各个示例中，第二放大器446是高增益放大器，并且响应于该电压差分，可操作为通过从第三输出端435吸收足够反馈电流427而驱动电压差分435返回至基本零伏，以平衡在第三输出端434和第四输出端436的电流并且因此驱动在电压差分435处的电压差分返回至基本上零伏，而无论在电路422的输入端404处所提供的电流的改变。作为由第二放大器446吸收反馈电流427的结果，电流镜448从电压源V_DD提供电流至输出节点452。进一步地，来自第四输出端436的电流降低将导致在第一输出端430和第二输出端432之间的电压差分431处的电压差异增加，从而导致电压差分431提供至第一放大器442。在各个示例中，第一放大器442是高增益放大器，并且响应于该电压差分，可操作为通过吸收足够反馈电流429至第一输出端430而驱动电压差分431返回至基本上零伏，以平衡在第一输出端430和第二输出端432处电流以驱动电压差分431的电压差分返回至基本上零伏，不论在电路422的输入端408处所提供的电流的改变。作为由第一放大器442发源(source)或流出反馈电流429的结果，电流镜444从电压源V_DD提供电流至输出节点452。

结果，当总线499提供表示第二数据状态的电压差分时，第一放大器442和第二放大器446均提供电流至输出节点452，当在输出节点452被加在一起时，提供了在最大电流量之上的电流水平，电流源450可操作为吸收至地。因此，当总线499提供第二数据状态时，来自第一放大器442和第二放大器446的相加电流提供了允许电流源450吸收针对电流源450设置的阈值电流水平的电流水平，并且仍然提供额外电流至输出节点452，并且因此至输入端461，其处于在指示总线499上存在第二数据状态的水平。在各个示例中，由第一放大器442提供至输出节点452的输出电流值小于可以由电流源450吸收的最大(阈值)电流水平，并且由第二放大器446提供至输出节点452的输出电流值也小于可以由电流源450吸收的最大阈值电流水平。然而，可以设置对于第一放大器442和第二放大器446的输出电流水平以具有最小电流水平输出，从而当在输出节点452处将这些电流输出相加在一起时，相加的电流水平以以下量超出对于电流源450的最大阈值电流：以表示第二数据状态的水平提供输出电流至输入端461。

基于从第一放大器442和第二放大器446接收的、在对于电流源450的阈值电流水平之上的过量电流，使用设备462，增益级460将由输出节点452提供的电流转换为指示第二数据状态的电压水平，并且通过设备462提供电压水平作为输出至数据输出端465。在各个示例中，当总线499提供第二数据状态时，在数据输出端465处所提供的输出电压水平是零伏。示例不限于当总线499指示第二数据状态时提供零伏的数据输出端465，并且在各个示例中，数据输出端465提供在指示总线499上提供的第二数据状态的范围中的电压水平。

在各个示例中，总线499可操作为从在导体497和498之间提供表示第二数据状态的差分电压水平、以及在导体497和498之间再次提供表示第一数据状态的差分电压水平切换。继续如上所述的示例，通过使得导体47和498之间的差分电压返回至接近零或零电压水平，总线499将从提供第二数据状态转变至再次提供第一数据状态。当发生转变时，在导体497上提供的电压上升，从而增加被提供至输入端408的电流，从而导致流过电路422的低侧的电流的增加。与此同时，在导体498上提供的电压降低，从而减小了提供至输入端404的电流，从而导致流过电路422的高侧的电流的降低。流过低侧的电流的该增加以及流过电路422的高侧的电流的减小导致由电压差分431和电压差分435所产生的电压差分逐渐更小，从而导致由第一放大器442和由第二放大器446提供较少电流至输出节点452。在一些点处，被提供至输出节点452的相加电流小于由电流源450吸收的阈值电流水平，并且在该点处，增益级460的输入端461不再接收来自输出节点452的电流。结果，输出级460可操作为使用设备462将在数据输出端465处提供的电压水平从表示第二数据状态的电压水平切换至提供表示第一数据状态的电压水平。如上所述，电流源450可操作为当系统400从提供表示第一数据状态的数据输出转变至提供表示第二数据状态的数据输出时设置第一阈值电流水平作为切换点，以及当系统400从提供表示第二数据状态的数据输出转变为提供表示第一数据状态的数据输出时设置不同于第一阈值电流水平的第二阈值电流水平，作为切换点。在各个示例中，第一阈值电流水平表示在输入端402和406处提供的电压差分，其大于由对于第二电流阈值水平的设定点所表示在输入端402和406处提供的电压差分。

因此，系统400的示例可操作为从总线499接收差分电压水平的变化，并且将这些差分电压水平转换为数据输出，包括表示第一数据状态的第一电压水平以及表示第二数据状态的第二电压水平。

系统400的优点包括其由简单的4象限输入级与有源增益级组合构成，使用反馈产生对应于总线上差分电压水平的输出电流，将来自增益级的输出电流与阈值电流组合，在一些示例中包括迟滞现象，以馈送电流至电压输出级以提供数据输出信号。系统400可操作为支持宽广的共模范围，提供低电流消耗而同时实现优良的速度，并且因此实现高数据率性能。进一步地，不要求输入分压器电路，这是因为系统400作为跨阻抗放大器(TIA)(低阻抗输入)设备操作。此外，因为系统400利用模拟电路装置，因此无需时钟并且因此并未将时钟噪声注入总线中。

图5是示出了根据本公开一个或多个方面的先进总线接收器系统500的示意图。如在此所述的总线接收器系统500表示可以总线接收器系统的一个或多个示例，其可以用作位于节点、诸如图1的系统100中所示节点110、112至120中的一个或多个中的接收器，以及作为如图2的系统200中所示节点210的收发器224中包括的接收器，以及作为如图3中所示节点310的收发器324中包括的接收器。可以理解，接收器系统500的各个示例可以用于在具有耦合至总线系统的节点的各个系统中的接收器中，并且不限于由如在此所述系统100、系统200或节点310所示的示例。

如图5中所示，系统500包括耦合至增益级540的输入级510。在各个示例中，输入级510包括具有第一输入端505(I_CH)、第二输入端509(I_CL)和第三输入端507(I_CM)的四象限输入电路522。四象限输入电路522进一步包括第一输出端530、第二输出端532、第三输出端534和第四输出端536。在各个示例中，四象限输入电路522可操作为通过输入耦合电路501耦合至总线599。输入耦合电路501包括可操作为耦合至总线599的第一导体598的第一输入端512，以及可操作为耦合至总线599的第二导体597的第二输入端511。如图所示，第一输入端512通过电阻性负载502耦合至四象限输入电路522的第一输入端505；以及第二输入端511通过电阻性负载508耦合至四象限输入电路522的第二输入端509。在各个示例中，输入耦合电路501将四象限输入电路522耦合至CAN总线或HS-CAN总线，其中第一输入端512耦合至CAN-高导体598，并且第二输入端511耦合至总线599的CAN-低导体597。然而，总线599输入耦合电路501可操作以耦合至其的示例不限于CAN-总线或HS-CAN总线，并且可以包括具有形成了总线结构的两个导体的各种总线类型。

此外，如图所示，第三输入端507(I_CM)通过电阻性负载504耦合至第一输入端512，并且并联地，第三输入端507(I_CM)通过电阻性负载506耦合至第二输入端511。如上所述，在各个示例中，第一输入端512耦合至在CAN总线或HS-CAN总线系统的总线599中的CAN高导体598，并且第二输入端511耦合至相同总线或系统的CAN低导体597，但是系统500不限于耦合至CAN总线或HS-CAN总线，并且在各个示例中耦合至具有双导体实施方式的任何类型的差分总线系统。在各个示例中，电阻性负载504和506分别提供具有相同电阻值的电阻性负载，并且被配置为在第三输入端507处提供电流(I_CM)，相对于提供至第一输入端505的电流(I_CH)和提供至第二输入端509的电流(I_CL)表示共模电流。在各个示例中，基于具有第三(共模电流)输入端507，四象限输入电路522可操作为补偿存在于系统500可操作与其耦合的总线上的任何共模电压。如图所示，四象限输入电路522的各个示例包括共模(CM)补偿电路528。关于共模电压水平补偿特征的进一步细节在此参照图6描述。

如图5中所示，在各个示例中四象限输入电路522提供阈值水平产生作为电路的内建特征。如图所示，四象限输入电路522的各个示例包括Vth产生电路526。关于电压阈值水平产生的进一步细节在此参照图6和图11描述。在各个示例中，包括四象限输入电路522和增益级540的系统500作为跨阻抗放大器(TIA)设备操作。TIA设备可操作为接收电流输入，与电压水平输入相反，并且提供低阻抗输入以便于接收电流输入。此外，通过使用电流输入，施加至四象限输入电路522中半导体器件的偏置电压可以保持低，以及因此电源电压V_DD可以更小，从而有助于降低总电流消耗。在各个示例中，V_DD可以设置为+5伏值。在各个示例中，V_DD可以设置为+3.3伏的值。在各个示例中，V_DD可以设置为+1.5伏的值。在各个示例中，V_DD设置为小于+1.5伏的正电压值。

如图5中所示，四象限输入电路522通过第一输出端530和第二输出端532耦合至电流至电压(I/V)转换器520。转换器520耦合至电压源V_DD，并且被称作“高”转换器。在各个示例中，第一输出端530作为电流宿操作，吸收从转换器520提供至第一输出端530的电流，以及第二输出端532作为电流宿操作，吸收由转换器520所提供的电流。在各个示例中，基于至第一输出端530和第二输出端532的电流，“高”转换器520可操作为在第一输出端530和第二输出端532之间产生电压差分533。在各个示例中，并且与图4的系统400相对照，图5中的电压差分533可操作为基于在第一输出端530和第二输出端532之间电流的相对水平而提供负电压差分和正电压差分。在各个示例中，电压差分533处的负电压差分是具有如下极性的电压差分：当如图5中所示被施加至第一放大器542的输入端541和543时，使得第一放大器542的输出545用作可操作为从输出节点552吸收电流的电流宿。在各个示例中，在电压差分533处正电压差分是具有如下极性的电压差分：当如图5中所示被施加至第一放大器542的输入端541和543时，使得第一放大器542的输出端545用作可操作为向输出节点552提供电流的电流源。

如图所示，四象限输入电路522也通过第三输出端534和第四输出端536耦合至电流至电压(I/V)转换器524。转换器524耦合至接地，并且称作“低”转换器。在各个示例中，第三输出端534作为电流源操作，发源了从第三输出端534至转换器524的电流，以及第四输出端536作为电流源操作，发源了从第四输出端536至转换器524的电流。在各个示例中，基于来自第三输出端534和来自第四输出端536的电流，“低”转换器524可操作为在第三输出端534和第四输出端536之间产生电压差分537。在各个示例中，并且与图4的系统400相对照，图5中电压差分537能够基于在第三输出端534和第四输出端536之间相对电流水平而提供负电压差分和正电压差分。在各个示例中，在电压差分537处负电压差分是具有当如图5中所示施加至第二放大器546的输入端547和549时使得第二放大器546的输出端551用作可操作为从输出节点552吸收电流的电流宿的极性的电压差分。在各个示例中，电压差分537处正电压差分是具有当如图5中所示施加至第二放大器546的输入端547和549时使得第二放大器546的输出端551用作可操作为向输出节点552提供电流的电流源的极性的电压差分。

在各个示例中，增益级540包括如上所述的第一放大器542和第二放大器546。在各个示例中，第一放大器542和第二放大器546是运算跨导放大器(OTA)。如上所述，OTA是基于向OTA的输入端提供的电压差异和放大器的跨导“gm”而提供电流受控输出的放大器。从效果上而言，OTA是电压受控电流源，其中由提供在OTA输入端之间的电压差分控制由OTA的输出端从其提供或吸收的输出电流。

如图5中所示，第一放大器542包括耦合至第二输出端532的非反相输入端541，耦合至第一输出端530的反相输入端543，以及输出端545。在各个示例中，如上所述，第一放大器542可操作为基于在第一放大器542的非反相输入端541和反相输入端543处接收到的电压差分，从输出节点552吸收电流以及向其提供电流。如所示在系统500中，在第一放大器542的非反相输入端541和反相输入端543处接收的电压差分是由“高”转换器520所产生的电压差分533。输出端545提供耦合至输出节点552的输出。如图5中所示，第二放大器546包括耦合至第三输出端534的非反相输入端547，耦合至第四输出端536的反相输入端549，以及输出端551。在各个示例中，如上所述，第二放大器546可操作为基于在第二放大器546的非反相输入端547和反相输入端549处接收到的电压差分，从输出节点552吸收电流以及向其提供电流。如所示在系统500中，在第二放大器546的非反相输入端547和反相输入端549处接收的电压差分是由“低”转换器524所产生的电压差分537。输出端551提供耦合至输出节点552的输出。

基于提供至第一放大器542的电压差分533和提供至第二放大器546的电压差分537，第一放大器542和第二放大器546可操作为从输出节点552吸收电流，或者发源电流至输出极点552。也与图4中所示系统400相对照，在如图所示的系统500中，无需从第一放大器542的输出端或从第二放大器546的输出端去往四象限输入电路522的输出端的反馈，因为已经使用CM补偿电路528并且基于在四象限输入电路522的第三输入端507处提供的共模电流(I_CM)，在四象限输入电路522内对与共模电流相关的问题进行了补偿。如图5中所示，在输出端545处由第一放大器542提供的电流与在输出节点552处由第二放大器546从输出端551提供的电流输出耦合。在输出节点552处接收的相加电流可以是正电流，其中输出端545和输出端551提供(发源)电流至输出节点552，或者可以是负电流，其中输出端545和输出端551均从输出节点552吸收电流。

在各个示例中，输出节点552耦合至I/V增益级560。在各个示例中，I/V增益级560包括耦合至设备562的输入端561，以及耦合至设备562的数据输出端565。输入端561也耦合至输出节点552，并且可操作为接收提供至输出端552的电流，并且允许电流从增益级560至输出节点552。在各个示例中，I/V增益级560可操作为将在输入端561处接收的电流转换为对应的电压水平，并且在数据输出端565处输出电压水平作为第一数据状态，以及将由输出节点552从输入端561和增益级560吸收的电流转换为不同的对应电压水平，并且在数据输出端565处输出表示第二数据状态的不同的对应电压水平。在各个示例中，I/V增益级560耦合至电压源V_DD和接地，并且在输入端561处提供高输入阻抗以最小化I/V增益级560对于在输出节点552处电流的影响，而同时在数据输出端565处提供低阻抗输出水平。在各个示例中，设备562是设置以便于为增益级560提供高输入阻抗和快速开关速度、以及为数据输出端565提供驱动器的缓冲器。在各个示例中，设备562是CMOS反相器电路。在各个示例中，设备562可操作为在向输入端561和数据输出端565提供的电压水平之间提供电压增益。在各个示例中，由设备562提供的电压增益大于1。设备562不限于特定类型的设备或电路，并且可以包括可操作为耦合至输入端处561电流并且基于电流提供电压水平输出至数据输出端565的任何设备或电路。在各个示例中，提供至数据输出端565的电压水平输出包括与用于CMOS器件的开关电压水平可兼容的电压水平。在各个示例中，当表示第一数据状态时在数据输出端565处提供的电压水平是当在系统500的输入端512和511处提供隐性水平信号时所提供的电压水平，以及当表示第二数据状态时在数据输出端565处提供的电压水平是当在系统500的输入端512和511处提供显性水平信号时所提供的电压水平。

在各个示例中，数据输出端565可操作为耦合至控制器，诸如图2中控制器222，或图3中控制器322，并且可操作为提供信号至控制器，提供至控制器的信号表示由耦合至系统500的总线在输入端511和512处提供的数据。在各个示例中，增益级560可操作为根据电压水平要求以及由下游控制器恰当地进一步处理经由总线599提供在输入端511和512处的输入数据所需的其他传输信号需求，提供数据输出信号。

在操作中，通过电阻性负载502和508将存在于总线599上在总线导体597和598之间的电压差异转换为至四象限输入电路522的电流输入。在各个示例中，由总线599提供表示数据信号的变化的电压水平。例如，可以由在导体597和598之间接近零的电压差分、或者低于一些限定阈值电压差分的非常小的电压差分表示第一数据状态，例如具有第一值的数据位。可以由在导体597和598之间超过了对于电压差分值的最小阈值电压水平的电压差分来表示第二数据状态，例如具有与具有第一值的数据位不同的第二值的不同数据位。在各个示例中，对于CAN总线或HS-CAN总线符合系统，第一数据状态表示“隐性”数据状态(电压差分)，以及第二数据状态表示“显性”数据状态(电压差分)，但是第一数据状态和第二数据状态的示例不限于是隐性和显性CAN总线或HS-CAN总线数据状态。可以在总线599上表示的数据的另一示例性说明参照本公开的图11进一步示出并解释说明。

在图5的系统500中，在输入端512和511处接收存在于总线599上的电压水平，并且分别通过电阻性负载502耦合至第一输入端505以及通过电阻性负载508耦合至第二输入端509。此外，通过将第三输入端507经由电阻性负载504和506分别耦合至输入端512和511，将存在于总线599上的任何共模电压作为在第三输出端507处共模电流(I_CM)提供至四象限输入电路522。以此方式，存在于第一导体598上的电压水平被提供作为在第一输入端505处的对应电流输入(I_CH)，存在于第二导体597上的电压水平被提供作为在第二输入端509处的对应电流输入(I_CL)，以及存在于总线599的导体598和597上的任何共模电压被提供作为在四象限输入电路522的第三输入端507处的对应共模电流(I_CM)。在四象限输入电路522的第一输入端505处接收的电流(I_CH)水平与在第二输入端509处接收的电流(I_CL)水平的差控制由第一输出端530吸收的电流和在第二输出端532处吸收的电流中的差值，并且进一步控制在从第三输出端534处提供的、与从第四输出端536提供的电流中的差值。此外，四象限输入电路522的CM补偿电路528可操作为基于在第三输入端507处接收的电流(I_CM)，从在第一输入端505处接收的电流分量I_CH和在第二输入端509处接收的电流分量I_CL移除所存在的共模电流分量，如果存在。

如上所述，当总线599的导体597和598之间(以及因此输入耦合电路501的输入端511和512之间)的电压差值基本上为零、或者低于预定的阈值差分电压水平时，可以在总线599上表示第一数据状态，并且因此在第一输入端505处提供的电流I_CH与在第二输入端509处提供的电流I_CL中的差值基本上为零或相对小。在各个示例中，Vth产生电路526可操作为基于输入端505处所提供电流I_CH与输入端509处所提供电流I_CL中的差值小于最小差值，从由输入端505所提供的电流(电流I_CH)移除一电流量，并且向由输入端509所提供的电流(电流I_CL)添加一电流量。结果，产生了提供至第一输出端530和提供至第二输出端532的电流水平之间的不平衡，并且产生了从第三输出端534和从第四输出端536提供的电流水平之间的不平衡。在电路522的第一输出端530和第二输出端532之间产生的该不平衡在电压差分533处产生负电压差分，当施加至第一放大器542时，使得第一放大器542的输出端545从输出节点552吸收电流。在来自第三输出端534和来自第四输出端536的电流之间产生的不平衡也在电压差分537处产生负电压差分，当施加至第二放大器546时使得第二放大器546的输出端551从输出节点552吸收电流。通过从输出节点552吸收电流，第一放大器542和第二放大器546使得来自节点552的电流提供来自I/V增益级560的输入端561的电流，其随后被转换至在数据输出端565处提供的电压水平，作为指示在总线599处提供第一数据状态的电压水平。进一步地，由四象限输入电路522内CM补偿电路528从在第一输出端530、第二输出端532、第三输出端534和第四输出端536处提供的电流输出移除任何共模电流。此外，这与图4中所示系统400相对照，其中共模电流源自“高”I/V转换器420并且此外吸收至“低”I/V转换器424。

在各个示例中，总线599的导体597和598之间的电压差异可操作以转变为超过最小阈值差分电压的水平，电压差异表示第二数据状态，第二数据状态表示不同于第一数据状态的数据状态。当总线599的导体597和598之间(以及因此输入耦合电路501的输入端511和512之间)的电压差异超过最小(阈值)差分电压水平时，可以在总线599上表示第二数据状态。在输入端511和输入端512之间提供的差分电压水平导致在四象限输入电路522的第一输入端505处提供电流(I_CH)和在第二输入端509处提供电流(I_CL)中的差值。在各个示例中，当由总线599提供指示第二数据状态的导体597和598之间电压差分时，由导体597和598提供的电压水平不同于当总线599提供表示第一数据状态的电压水平时由导体597和598提供的电压水平。在各个示例中，当总线599提供第二数据状态时，由导体597提供的电压水平低于当总线599提供第一数据状态时由导体597提供的电压水平，从而导致在输入端509处对于I_CL的电流输入水平小于当总线599在第一数据状态时在输入端509处对于I_CL的电流输入水平。进一步地，当总线599提供第二数据状态时由导体598提供的电压水平高于当总线599提供第一数据状态时由导体598提供的电压水平，从而导致在输入端505处对于I_CH的电流输入水平高于当总线599提供第一数据状态时在输入端505处对于I_CH的电流输入水平。

当流入第一输入端505的电流I_CH增加并且流入第二输入端509的电流I_CL减小时，Vth产生电路526可操作为提供转换点，其中流过电路522的“高”侧的电流(由第二输出端532所吸收的电流、在输入端505处电流的提供、和从第三输出端534提供的电流构成)精确地匹配流过电路522的“低”侧的电流(由在第一输出端530处吸收的电流、在输入端509处提供的电流、以及提供在第四输出端536处电流构成)。当导体597和598之间差分电压水平继续增加时，电流输入I_CH继续增加并且电流输入水平I_CL继续减小，超过由Vth产生电路526建立的转换点。结果，流过电路522的“高”侧的电流超过流过电路522的“低”侧的电流，并且Vth产生电路526可操作为切换电路522的输出，从而第一输出端530和第二输出端532在电压差分533处提供正电压差分，以及从而第三输出端534和第四输出端536现在也在电压差分537处提供正电压差分。由电压差分533提供的正电压差分提供至第一放大器542，使得第一放大器542从用作电流宿切换至现在用作电流源，并且提供电流至输出节点552。由电压差分537提供的正电压差分被提供至第二放大器546，使得第二放大器546从用作电流宿切换至现在用作电流源，并且提供电流至输出节点552。从第一放大器542和从第二放大器546提供的电流在输出节点552处相加，并且相加电流提供至I/V增益级560的输入端561。I/V增益级560使用设备562将在输入端561处接收的电流转换至指示第二数据状态的电压水平。在各个示例中，当总线599提供第二数据状态时，在数据输出端565处提供的输出电压水平近似+5伏。然而，示例不限于当总线599提供指示第二数据状态的电压差分时数据输出端565提供近似+5伏电压，并且在各个示例中，数据输出端565提供在指示在总线599上提供第二数据状态的范围中的电压水平。结果，当总线599在导体597和598上提供表示第二数据状态的电压水平时，四象限输入电路522在输出端530、532、534和536处提供电压差分，当电压差分被施加至第一放大器542和第二放大器546时，使得放大器均提供电流至输出节点552，使得当在输出节点552处电流被相加在一起时表示在总线599上存在第二数据状态。

在各个示例中，在总线599上提供第二数据状态之后，总线599可操作为返回在导体597和598上再次提供表示第一数据状态的电压水平。在各个示例中，返回至在导体597和598上提供表示第一数据状态的电压水平包括：将导体597和598返回至具有在导体之间的差分电压水平小于表示第一数据状态的最大(阈值)差分电压水平。在各个示例中，当从第一状态切换至第二数据状态时，最大差分电压水平不同于当电路522从第一数据状态转换至第二数据状态时用于切换电路522的输出的差分电压水平。

在各个示例中，当总线599从提供第二数据状态转变至第一数据状态时，由导体597提供的电压水平开始上升，从而增加在输入端509处提供的电流I_CL，并且由导体598提供的电压水平开始下降，从而降低在输入端505处提供的电流I_CH。当流入输入端505的电流I_CH降低、并且流入输入端509中的电流I_CL增加时，Vth产生电路526可操作为提供转换点，其中流过电路522的“高”侧的电流(由第二输出端535所吸收的电流、在输入端505处提供的电流、以及从第三输出端534提供的电流构成)精确地匹配流过电路522的“低”侧的电流(由在第一输出端530处所吸收的电流、在输入端509处提供的电流以及在第四输出端536处提供的电流构成)。当在导体597和598之间电压差分水平继续降低时，在第一输入端505处电流输入水平I_CH继续降低，并且在第二输入端509处电流输入水平I_CL继续增加，其中电流中的差值现在低于由Vth产生电路526所建立的转换点。结果，Vth产生电路526可操作为配置第一输出端530和第二输出端532，以从在电压差分533处提供正电压差分转换至再次在电压差分533处提供负电压差分，以及将第三输出端534和第四输出端536从在电压差分537处提供正电压差分转换至在电压差分537处再次提供负电压差分。由电压差分533提供的负电压差分使得第一放大器542从用作电流源切换至相对于输出节点552再次用作电流宿，并且由电压差分537所提供的负电压差分使得第二放大器546以从用作电流源切换至再次相对于输出节点552用作电流宿。提供至第一放大器542和第二放大器546的电流在输出节点552处相加，并且来自输出节点552的相加电流耦合至I/V增益级560的输入端561。从输出节点552吸收的相加电流引起来自输出级560的输入端561的电流，其使得设备562从在数据输出端565提供表示第二数据状态的电压水平切换至在数据输出端565处提供表示第一数据状态的电压水平。如上所述，四象限输入电路522的Vth产生电路526可操作为相对于当从提供第二数据状态转变至提供第一数据状态时所使用的转换点而提供关于用作当从提供第一数据状态切换至提供第二数据状态时的转换点的迟滞。进一步地，在定时电路522提供表示第一数据状态的输出期间，也从电路522的电流输入505(I_CH)和509(I_CL)移除在第三输入端507处提供的任何共模电流(I_CM)，此时从第一数据状态转变至第二数据状态，提供表示第二数据状态的输出，并且从提供表示第二数据状态的输出转变至提供了表示第一数据状态的输出。

在各个示例中，系统500提供了相比于现有总线接收器系统的数个优点。例如，因为系统500包括四象限输入电路522并且作为跨导运算放大器设备操作，系统500作为模拟系统操作，并且无需时钟输入以处理数据。因此，系统500并未将时钟噪声引入返回至系统500可操作地耦合至其的总线上。也避免了通常在不同总线通信系统中由各种收发器的示例所示的交换电容器接收器电路概念中接收数据输出(RxD)线处包括的1/fCLK抖动信号。当例如与利用电压差分增益输入缓冲器(双极或CMOS输入级)或差分交换电容器电压输入增益缓冲器的总线接收器相比时，系统500的部件也要求更低的电流消耗水平。在各个示例中，在四象限输入电路522中包括的一个或多个半导体利用薄栅半导体器件。在各个示例中，在四象限输入电路522中利用具有在2.2纳米范围中的栅极氧化物厚度的半导体器件。薄栅半导体器件的使用为电路装置提供了更小的占用面积，以及更快的速度。在各个示例中，器件大小在24μm的范围内。在各个示例中，在四象限输入电路522中采用的具有薄栅半导体的器件包括具有在600MHz范围内瞬态频率的单个器件。在各个示例中，系统500包括超过了客户和各种标准的最小要求的宽共模规格，并且消除了对于输入区分因子的需求，因此提高了阈值水平准确度。在各个示例中，系统500提供了+/-24伏的共模范围，而同时将阈值电压水平保持在从+0.5V至+0.9V的窗口内。在各个示例中系统500提供高达+/-60伏的共模范围。

在各个示例中，系统500以优良的速度操作，因此提供了在每秒5Mbit(兆比特)范围内的数据速率性能。在各个示例中，系统500提供了用于CAN-FD应用的优良对称参数。如上所述，四象限输入电路522提供内建阈值电压产生，包括迟滞现象(如果需要)，并且提供内建共模补偿。这些特征提供了更稳定和精确的阈值电压产生，由于高增益级所致的更好的对称性，以及在低水平电流消耗下的高速度(数据速率)。

图6是根据本公开一个或多个方面的四象限输入电路600的示意图。如图6中所示，电路600包括四象限输入电路602。如图所示，四象限输入电路602包括第一输入端661(I_{IN_H})、第二输入端667(I_{IN_L})以及第三输入端665(I_{IN_CM})。如图所示，四象限输入电路602也包括第一输出端680、第二输出端682、第三输出端684以及第四输出端686。

在各个示例中，四象限输入电路602是如图5中所示的四象限输入电路522，其中图6中的四象限输入电路602的第一输入端661、第二输入端667和第三输入端665分别对应于四象限输入电路522的第一输入端505、第二输入端509和第三输入端507，以及其中如图6中所示的四象限输入电路602的第一输出端680、第二输出端682、第三输出端684和第四输出端686分别对应于如图5中所示的第一输出端530、第二输出端532、第三输出端534和第四输出端536。然而，四象限输入电路602的示例不限于图5中所示的示例，也不限于四象限输入电路的任何特定示例，其中四象限输入电路602可操作为如本公开中所述的方法、系统和设备的一个或多个示例。

如图6中所示，N型半导体器件608包括耦合至第二输出端682的第一端子、耦合至节点660的第二端子以及耦合至节点603的栅极。P型半导体器件610包括耦合至节点660的第一端子、耦合至第三输出端684的第二端子以及耦合至节点605的栅极。如图所示，电路602的第一输入端661(I_{IN_H})耦合至节点660。在各个示例中，第二输出端682、半导体608和610、节点660以及第三输出端684称作四象限输入电路602的“高”侧，其中在第二输出端682处接收电流，传送至节点660，并且提供作为在第三输出端684处作为由第一输入端661所提供的电流I_{IN_H}所控制的电流输出。如图6中所示，N型半导体器件630包括耦合至第一输出端680的第一端子、耦合至节点664的第二端子以及耦合至节点603的栅极。P型半导体器件632包括耦合至节点664的第一端子、耦合至第四输出端686的第二端子以及耦合至节点605的栅极。如图所示，电路602的第二输入端667(I_{IN_L})耦合至节点664。在各个示例中，第一输入端680、半导体630和632、节点664和第四输出端686被称作四象限输入电路602的“低”侧，其中在第一输出端680处接收电流，传递至节点664，并且提供作为在第四输出端686处由第二输入端667所提供电流I_{IN_L}所控制的电流输出。

在电路600中包括设备693的第一串联组串，第一串联组串设置如下。电阻性负载650包括耦合至电源电压V_DD的第一端子，以及耦合至P型半导体器件612的第一端子的第二端子。P型半导体器件612包括耦合至N型半导体器件614的第一端子的第二端子，以及耦合至节点603的栅极。此外，P型半导体器件612的第二端子与N型半导体器件614的第一端子耦合至节点630。N型半导体器件614包括耦合至P型半导体器件616的第一端子的第二端子，以及耦合至节点603的栅极。P型半导体器件616包括耦合至N型半导体器件618的第一端子的第二端子，以及耦合至节点605的栅极。此外，P型半导体器件616的第二端子和N型半导体器件618的第一端子耦合至节点605。N型半导体器件包括耦合至电阻性负载652的第一端子的第二端子，以及耦合至节点605的栅极。电阻性负载652包括耦合至接地的第二端子。

在电路600中包括设备694的第二串联组串，第二串联组串设置如下。P型半导体器件(PC)620包括耦合至电源电压V_DD的第一端子，耦合至N型半导体器件622的第一端子的第二端子，以及耦合至节点621的栅极。此外，P型半导体器件的第二端子620和N型半导体器件622的第一端子耦合至节点621。N型半导体器件622包括在节点662处耦合至P型半导体器件624的第一端子的第二端子，以及耦合至节点603的栅极。P型半导体器件624包括耦合至N型半导体器件(NC)626的第一端子的第二端子，以及耦合至节点605的栅极。N型半导体器件626包括耦合至接地的第二端子，以及耦合至节点627的栅极。此外，P型半导体器件624的第二端子和N型半导体器件626的端子耦合至节点627。如对于电路600所示，第三输入端665(I_{IN_CM})耦合至节点662。

在电路600中包括设备692的第三串联组串，第三串联组串设置如下。P型半导体器件604包括在节点660处耦合至N型半导体器件(NH)606的第一端子的第二端子，以及耦合至节点621的栅极。N型半导体器件606包括耦合至接地的第二端子，以及耦合至节点627的栅极。设备695的第四串联组串包括在电路600中，设置如下。P型半导体器件(PL)634的第一端子耦合至电源电压V_DD。P型半导体器件634包括在节点664处耦合至N型半导体器件(NL)636的第一端子的第二端子，以及耦合至节点621的栅极。N型半导体器件636包括耦合至接地的第二端子，以及耦合至节点627的栅极。

在各个示例中，在电路600中包括一个或多个设备691的第五组串，第五组串设置如下。电流源640(I_{HYST_H})包括耦合至电压源V_DD的第一端子，以及耦合至节点660的第二端子。在各个示例中，配置电流源640(I_{HYST_H})以发源电流至节点660。在各个示例中，第二电流源642(I_{Vth_H})包括耦合至节点660的第一端子，以及耦合至接地的第二端子。在各个示例中，第二电流源642(I_{Vth_H})可操作为从节点660吸收电流至接地。在各个示例中，在电路600中包括一个或多个设备696的第六组串，设置如下。电流源644(I_{Vth_L})包括耦合至电源电压V_DD的第一端子，以及耦合至节点664的第二端子。在各个示例中，配置电流源644(I_{Vth_L})以发源电流至节点664。在各个示例中，第二电流源648(I_{HYST_L})包括耦合至节点664的第一端子，以及耦合至接地的第二端子。在各个示例中，第二电流源648(I_{HYST_L})可操作为从节点664吸收电流至接地。

在操作中，包括电阻性负载650和652、以及半导体器件612、614、616、618的设备693的串联组串可操作为提供偏置电压至半导体器件608、610、630、632、622和624中的每一个的栅极。如上所述，流过四象限输入电路602的“高”侧的电流(从第二输出端682至节点660并流出第三输出端684)包括在输入端661处提供的电流I_{IN_H}，以及流过四象限输入电路602的“低”侧的电流(从第一输出端680至节点664并且流出第四输出端686)包括在输入端667处提供的电流I_{IN_L}。当输入端661和667可耦合至提供了通过具有基本上为零的电压差分而表示第一数据状态的双导体总线系统时，在第一输入端661和667处的电流输入将基本上是相同的电流。结果，并且因为半导体器件608、610、630和632从相同偏置电路693而被偏置，并未采用任何额外操纵，因此流过四象限输入电路602的“高”侧和四象限输入电路602的“低”侧的电流将基本上等同，从而导致在第一输出端680和第二输出端682之间没有产生电流差分，并且在第三输出端684和第四输出端686之间没有产生电流差分。

当由在输入端661和667处提供的电流输入表示该第一数据状态时，在各个示例中，表示该第一数据状态的负电流差分需要被提供在第一输出端680和第二输出端682之间，以及在第三输出端684和第四输出端686之间。为了产生在第一输出端680和第二输出端682之间的负电流差分以及在第三输出端684和第四输出端686之间的负电流差分，四象限输入电路602操作耦合至节点660的电流源642以及耦合至节点664的电流源644，以便于在流过电路602的“高”侧和电路602的“低”侧的电流之间产生不平衡。如图所示，电流源642作为电流宿操作，从节点660吸走电流，直至阈值电流水平，这将减小流过四象限输入电路602的“高”侧的电流。此外，电流源644作为电流源操作，发源电流至节点664，增加流过四象限输入电路602的“低”侧的电流。流过电路602的“高”侧电流减小以及流过“低”侧电流的增加导致在流过四象限输入电路602的“高”侧的电流与流过“低”侧电流之间的不平衡。该所得的电流不平衡在第一输出端680和第二输出端682之间产生负电流差分，以及在第三输出端684和第四输出端686之间负电流差分。通过提供这些负电流差分输出，当输入端661和667提供表示第一数据状态的电流输入时，四象限输入电路602提供可以耦合至增益级并且至输出级的输出，诸如但不限于如图5中所示的增益级540和输出级560，以提供表示第一数据状态的数据输出。

为了表示第二数据状态，(也即对于第一数据状态转变至第二数据状态)在各个示例中，由输入端661耦合至其的总线导体所提供的电压水平开始从当第一数据状态被表示在总线上时，由该总线导体所提供的电压水平上升，以及由输入端667耦合至其的另一(第二)总线导体所提供的电压水平开始相对于当第一数据状态被表示在总线上时，由该总线导体所提供电压水平而开始降低。结果，在输入端661处提供的电流I_{IN_H}将开始增加，并且在输入端667处提供的电流I_{IN_L}将开始减小。在该转变期间，当由总线导体所提供的电压水平从提供第一数据状态切换至提供第二数据状态时，电流源642继续从节点660吸收电流，但是仅上升至阈值电流水平I_{Vth_H}，并且电流源644继续发源电流至节点664，但是仅上升至阈值电流水平I_{Vth_L}。阈值电流水平I_{Vth_L}和阈值电流水平I_{Vth_H}设置在如此水平，从而由总线的导体所提供的差分电压水平达到表示第二数据状态的最小差分电压水平(例如如图11中所示的V_{th_DOMINANT})，在输入端661处提供的电流水平增加等于由电流源642所吸收的I_{Vth_H}阈值电流水平，并且在输入端667处提供的电流水平减小等于发源至节点664的I_{Vth_L}阈值电流水平。在这些条件下，流过四象限输入电路602的“高”侧和“低”侧的电流的不平衡不再存在，并且电流相等。因为在输入端661处提供的电流继续增加，并且在输入端667处提供的电流继续减小，流过四象限输入电路602的“高”侧的电流超过流过电路602的“低”侧的电流。当流过四象限输入电路602的“高”侧的电流超过流过“低”侧的电流时，基于流过电路602的高侧和低侧的电流水平的相对改变，电路602从在第一输出端680和第二输出端682之间提供负电流差分切换至提供正电流差分，并且从在第三输出端684和第四输出端686之间提供负电流差分切换至提供正电流差分。现在通过当输入端616和667从提供表示第一数据状态的电流输入转变至表示第二数据状态的电流输入时提供这些正差分电流输出，四象限输入电路602可操作为切换至提供表示第二数据状态的输出电流差分，其可以耦合至电流至电压(I/V)转换器级、增益级和输出级，诸如但不限于图5中所示的I/V转换器级520和524、增益级540和输出级560，以提供表示第二数据状态的数据输出。此外，如上所述，四象限输入电路602可操作为设置阈值差分电压水平，其中这些输出将从提供负电流差分切换至提供正电流差分水平，并且因此从提供表示第一数据状态的输出切换至提供表示第二数据状态的输出。一旦四象限输入电路602已经从提供表示第一数据状态的输出切换至提供表示第二数据状态的输出，则电路602将继续提供表示第二数据状态的输出，直至在输入端661和输入端667处出现再次表示第一数据状态的电流中的改变。

四象限输入电路602可操作为在已经如下提供了表示第二数据状态的输出之后返回至提供表示第一数据状态的输出。当从提供表示第二数据状态的输出转变回至提供表示第一数据状态的输出时，在各个示例中，由耦合至输入端661的总线导体所提供的电压水平开始返回至当在总线上表示第一数据状态时由该总线导体所提供的电压水平，并且由耦合至输入端667的另一(第二)总线导体所提供的电压水平开始返回至当第一数据状态表示在总线上时由该总线导体所提供的电压水平。在各个示例中，当表示第一数据状态时由总线的导体所表示的电压水平基本上通过在两个导体上提供相同电压水平而表示。

作为从第二数据状态转变至第一数据状态的结果，由耦合至第一输入端661的导体所提供的电压水平将开始减小，并且在输入端661处提供的电流I_{IN_H}将开始减小。此外，由耦合至第二输入端667的(第二)导体所提供的电压水平将开始增加，并且因此在输入端667处提供的电流水平I_{IN_L}将开始增加。在该转变期间，当由总线导体所提供的电压水平从提供第二数据状态切换至提供第一数据状态时，电流源642继续从节点660吸收电流，并且仅上升至阈值电流水平I_{Vth_H}，并且电流源644继续发源电流至节点664，但是仅上升至阈值电流水平I_{Vth_L}。然而，现在除了由电流源642从节点660吸收的电流之外，迟滞电流I_{Hyst_H}由电流源640提供至节点660，并且除了由电流源644提供至节点664的电流之外，由电流源648从节点664吸收迟滞电流I_{Hyst_H＝L}。在从提供第二数据状态转变至提供第一数据状态期间，通过添加迟滞电流I_{Hyst_H}至节点660以及通过从节点664吸收迟滞电流I_{Hyst_L}，流过电路602的“高”侧电流精确地匹配流过电路602的”低“侧电流的所处点、以及因此对于在该转换期间电路602的输出的转换点可以设置在差分电压水平下，不同于在当从第一数据状态转换至第二数据状态期间切换输出时由电流602设置的差分电压水平。添加了迟滞电流I_{Hyst_H}的阈值电流水平I_{Vth_H}以及移除了迟滞电流I_{Hyst_L}的阈值电流水平I_{Vth_L}可操作以设置在如此的水平下，使得由总线的导体所提供的差分电压水平达到表示第一数据状态的最大电压差分电压水平(例如如图11中所示的V_{th_RECESSIVCE})，在输入端661处提供的电流减小水平加上迟滞电流I_{Hyst_H}等于由电流源642在节点660处吸收的I_{Vth_H}阈值电流水平，并且在输入端667处提供的电流增加水平减去迟滞电流I_{Hyst_L}等于发源至节点664的I_{Vth_L}阈值电流水平。在这些条件下，流过四象限输入电路602的“高”侧和“低”侧的电流的不平衡不再存在，并且电流相等。当在输入端661处提供的电流继续减小并且在输入端667处提供的电流继续增加时，流过四象限输入电路602的“高”侧的电流不再超过流过四象限输入电路602的“低”侧的电流。当流过四象限输入电路602的“高”侧的电流不再超过流过“低”侧电流时，电路602从在第一输出端680和第二输出端681之间提供正电流差分切换至提供负电流差分。当输入端616和667从提供表示第二数据状态的电流输入转变至表示第一数据状态的电流输入时，现在通过提供这些负电流差分输出，四象限输入电路602可操作用以提供表示第一数据状态的输出电流差分，可以耦合至I/V转换器级、增益级和输出级，诸如但不限于如图5中所示的I/V转换器级520和524、增益级540和输出级560，以提供表示第一数据状态的数据输出。此外，四象限输入电路602可操作为设置阈值差分电压水平，其中这些输出将从在电路602的输出端处提供正电流差分切换至提供负电流差分水平，并且因此从提供表示第二数据状态的输出切换至提供表示第一数据状态的输出。此外，通过使用如上所述的迟滞，四象限输入电路602可操作为提供在不同于由电路602所使用差分电压水平的差分电压水平处的、从提供表示第二数据状态的输出切换至再次提供表示第一数据状态的输出的转换点，以用于当从第一数据状态转变至第二数据状态时切换输出。在各个示例中，由电路602设置的用于将输出从提供第一数据状态的表示切换至提供第二数据状态的表示的差分电压水平是比由电路602设置的用于从提供第二数据状态的表示切换输出至提供第一数据状态的表示的差分电压水平更高的差分电压水平。在各个示例中，如图6中所示的电流源640、642、644和648提供了由图5中所示Vth产生电路528所表示的电路、功能和特征。

如图6中所示，四象限输入电路602也可操作为在电路602内提供共模电流补偿，以补偿可能存在于输入端661和667与其耦合的总线导体处的任何共模电压。如上所述，设备692的串联组串包括将电源电压V_DD耦合至节点660的P型半导体器件604(PH)，并且也可操作为从V_DD吸收电流至节点660，以及半导体器件606(NH)将节点660耦合至接地，并且可操作为从节点660吸收电流。就此而言，基于半导体器件604(PH)和半导体器件606(NH)的偏置，由输入端661提供的电流可以被添加至由半导体器件604(PH)提供的直通电流，或者从通过半导体器件606(NH)所吸收的电流减去。类似地，设备695的串联组串包括将电源电压V_DD耦合至节点664的半导体器件634(PL)，并且可操作用以从V_DD发源电流至节点664，以及半导体器件636(NL)将节点664耦合至接地，并且可操作用以从节点664吸收电流。就此而言，基于半导体器件634(PL)和半导体器件636(NL)的偏置，由输入端667提供的电流可以被添加至由半导体器件634(PL)提供的直通电流，或者从通过半导体器件636(NL)所吸收电流减去。

用于半导体器件604和634的偏置可以通过使得这些器件的栅极耦合至节点621而提供，其中通过在半导体器件620和622之间的点处耦合至设备694的串联组串而为节点621提供偏置电压水平。用于半导体器件606和636的偏置通过使得这些器件的栅极耦合至节点627而提供，其中通过在半导体器件624和626之间的点处耦合至设备的设备694的串联组串而为节点627提供偏置电压水平。此外，第三输入端665(I_{IN_CM})在节点662处耦合至设备694的串联组串，节点662对应于在半导体器件622和624之间的设备694的串联组串上的点。当由输入端665(I_{IN_CM})在节点662处提供正电流(也即，流至输入端665)时(表示在输入端661和667处的正共模电压)，额外的电流被提供至半导体器件624和半导体器件(NC)626，从而引起在节点627处电压增加，并且增加在半导体器件(NH)606和(NL)636的栅极处的偏置电压。结果，如由标注为+I_CM的指向远离节点660和664的箭头所指示的电流+I_CM的增加从节点660和664中的每个节点吸收电流，对于共模电流分别补偿在节点660和664处可获得的电流。当由输入端665(I_{IN_C})在节点662处提供负电流(也即从输入端665流出)时(表示在输入端661和667处负共模电压水平)，从半导体器件662和半导体器件(PC)620提供额外的电流，从而引起节点621处电压下降，并且增加在半导体器件(PH)604和(PL)634的栅极处的偏置电压。结果，如标注为-I_CM的指向朝向节点660和664的箭头所示，电流-I_CM的增加发源电流至节点660和664中的每个节点，对于负共模电流分别补偿了在节点660和664处可获得的电流。因此，如设置在四象限输入电路602中的输入端664、设备694的第二串联组串、以及半导体器件604、606、634和632在四象限输入电路602内提供共模电流补偿。

当并未由输入端665在节点662处提供正或负的电流(I_{IN_CM})时，存在其中在输入端661和667之间不存在共模电流水平的状态。在该情形中，设备694的第二串联组串可操作为偏置半导体器件604、606、634和632中的每个，从而没有电流发源至节点660和664，以及没有电流通过半导体器件604、606、634和636中的任意半导体器件而从节点660和664吸收电流。在各个示例中，参照共模电流补偿所述的这些功能包括在图5中输入电路522中作为CM补偿电路528。在各个示例中，如图6中所设置的半导体器件604、610、620、622、624、626、634和636提供如图5中所示CM补偿电路528的电路、功能和特征。

图7是根据本公开一个或多个方面的四象限输入电路700的示意图。如图所示，四象限输入电路700包括第一输入端730(I_CH)和第二输入端732(I_CL)。如图所示，四象限输入电路700也包括第一输出端780、第二输出端782、第三输出端784和第四输出端786。第二输出端782耦合至N型半导体器件708的第一端子。N型半导体器件708包括耦合至节点733的第二端子，以及耦合至节点721的栅极。第一输入端730(I_CH)与P型半导体器件710的第一端子一起耦合至节点733。P型半导体器件710也包括耦合至第三输出端784的第二端子，以及耦合至节点727的栅极。第一输出端780耦合至N型半导体器件722的第一端子。N型半导体器件722包括耦合至节点735的第二端子，以及耦合至节点721的栅极。第二输入端730(I_CL)与P型半导体器件724的第一端子一起耦合至节点735。P型半导体器件724也包括耦合至第四输出端786的第二端子，以及耦合至节点727的栅极。

在电路700中包括设备793的串联组串，串联组串如下所设置。P缺乏型(P-starve)半导体器件790具有耦合至电压源V_DD的第一端子，耦合至电阻性负载750的第一端子的第二端子，以及耦合至源极717(V_{P_starve})、可操作为向P缺乏型半导体器件790的栅极提供控制电压(V_{P_starve})的栅极。电阻性负载750的第二端子耦合至P型半导体器件712的第一端子。P型半导体器件712包括耦合至N型半导体器件714的第一端子的第二端子，以及耦合至节点721的栅极。此外，P型半导体器件712的第二端子和N型半导体器件714的第一端子耦合至节点721。N型半导体器件714包括耦合至P型半导体器件716的第一端子的第二端子，以及耦合至节点721的栅极。P型半导体器件716包括耦合至N型半导体器件718的第一端子的第二端子，以及耦合至节点727的栅极。此外，P型半导体器件716的第二端子和N型半导体器件718的第一端子耦合至节点727。N型半导体器件718包括耦合至电阻性负载752的第一端子的第二端子，以及耦合至节点727的栅极。电阻性负载752包括耦合至N缺乏型(N-starve)半导体器件792的第一端子的第二端子。N缺乏型半导体器件792包括耦合至接地的第二端子，以及耦合至源极(V_{N_starve})715、可操作用以向N缺乏型半导体器件792的栅极提供控制电压(V_{N_starve})的栅极。

在操作中，设备793的串联组串向半导体器件708、710、722和724中的的每个栅极提供偏置电压。被施加至半导体器件708、710、722和724栅极的控制电压控制流过这些器件的电流，并且因此提供对在节点与这些器件中的每一个所分别耦合至的输出端之间的电流的控制。半导体器件708、710、722和724由设备793的串联组串偏置，经由节点727向半导体器件708和722的栅极提供偏置电压水平，以及经由节点727向半导体器件710和724的栅极提供偏置电压水平。由设备793在节点721提供的偏置对N型半导体器件708偏置，以允许电流从第二输出端782流至节点733，并且由设备793在节点721提供的偏置对N型半导体器件722偏置，以允许电流从第一输出端780流至节点735。由设备793在节点727处提供的偏置对P型半导体器件710偏置，以允许电流从节点733至第二输出端784。由设备793在节点727提供的偏置对P型半导体器件724偏置，以允许电流从节点735至第四输出端786。在输入端730处提供的电流(I_CH)被添加至由半导体器件708提供至节点733的电流并且通过半导体器件710离开节点733。在输入端732处提供的电流(I_CL)被添加至由半导体器件722提供至节点735的电流并且通过半导体器件724离开节点733。

半导体器件708、710、722和724的偏置由设备793确定，从而在特别预定的温度或温度范围时，流过半导体器件708、710、722或724的电流将使得四象限输入电路700响应于在输入端730和输入端732处接收的电流而提供所需的输出电流。然而，在各个应用中，其中四象限输入电路700在其内操作的温度可以提高。例如，其中四象限输入电路700在其内操作的环境的环境温度可以提高。温度的该提高可以导致在其中四象限输入电路700在其内操作的环境的温度的提高。当四象限输入电路700的温度提高时，将半导体器件708、710、722和724偏置至给定电导水平所需的电压阈值降低。结果，在更高的温度下，流至输出端780、782、784和786的电流可以增加，并且导致来自电路700的输出电流水平鉴于在输入端730和732处提供的电流水平而大于应该在输出端780、782、784和786处提供的电流。换言之，由电路700操作所处的提升温度而引入了输出误差。如果误差足够大，其可以导致由电路700提供的输出电流水平指示的数据状态不同于由在输入端730和输入端732处电流所应该指示的数据状态。

为了补偿这些阈值电压改变，可以调节P缺乏型半导体790以便于减小在节点725处电阻性负载750的第一端子处提供的电压。在各个示例中，控制电压(V_P-starve)由源717提供至半导体器件790的栅极。通过经由施加至栅极控制电压减小P缺乏型半导体器件790的电导，在电压源V_DD和节点725之间提供电压降。结果，在节点725处提供了小于由电源电压V_DD所提供的电压。以类似方式，为了补偿这些阈值电压改变，可以调节N缺乏型半导体器件792，以便于增加在电阻性负载752的第二端子和接地之间连接处(称作节点723)提供的电压。在各个示例中，控制电压(V_N-starve)由V_N-starve源715提供至半导体792的栅极。通过经由施加至栅极的控制电压减小N缺乏型半导体器件792的电导，跨越N缺乏型半导体器件792而施加电压降，提升了在节点723处电压水平。结果，在节点723处提供的电压大于存在于节点723上的电压，如果节点723直接地耦合至接地。在各个示例中，由源717和715提供的控制电压的水平是基于电路700所操作在其中的环境温度，并且因此源717和715可操作为根据电路700在其中操作的环境温度，向P缺乏型半导体790和N缺乏型半导体792提供控制电压。

当源717和715分别向半导体器件790和792提供引起跨越这些器件存在的电压降的偏置电压时，减小在节点725和723之间的总电压差分，因此减小了流过设备793的串联组串的电流，并且导致由设备793的串联组串提供至半导体器件708、710、722和724中的每个半导体器件的偏置电压的减小。被提供至半导体器件708、710、722和724的该减小的偏置电压补偿了由温度提高导致的半导体器件708、710、722和724的偏置阈值减小，并且因此在输出端780、782、784和786处维持所需电流，以用于在输入端730和732处所提供的输入电流，尽管四象限输入电路700在其内操作的温度环境提高。

在各个示例中，如图7中所示的四象限输入电路700是图4中所示的四象限输入电路422，其中四象限输入电路422包括如上所述并如图7中所示的偏置电路793，并且因此包括如上所述由设备793所提供的温度偏置补偿。

图8示出了根据本公开在此所述一个或多个示例性技术的接收器系统800的示意图。如在此所述的接收器系统800表示接收器系统的一个或多个示例，可以使用作为位于节点诸如图1中系统100中所示节点110、112至120中的一个或多个处的接收器，以及作为如图2的系统200中所示包括在节点210的收发器224中的接收器，以及作为如图3中所示包括在节点310的收发器324中的接收器。可以理解，接收器系统800的各个示例可以用于在具有耦合至总线系统的节点的各个系统中的接收器中，并且不限于由如在此所述的系统100、系统200或节点310所示的示例。

如图8中所示，系统800包括耦合至增益级840的输入级810。在各个示例中，输入级810包括四象限输入电路822。在各个示例中，增益级840包括折叠式级联放大器。如图所示，四象限输入电路822包括第一输入端805(I_CH)、第二输入端809(I_CL)和第三输入端807(I_CM)。四象限输入电路822进一步包括第一输出端830、第二输出端832、第三输出端834和第四输出端836。在各个示例中，四象限输入电路822可操作为通过输入耦合电路801而耦合至总线899。输入耦合电路801包括可操作为耦合至总线899的第一导体898的第一输入端812，以及可操作为耦合至总线899的第二导体897的第二输入端811。如图所示，第一输入端812通过电阻性负载802耦合至四象限输入电路822的第一输入端805，以及第二输入端811通过电阻性负载808耦合至四象限输入电路822的第二输入端809。在各个示例中，输入耦合电路801将四象限输入电路822耦合至CAN总线或HS-CAN总线，其中第一输入端812耦合至CAN高导体898，以及第二输入端811耦合至总线899的CAN低导体897。然而，输入耦合电路801可操作为耦合至的总线899的示例不限于CAN总线或HS-CAN总线，并且可以包括具有形成总线结构的两个导体的各种总线类型。此外，如图所示，输入端807(I_CM)通过电阻性负载804耦合至第一输入端812，以及并联输入端807(I_CM)通过电阻性负载806耦合至第二输入端811。如上所示，在各个示例中第一输入端812耦合至在CAN总线系统的总线899中CAN-高导体898，并且第二输入端811耦合至CAN-总线系统的CAN-低导体897，但是系统800不限于可操作为耦合至CAN总线，并且在各个示例中耦合至具有双导体实施方式的任何类型的差分总线系统。在各个示例中，电阻性负载804和806提供分别具有相同电阻值的电阻性负载，并且被配置为相对于提供至第一输入端805的电流(I_CH)以及提供至四象限输入电路822的第二输入端809(I_CL)的电流而提供表示共模电流的电流。

在各个示例中，基于具有第三(共模电流)输入端807，四象限输入电路822可操作为补偿共模电压，该共模电压存在于系统800可操作耦合至的总线上。如图所示，四象限输入电路822的各个示例包括共模(CM)补偿电路828。在此参照图6描述关于共模电压水平补偿的进一步细节。在各个示例中，四象限输入电路822提供阈值水平产生作为电路的内建特征。如图所示，四象限输入电路822的各个示例包括Vth产生电路826。参照图6进一步描述关于阈值水平产生的进一步细节。在各个示例中，四象限输入电路822提供迟滞作为电路的内建特征。在各个示例中，四象限输入电路822是参照图5所示和所述的四象限输入电路522，并且包括如参照图5在本公开中所述的四象限输入电路522的特征。

在如所示的系统800中，在图8中，第一输出端830耦合至折叠式级联放大器840的节点843、第二输出端832耦合至折叠式级联放大器840的节点841、第三输出端834耦合至折叠式级联放大器840的节点845、以及第四输出端836耦合至折叠式级联放大器840的节点847。折叠式级联放大器840包括设备的第一串联组串，包括耦合至电压源V_DD的P型半导体842、P型半导体844、电流源870、以及N型半导体846和848，包括耦合至接地的N型半导体848，如图8中所示。折叠式级联放大器包括串联设备的第二组串，包括耦合至电压源V_DD的P型半导体850、P型半导体852、电流源872、以及N型半导体854和856，包括耦合至接地的N型半导体856，如图8中所示。如图所示，P型半导体842和850的栅极耦合至节点863，并且N型半导体848和856的栅极耦合至节点853。此外，P型半导体844和852的栅极通过节点881耦合至V_{P_cascode}输入端882，以及N型半导体846和854的栅极通过节点883耦合至V_{N_cascode}输入端884。

在各个示例中，折叠式级联放大器840耦合至输出放大器860。如图所示，输出放大器860包括推挽放大器，包括耦合至V_DD和数据输出端890的P型半导体862，耦合至折叠式级联放大器840的节点866的栅极，耦合至接地和至数据输出端890的N型半导体864，以及在节点869处耦合至折叠式级联放大器的栅极。然而，输出放大器不限于推挽放大器，并且可以包括可操作为在数据输出端890处提供电压水平输出的其他类型放大器。

在操作中，四象限输入电路822基于在输入端812和811处提供的电压差分而在第一输入端805和第二输入端809处从总线899接收电流输入。此外，四象限输入电路822基于在输入端812和811处接收的存在于总线899上的共模电压而在输入端807处接收电流。四象限输入电路822可操作为基于在输入端805和809处接收到差分电流而在第一输出端830和输出端832处提供电流吸收，补偿在输入端807处接收的共模电流。类似地，四象限输入电路822可操作为基于在输入端805和输入端809处接收到电流中的差异，从输出端834和输出端836发源电流，补偿在输入端807处接收的共模电流。流至第一输出端830和第二输出端832的电流由折叠式级联放大器840分别从节点843和841提供，并且在折叠式级联放大器840中感应产生由在V_{P_cascode}输入端882处输入电压控制、并且分别提供至电流源870和872的电流。来自第三输出端834和第四输出端836的电流分别在节点845和847处提供至折叠式级联放大器840，并且在折叠式级联放大器840中感应产生由在V_{N_cascode}输入端884处输入电压控制的电流，并且分别为电流源870和872提供电流宿。在折叠式级联放大器840中被放大的这些电流对应于被提供至输出端830、832、并且来自四象限输入电路822的输出端834、836的输出电流，并且因此对应于提供在输入端812和811处的电压差分水平。在折叠式级联放大器840中提供的电流耦合至输出放大器860。输出放大器860将由折叠式级联放大器840所提供的电流的变化的水平转换为在数据输出端890处对应的电压水平输出。在输出端890处提供的电压水平输出对应于来自总线899的在输入端812和811处提供的第一数据状态或第二数据状态。系统800的设备的优点包括对称性和高增益。

图9是根据本公开一个或多个方面的四象限输入电路900的示意图。如图9中所示，设备900包括四象限输入电路902。四象限输入电路902包括类似于如图6中所示四象限输入电路602的四象限输入电路，差异如下所述。在四象限输入电路902中包括的对应于图6的四象限输入电路602中相同元件的元件保持与用于标记图6中元件的相同参考编号(600层级编号)。如在本公开中所述四象限输入电路602的所有特征及其等效形式包括在四象限输入电路902的各个示例中。

此外，四象限输入电路902包括偏置电路993，其包括P缺乏型电路910和N缺乏型电路920。在各个示例中，偏置电路993替代在系统900中由图6的四象限输入电路602所使用的设备693的串联组串。如图9中所示，偏置电路993包括如下设置的设备的串联组串。P缺乏型电路910包括P缺乏型半导体915，其具有耦合至电压源VDD的第一端子，耦合至电阻性负载650的第一端子的第二端子，以及耦合至电压源913的栅极。电压源913可操作为向P型半导体器件915的栅极提供控制电压(V_{P_starve})。进一步地，如上所述偏置电路993包括N缺乏型电路920。N缺乏型电路920包括N缺乏型半导体919，具有耦合至电阻性负载652的端子的第一端子，耦合至接地的第二端子，以及耦合至电压源917的栅极。电压源917可操作为向N型半导体919的栅极提供控制电压(V_{N_starve})。

在操作中，P型半导体915可以由电压源913调节，以便于降低流过偏置电路993的电流。类似地，N型半导体919可以由电压源917调节，以便于降低流过偏置电路993的电流。通过减小流过偏置电路993的电流，减小被提供至半导体器件608、610、630、632、622和624的栅极的偏置电压。通过响应于四象限输入电路902操作在其内的(操作或环境)温度的提高而向偏置电路993的P缺乏型915和N缺乏型919提供电压调节，可以通过降低偏置电压而补偿由于温度提高导致的半导体器件608、610、630、632、622和624的阈值电压的降低。结果，尽管这些温度提高，但是可以维持在输出端680、682、684和686处的所需电流控制。可以理解，在包括这些缺乏型电路的示例中，变化可以包括仅使用P缺乏型电路910、仅使用N缺乏型电路920、或者均使用P缺乏型电路910和N缺乏型电路920。

图10是根据本公开一个或多个方面的总线接收器系统1000的示意图。如图10中所示，接收器1000包括先进的四象限输入电路1002。如图所示，四象限电路1002包括第一输入端1061(I_{IN_H})，第二输入端1067(I_{IN_L})。如图所示，四象限输入电路1002也包括第一输出端1080，第二输出端1082，第三输出端1084，和第四输出端1086。N型半导体器件1008包括耦合至第二输出端1082的第一端子，耦合至节点1060的第二端子，以及耦合至节点1003的栅极。P型半导体器件1010包括耦合至节点1060的第一端子，耦合至第三输出端1084的第二端子，以及耦合至节点1005的栅极。在设备1000的各个示例中，第一输入端1061(I_{IN_H})耦合至节点1060。N型半导体器件1030包括耦合至第一输出端1080的第一端子，耦合至节点1064的第二端子，以及耦合至1003节点的栅极。P型半导体器件1032包括耦合至节点1064的第一端子，耦合至第四输出端1086的第二端子，以及耦合至节点1005的栅极。在设备1000的各个示例中，第二输入端1067(I_{IN_L})耦合至节点1064。

在电路1002中包括设备1093的第一串联组串，第一串联组串如下设置。在各个示例中，电阻性负载1050包括耦合至电源电压V_DD的第一端子，以及耦合至P型半导体器件1012的第一端子的第二端子。P型半导体器件1012包括耦合至N型半导体器件1014的第一端子的第二端子，以及耦合至节点1003的栅极。此外，P型半导体器件1012的第二端子和N型半导体器件1014的第一端子耦合至节点1003。N型半导体器件1014包括耦合至P型半导体器件1016的第一端子的第二端子，以及耦合至节点1003的栅极。P型半导体器件1016包括耦合至N型半导体器件1018的第一端子的第二端子，以及耦合至节点1005的栅极。此外，P型半导体器件1016的第二端子和N型半导体器件1018的第一端子耦合至节点1005。N型半导体器件1018包括耦合至电阻性负载1052的第一端子的第二端子，以及耦合至节点1005的栅极。在各个示例中，电阻性负载1052包括耦合至接地的第二端子。

在各个示例中，设备1093的第一串联组串以与之前参照图6中所示偏置电路693所述类似的方式为半导体器件1008、1010、1030和1032的栅极提供偏置电压。此外，以与如图9中所示参照偏置电路993所述类似的方式，在各个示例中如图10中所示的偏置电路1093包括P缺乏型电路1098和N缺乏型电路1099。在各个示例中，P缺乏型电路是如参照图9所示和所述的P缺乏型电路910，以及N缺乏型电路1099是如参照图9所示和所述的N缺乏型电路920。在各个示例中，在对于电阻性负载1050直接耦合至电压源V_DD的备选例中，电阻性负载1050通过P缺乏型电路1098耦合至V_DD。在各个示例中，P缺乏型电路是与如图9中所示和所述的P缺乏型电路910相同的电路，并且操作用于基于温度以与如上参照P缺乏型电路910所述相同方式提高而减小至偏置电路993的电流。在各个示例中，在对于电阻性负载1052直接耦合至接地的备选例中，电阻性负载1052通过N缺乏型电路1099而耦合至接地。在各个示例中，N缺乏型电路是与如图9中如上所示和所述的N缺乏型电路920相同的电路，并且操作用于基于温度以参照如上N缺乏型电路920所述相同方式提高而减小至偏置电路993的电流。可以理解，在包括这些缺乏型电路的示例中，变化可以包括仅使用P缺乏型电路1098、仅使用N缺乏型电路1099、或者使用P缺乏型电路1098和N缺乏型电路1099。

在各个示例中，在电路1002中包括一个或多个设备1091的第二组串，并且第二组串如下连接。电流源1040(I_{HYST_H})包括耦合至电源电压V_DD的第一端子，以及耦合至节点1060的第二端子。在各个示例中，电流源640(I_{HYST_H})被配置为发源电流至节点1060。第二电流源1042(I_{Vth_H})包括耦合至节点1060的第一端子，以及耦合至接地的第二端子。在各个示例中，第二电流源1042(I_{Vth_H})可操作为从节点1060吸收电流至接地。在各个示例中，在电路1002中包括一个或多个设备1096的第三组串，并且第三组串如下连接。电流源1044(I_{Vth_L})包括耦合至电源电压V_DD的第一端子，以及耦合至节点1064的第二端子。在各个示例中，电流源1044(I_{Vth_L})被配置为发源电流至节点1064。第二电流源1046(I_{HYST_L})包括耦合至节点1064的第一端子，以及耦合至接地的第二端子。在各个示例中，第二电流源1046(I_{HYST_L})可操作为从节点1064吸收电流至接地。

在各个示例中，电流源1040、1042、1044和1046可操作为提供阈值电压水平设置，以用于对于输出端1080、1082、1084和1086的转换点，因此提供了用于四象限输入电路1002的Vth产生电路，如参照图5中所示Vth产生电路526所述，以及如参照图6所示和所述的电流源640、642、644和646所述。在各个示例中，电流源1040和1046可操作为以与参照图6所示和所述的电流源640和648类似的方式，相对于被提供用于输出端1080、1010、1084和1086的转换点的阈值电压水平设置而提供迟滞。在各个示例中，四象限输入电路1002包括由图5的Vth产生电路526所提供并且如图6中所述的特征和功能。

在各个示例中，在电路1002中包括设备1092的第四串联组串，并且第四串联组串连接如下。P型半导体器件1004(PH)的第一端子耦合至电源电压V_DD。P型半导体器件1004(PH)包括在节点1060处耦合至N型半导体器件1006(NH)的第一端子的第二端子，以及耦合至节点1021的栅极。N型半导体器件1006(NH)包括耦合至接地的第二端子，以及耦合至节点1027的栅极。设备1095的第五串联连接组串包括在电路1000中，并且如下所连接。P型半导体器件1034(PL)的第一端子耦合至电源电压V_DD。P型半导体器件1034(PL)包括在节点1064处耦合至N型半导体器件1036(NH)的第一端子的第二端子，以及耦合至节点1021的栅极。N型半导体器件1036包括耦合至接地的第二端子，以及耦合至节点1027的栅极。

以类似于参照电路602所述的方式，半导体1004、1006、1034和1036可操作为提供电流至节点1060和1064，并且从其接收电流，以补偿存在于电路1002的输入端1061和1067处的共模电流。例如，如图10中所示，当在输入端1061和1067之间存在正共模电流时，半导体器件1006(NH)可操作为从节点1060吸收正共模补偿电流+I_CM，并且半导体器件1036(NL)可操作为从节点1064吸收正共模补偿电流+I_CM，因此从输出端1080、1082、1084和1086移除将由存在于输入端1061和1067处的共模电流导致的任何过量电流。当在输入端1061和1067之间存在负共模电流时，半导体器件1008(PH)可操作为发源负共模补偿电流-I_CM至节点1060，并且半导体器件1030(PL)可操作为发源负共模补偿电流-I_CM至节点1064，因此添加电流至输出端1080、1082、1084和1086，原本作为输入端1061和1067处存在的共模电流的结果可以缺失。以此方式，电路1002可操作为对存在于输入端1061和1067处的任何共模电流提供补偿作为在电路1002内所提供的函数。然而与如图6中所示的示例性电路602相对比，如图10中所示的电路1002提供有源偏置至半导体1004、1010、1030和1032，作为由电路602利用的无源偏置的替代。也与电路602相对比，电路1002使用以下进一步详述的有源偏置电路而检测共模电流，并且因此不要求第三输入端(诸如电路602的第三输入端665)以便于补偿共模电流，并且因此消除了偏置设备的单独的串联组串的需求，诸如如图6中所示由电路602所利用的偏置电路694。

如图10中所示，电路1002包括有源输入级1001，其包括放大器1020。有源输入级1001在各个示例中被配置耦合至如以下的电路1002。如图所示，放大器1020包括非反相输入端1022，反相输入端1023，耦合至节点1021的第一输出端1024，以及耦合至节点1027的第二输出端1025。如图所示，非反相输入端1022耦合至节点1013(V_CM,Ref)，位于在N型半导体器件1014的第二端子与P型半导体器件1016的第一端子的耦合处。如图所示，放大器1020的反相输入端1023耦合至节点1015，节点1015由耦合至电阻性负载1056的第二端子的电阻性负载1054的第二端子所形成。如图所示，电阻性负载1054的第一端子耦合至节点1064和第二输入端1067(I_{IN_L})，并且电阻性负载1056的第一端子耦合至节点1060并且至第一输入端1061(I_{IN_H})。就此而言，反相输入端1023可操作为相对于在第一输入端1061(I_{IN_H})和第二输入端1067(I_{IN_L})处提供的电压而接收共模电流。

在操作中，设备1093的串联组串为半导体器件1008和1010的中的每个半导体器件提供偏置电压，并且因此控制了在节点1060、第二输出端1082和第三输出端1084之间的电流，并且为半导体器件1030和1032提供偏置电压，因此控制了在节点1064、第一输出端1080和第四输出端1086之间的电流。以与参照电路602如上所述示例类似的方式，电路1002可操作为当提供在输入端661和667处电流表示表示第一数据状态的电压差分时，将输出端1080、182、1084和1086设置为表示第一数据状态的第一状态，以及当提供在输入端661和667处电流表示表示第二数据状态的电压差分时，将输出端1080、1082、1084和1086设置为不同于第一状态的第二状态，第二状态表示第二数据状态。此外，如上所述，如在电路1002中示出的电流源1040、1042、1044和1046可操作为当从提供表示第一数据状态的输出转变至表示第二数据状态的输出时，以及当从提供表示第二数据状态的输出转换回至表示第一数据状态的输出时，提供输出端1080、1082、1084和1086的相对于阈值差分电压(由在输入端661和667处电流所表示)的转换点的设置。

此外，放大器1020从输出端1024提供偏置电压至P型半导体(PH)1004和P型(PL)1034。放大器1020也从输出端1025提供偏置电压至N型半导体(NH)1006以及至N型半导体(NL)1036。基于在节点1015处提供至放大器1020的反相输入端1023的电压差分、以及在节点1013处如提供至放大器1020非反相的非反相输入端1022的V_{CM_REF}电压，确定在放大器1020的输出端1024和1025处提供的输出电压水平。该设置允许放大器1020提供有源增益调节以补偿提供在第一输入端1061和第二输入端1067之间的共模电压，无需至电路1002的第三输入，并且与对于用于在四象限输入电路中提供共模电流补偿的半导体使用无源偏置的电路相比提供了远远更快的共模电压补偿。

系统1000的优点包括参照图5的四象限输入电路522所述的所有优点，包括也内建至电路1002中的电路522的CM补偿电路528和Vth产生电路526的特征和功能，以及参照图9所述的温度补偿。此外，电路1002提供了无需去往1002电路的第三输入和偏置电路装置的额外组串以便于提供共模电压补偿、以及更快和更精确补偿提供在至电路1002的输入上的共模电流的附加优点。

图11是示出了根据本公开中所述一个或多个技术的示例性电子参数的图形图1100。图形图1100包括第一图1101，包括表示电压水平的垂直轴线1110，以及表示时间的水平轴线1115。图形图1100包括第二图1102，包括表示电压差异的垂直轴线1120，以及表示时间的水平轴线1125。图形图1100包括第三图1160，包括表示提供在数据输出端处的电压水平的垂直轴线1161，以及表示时间的水平轴线1165。

第一图1101包括第一信号1112随时间变化的电压水平、以及第二信号1114随时间变化的电压水平的示意图。电压水平1111表示电源电压水平VDD，其将是可以出现在第一信号1112和第二信号1114上的最大电压水平，以及在水平轴线1115处电压水平将表示可以出现在第一信号1112和第二信号1114上的最小电压水平。虚线1113表示中间电压水平。第二图1102包括电压差分信号1122，指示在第一信号1112的电压水平和第二信号1114的电压水平之间的、随时间变化的电压差分的水平。如第二图1102中所示，差分电压水平1131表示可以出现在第一电压信号1112和第二信号1114之间的最大差分电压。在水平轴线1125的水平处的轴线表示当不存在差值或者基本上没有电压差分时存在于第一信号1112和第二信号1114上两个电压水平之间的电压差分信号。第三图1160表示提供在数据输出端处电压水平迹线1166的改变，数据输出端诸如但不限于图4中所示的数据输出端465、图5中所示的数据输出端565、以及图8中所示的数据输出端890。也示出在图11中，电压水平迹线1166可以在由电压水平1162所表示的低或零电压水平至由电压水平1164所表示的更高电压水平之间变化。在各个示例中，电压水平1162表示第一数据状态，以及电压水平1164表示第二数据状态。

如图所示，在第一时间段1103期间，对于第一信号1112和第二信号1114的电压水平均在电压水平1113处，以及因此在时间段1103期间示出在图1102上差分电压水平在最小水平，并且电压差分信号1122落入箱盒(box)1140内。箱盒1140指示表示第一数据状态的电压差分水平，诸如但不限于“隐性”数据状态，如图1102上所示。在时间段1104期间，第一信号112的电压增加至电压水平1113之上且小于电压水平1111的电压水平，以及第二信号1114的电压水平降低至小于电压水平1113但是在水平轴线1115上所示电压水平之上的电压水平，产生了电压水平差1116。如图1102上所示，电压水平差1116引起电压差分信号1112超过箱盒1130的阈值电压1132，其中超过阈值电压水平1132的电压水平差分视作表示第二数据状态，诸如但不限于如图1102上所示的“显性”数据状态。在时间段1105中，第一信号1112和第二信号1114的电压返回至在或基本上在电压水平1113处的电压水平。结果，由箭头1118表示的差分电压水平返回至低于与箱盒1140相关联的阈值电压1142。一旦电压差分信号1122返回至低于阈值电压水平1142的水平，则信号1122表示第一数据状态。

在各个示例中，差分电压水平中的变化可以表示如在此所述的第一数据状态和第二数据状态。在各个示例中，第一信号1112表示提供在第一导体上的信号，并且第二信号1114表示在总线130、230、330、499、599、899中的任意一个以及如在此所述任何其他总线结构的第二导体上的信号。在各个示例中，所述的电压水平是符合HS-CAN总线数据传输层电平的电压水平。在各个示例中，电压水平1111表示电源电压水平VDD是5伏，沿着轴线1115的最小电压是零伏，共模电压是2.5伏，仍处于“隐性”状态的最大差异电压(如由箱盒1140的阈值1142所表示)是0.5伏，以及将被识别作为“显性”数据状态的最小阈值电压差分(如由箱盒1130的阈值1132所表示)是1.5伏。在各个示例中，电压水平1111表示电源电压水平V_DD是3.3伏，沿着轴线1115的最小电压是零伏，共模电压是2.3伏，仍然处于“隐性”状态的最大差异电压(如由箱盒1140的阈值1142表示)是0.5伏，以及将被识别为“显性”数据状态的最小阈值电压(如由箱盒1130的阈值1132表示)是1.5伏。

如由图表1160所示，在时刻1150处，电压差分1116已经增加至超过阈值1132的差分电压水平，并且接收器系统(诸如但不限于如图4中所示的系统400、如图5中所示的系统500、如图8中所示的系统800)将开始从在数据输出端处提供电压水平1162转变至在数据输出端处提供电压水平1164，如由电压水平迹线1166所示。时间段1170表示在电压差分超过阈值1132的时刻1150与当电压水平输出1166提供在数据输出时之间的时间段。在各个示例中，本公开中所述的方法和系统以及设备可操作为提供小于25纳秒的时间段1170。如由图1160进一步所示，在时刻1152处，电压差分1116已经降低至小于阈值1142的电压差分水平，并且接收器系统将开始从在数据输出端处提供电压水平1164转变为再次在数据输出端处提供电压水平1162，如由电压水平迹线1166所示。时间段1172表示在当电压差分变得小于阈值1142时的时刻1152与当电压水平1162再次提供在数据输出端处时之间的时间段。在各个示例中，本公开中所述的方法和系统以及设备可操作为提供小于25纳秒的时间段1172。

图12是示出了根据本公开中所述各个技术的一个或多个方法、及其等效形式的框图1300。在各个示例中，一个或多个方法包括系统和电路，诸如可操作为在包括四象限输入电路的总线接收器处接收第一输入电流、第二输入电流和共模电流的四象限输入电路522、602、822、902和1002(1302)。在各个示例中，一个或多个方法包括电路，其可操作为基于接受到共模电流补偿第一输入电流和第二输入电流(1304)。在各个示例中，一个或多个方法包括由四象限输入电路执行第一输入电流和第二输入电流的补偿，诸如但不限于如本公开中所述的任意的四象限输入电路422、522、602、822、902和1002。在各个示例中，一个或多个方法包括系统和电路(诸如四象限输入电路422、522、602、822、902和1002)，其可操作为基于在第一输入电流和第二输入电流之间的电流中的差异而产生第一电压差分作为输出，并且基于在第一输入电流和第二输入电流之间的电流中的差异而产生第二电压差分作为来自四象限输入电路的输出(1306)。在各个示例中，在此所述的一个或多个系统和电路可操作为基于第一电压差分产生第一输出电流以及基于第二电压差分产生第二输出电流(1308)。在各个示例中，产生第一输出电流和产生第二输出电流由四象限输入电路执行，诸如但不限于如本公开中所述的四象限输入的电路422、522、602、822、902和1002。

在各个示例中，一个或多个方法包括系统和电路，诸如四象限输入电路422、522、602、822、902和1002，其可操作为在相加电流输出节点处产生包括第一输入电流和第二输出电流的相加电流输出(1310)。在各个示例中，产生相加电流包括：相加的电流表示在第一输入电流和第二输入电流之间的电流中的差异。在各个示例中，产生相加电流由第一跨导放大器和第二跨导放大器执行，诸如但不限于如本公开中所述的OTA 442、446、542、546中的任意一个。在各个示例中，由折叠式级联放大器执行产生相加电流，诸如但不限于如本公开中所述的折叠式级联放大器840。

在各个示例中，产生相加电流输出进一步包括将相加电流输出耦合至输出级的输入端，并且使用输出级将相加电流输出转换为电压水平输出，电压水平输出表示基于在第一电流输入和第二电流输入之间的电流中的差异的第一数据状态或第二数据状态。在各个示例中，将相加电流转换为电压水平输出由输出级执行，诸如但不限于如本公开中所述的任意输出级460、560和860。

在此所述的技术可以实施在硬件、固件或其任意组合中。硬件也可以执行软件。描述为模块、单元或部件的任何特征可以一起实施在集成逻辑器件中或者分离地作为离散但可协作的逻辑器件。在一些情形中，各个特征可以实施作为集成电路装置，诸如集成电路芯片或芯片集。如果实施在软件中，技术可以至少部分地由计算机可读存储媒介实现，包括当被执行时使得处理器执行如上所述一个或多个技术的指令。

如在此所述的半导体或半导体器件通常涉及如由本领域普通技术人员所应该理解的晶体管(3端器件)。如在此使用的半导体和半导体器件不限于任何特定类型的晶体管。在各个示例中，如在此使用的半导体或半导体器件涉及金属氧化物半导体场效应晶体管(MOSFET)器件。在各个示例中，半导体或半导体器件涉及包括薄栅或超薄栅构造的MOSFET器件。

在各个示例中，词语“耦合”(coupled或coupling)的使用涉及由导体在设备或电子部件的引线或端子之间的直接耦合而并未插入器件或电子部件，如本领域普通技术人员应该理解的。在各个示例中，词语“耦合”(couple或coupling)涉及器件或电子部件的可以包括通过一个或多个插入器件或其他电子部件而耦合的电连接，如本领域普通技术人员应该理解的。

计算机可读存储媒介可以形成计算机程序产品的一部分，其可以包括封装材料。计算机可读存储媒介可以包括计算机数据存储媒介，诸如随机访问存储器(RAM)、同步动态随机访问存储器(SDRAM)、只读存储器(ROM)、非易失性随机访问存储器(NVRAM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器、磁性或光学数据存储媒介等等。额外地或备选地，技术可以至少部分地由计算机可读通信媒介实现，其承载或通信发送了形式为指令或数据结构的代码，并且可以由计算机访问、读取和/或执行。

代码或指令可以由一个或多个处理器执行，诸如一个或多个DSPs，通用微处理器，ASICs，现场可编程逻辑阵列(FPGA)，或其他等效的集成或分立逻辑电路。因此，如在此使用的术语“处理器”可以涉及适用于实施在此所述技术的任何前述结构或任何其他结构。此外，在一些方面中，在此所述的功能可以提供在专用软件模块或硬件模块内。本公开也设计了包括电路以实施本公开中所述一个或多个技术的任何各种集成电路装置。该电路可以提供在单个集成电路芯片中，或者在所谓芯片集中的多个、可协作的集成电路芯片中。该集成电路装置可以用于各种应用。

方法、系统和设备的以下示例描述了本公开的一个或多个方面。

示例1.一种设备，包括：包括四象限输入电路的总线接收器，四象限输入电路包括第一电流输入端、第二电流输入端以及共模电流输入端，其中配置四象限输入电路以在第一电流输入端处接收第一电流，在第二输入端处接收第二电流，以及在共模电流输入端处接收共模电流，基于共模电流补偿第一电流和第二电流，基于在对于共模电流已补偿的第一电流和第二电流之间的差分电流而输出第一电压差分，以及基于在对于共模电流已补偿的第一电流和第二电流之间的差分电流而输出第二电压差分；以及耦合至四象限输入电路的增益级，其中增益级配置为接收第一电压差分和第二电压差分，基于第一电压差分产生第一电流输出，基于第二电压差分产生第二电流输出，以及输出包括第一电流输出和第二电流输出的相加电流。

示例2.示例1的设备，其中四象限输入电路进一步包括：耦合至共模电流输入端的第一偏置电路；将第一电流输入端耦合至电压源并且可操作为提供电流至第一电流输入端的第一半导体(PH)；以及将第二电流输入端耦合至电压源并可操作为提供电流至第一电流输入端的第二半导体(PL)，其中配置第一偏置电路以确定负电流正出现在共模电压输入端处，以及当出现负电流时，偏置第一半导体(PH)以从电压源提供电流至第一电流输入端并且偏置第二半导体(PL)以从电源提供电流至第二电流输入端。

示例3.示例1和2的任意的设备，其中偏置第一半导体器件(PH)包括偏置第一半导体(PH)以将匹配了出现在共模电流输入端处的负电流的电流提供至第一电流输入端，以及偏置第二半导体(PL)包括偏置第二半导体(PL)以将匹配了出现在共模的那六输入端处负电流的电流提供至第二电流输入端。

示例4.设备1－3任意的设备，其中，四象限输入电路进一步包括：将第一电流输入端耦合至接地并且可操作为从第一电流输入端吸收电流的第三半导体(NH)；以及将第二电流输入端耦合至接地并且可操作为第二电流输入端吸收电流的第四半导体(NL)，其中配置第一偏置电路以确定正电流出现在共模电压输入端处，以及其中当出现正电流时，偏置第三半导体(NH)以从第一电流输入端吸收电流并且配置第四半导体(NL)以从第二电流输入端吸收电流。

示例5.示例1－4的设备，其中，偏置第三半导体(NH)包括偏置第三半导体(NH)以从第一电流输入端吸收匹配了出现在共模电流输入端处的正电流的电流，以及其中偏置第四半导体(NL)包括偏置第四半导体(PL)以从第二电流输入端吸收匹配了正出现在共模电流输入端处的正电流的电流。

示例6.示例1－5任意的设备，其中四象限输入电路进一步包括：将第一电流输入端耦合至接地的第一电流源，第一电流源可操作为从第一电流输入端吸收电流；以及将第二电流输入端耦合至电压源中的第二电流源，第二电流源可操作为从电压源提供电流至第二电流输入端，其中第一电流源可操作为吸收向第一电流输入端提供的任意量电流直至第一阈值电流水平，并且第二电流源可操作为发源电流至第二电流输入端以使得在第二电流输入端处电流水平不小于第一阈值电流水平，以及其中设置第一阈值电流水平以使得当在第一输入端和第二输出端处电流之间差小于第一阈值电流水平时第一电压差分和第二电压差分提供负电压差分，并且当在第一输入端和第二输入端处电流之间差大于第一阈值电流水平时第一电压差分和第二电压差分提供正电压差分。

示例7.示例1－6的设备，其中四象限输入电路进一步包括：第二偏置电路，包括耦合在电压源和接地之间的设备的串联组串；将第一电流输入端耦合至四象限输入电路的第一输出端的第一输出半导体；将第一电流输入耦合至四象限输入电路的第二输出端中的第二输出半导体；将第二电流输入端耦合至四象限输入电路的第三输出端的第三输出半导体；以及将第二电流输入端耦合至四象限输入电路的第四输出端的第四输出半导体，其中第二偏置电路可操作为提供第一输出偏置电压至第一输出半导体和至第三输出半导体，以及第二输出端偏置电压至第二输出端半导体和第四输出端半导体。

示例8.示例1－7的设备，其中第二偏置电路进一步包括：将电压源耦合至设备的串联组串的P缺乏型半导体；以及将设备的串联组串耦合至接地的N缺乏型半导体；其中P缺乏型半导体和N缺乏型半导体可操作为基于四象限输入电路的操作温度的改变调节穿过设备的串联组串的电流，以及因此调节第一输出偏置电压和第二输出偏置电压以补偿操作温度的改变。

示例9.示例1－8的设备，其中四象限输入电路包括一个或多个包括薄栅技术的半导体。

示例10.示例1－9的任意的设备，其中增益级包括：第一跨导放大器可操作为接收由四象限输入电路所提供的第一电压差分并且基于第一电压差分提供第一增益级输出电流；第二跨导放大器可操作为节后由四象限输入电路提供的第二电压差分，以及基于第二电压差分提供第二增益级输出电流；耦合至第一跨导放大器并且至第二跨导放大器的相加电流输出节点，其中相加电流输出节点可操作为接收第一增益级输出电流和第二增益级输出电流，并且基于第一输出电流提供相加电流输出并且接收第二输出电流。

示例11.示例1－9任意的设备，其中第一跨导放大器和第二跨导放大器可操作为发源电流至相加电流输出节点以及从相加电流输出节点吸收电流，以及其中当发源电流至相加电流输出节点时第一跨导放大器和第二跨导放大器可操作为提供表示第一数据状态的电流，以及当从相加电流输出节点吸收电流时第一跨导放大器和第二跨导放大器可操作为吸收表示第二数据状态的电流。

示例12.示例1－11的任意的设备，进一步包括：电压至电流输出级，电压至电流输出级耦合至相加电流输出节点，并且可操作为将相加电流输出转换为表示第一数据状态或第二数据状态的电压输出。

示例13.一种方法，包括：在包括四象限输入电路的总线接收器处接收第一输入电流、第二输入电流和共模电流；使用四象限输入电路基于接收到的共模电流补偿第一输入电流和第二输入电流；基于在第一输入电流和第二输入电流之间的差分电流而产生第一电压差分作为来自四象限输入电路的输出；基于在第一输入电流和第二输入电流之间的差分电流而产生第二电压差分作为来自四象限输入电路的输出；基于第一电压差分产生第二输出电流；在相加电流输出节点，产生包括第一输出电流和第二输出电流的相加电流输出，其中相加电流表示在第一输入电流和第二输入电流之间的差分电流。

示例14.示例13的方法，其中，基于接收到共模电流补偿第一输入电流和第二输入电流包括：确定共模电流是否是负电流或正电流；基于确定共模电流是负电流而添加电流至第一电流输入和第二电流输入；以及基于确定共模电流是正电流而从第一电流以及从第二电流减去电流。

示例15.示例13－14任意的方法，进一步包括：设置用于四象限输入电路的第一输出端和第二输出端的阈值电压输出水平，包括将第一电流源耦合至四象限输入电路的第一输入端，第一输入端接收第一输入电流并且使用第一电流源将小于在四象限的第一输出端处所接收的第一阈值电流水平的所有电流水平吸收至接地；设置用于四象限输入电路的第三输出端和第四输出端的阈值电压输出水平，包括将第二电流源耦合至四象限输入电路的第二输入端，第二输入端接收第二输入电流，并且使用第二电流源从电压源发源提供了至少等于第一阈值电流水平的电流水平的电流。

示例16.示例13－15的方法，进一步包括：产生第一偏置电压和第二偏置电压；偏置第一输出半导体和第二输出半导体以使用第一偏置电压控制从第一输入电流至四象限输入电路的第一输出端和第二输出端的电流；偏置第三输出半导体和第四输出半导体以控制从第二输入电流至四象限输入电路的第三输出和第四输出的电流；缺乏型偏置电流，用于产生第一偏置电压和第二偏置电压以补偿由于在四象限输入电路的操作环境中温度改变而导致的偏置改变。

示例17.示例13－16的方法，其中基于第一电压差分产生第一输出电流包括施加第一电压差分至第一跨导放大器的输入端；以及接收在第一跨导放大器的输出端处产生的第一输出电流，以及其中基于第二电压差分产生第二输出电流包括施加第二电压差分至第二跨导放大器的输入端，以及接收在第二跨导放大器的输出端处产生的第二输出电流。

示例18.示例13－17任意的方法，进一步包括：相加第一电流输出和第二电流输出以提供相加电流输出，相加电流输出的电流基于第一电流输入端和第二电流输入端之间差分电流而表示第一数据状态或第二数据状态。

示例19.示例13－18任意的方法，进一步包括：将相加电流输出端耦合至输出级的输入端；以及使用输出级将相加的电流输出转换为电压水平输出，其中电压水平输出基于第一电流输入端和第二电流输入端之间的差分电流而表示第一数据状态或第二数据状态。

示例20.一种系统，包括：包括四象限输入电路的总线接收器，四象限输入电路包括第一电流输入端和第二电流输入端；其中配置四象限输入电路以在第一电流输入端接收第一电流，在第二输入端处接收第二电流，以及基于在第一电流和第二电流之间的差分电流而输出第一电压差分和第二电压差分，第一电压差分和第二电压差分补偿共模电流；耦合至四象限输入电路的有源增益输入级，有源增益输入级包括：耦合至电压输入差分点年的第一输入端；耦合至偏置电路的第二输入端，偏置电路可操作为提供偏置以控制多个输出半导体的偏置，其控制了四象限输入电路的多个输出；耦合至共模偏置电路的第一有源增益级输出端；以及耦合至共模偏置电路的第二有源增益级输出端，其中有源增益级可操作为通过使用第一有源增益输出驱动共模偏置电路提供共模电流以允许当负共模电流存在于第一电流输入端和第二电流输入端时提供电流至第一电流输入端和第二电流输入端从而提供共模电流补偿；以及通过使用第二有源增益输出驱动共模偏置电路以当正共模电流存在于第一电流输入端和第二电流输入端时允许从第一电流输入端和从第二电流输入端吸收电流从而提供共模电流补偿。

示例21.示例20的系统，进一步包括：耦合至四象限输入电路的增益级；其中配置增益级以接收第一电压差分和第二电压差分，基于第一电压差分产生第一电流输出，基于第二电压差分产生第二电流输出，以及提供包括第一电流输出和第二电流输出的相加电流输出。

示例22.示例20或21任意的系统，进一步包括：电流至电压转换级；其中电流至电压转换级耦合至相加电流输出节点，并且可操作为基于在第一电流和第二电流之间差分电流而将相加电流输出转换为表示第一数据状态或第二数据状态的电压输出。

已经描述了各个示例。这些和其他示例在以下权利要求的范围内。

Claims (22)

1.一种设备，包括：

总线接收器，包括四象限输入电路，所述四象限输入电路包括第一电流输入端、第二电流输入端、以及共模电流输入端，

其中所述四象限输入电路被配置为在所述第一电流输入端处接收第一电流，在所述第二输入端处接收第二电流，以及在所述共模电流输入端处接收共模电流，基于所述共模电流补偿所述第一电流和所述第二电流，基于针对所述共模电流补偿的所述第一电流和所述第二电流之间的电流中的差异输出第一差分电压，以及基于针对所述共模电流补偿的所述第一电流和所述第二电流之间的电流中的所述差异输出第二差分电压；以及

增益级，耦合至所述四象限输入电路，

其中所述增益级被配置为接收所述第一差分电压和所述第二差分电压，基于所述第一差分电压产生第一电流输出，基于所述第二差分电压产生第二电流输出，以及输出包括所述第一电流输出和所述第二电流输出的相加电流。

2.根据权利要求1所述的设备，其中，所述四象限输入电路进一步包括：

第一偏置电路，耦合至所述共模电流输入端；

第一半导体(PH)，将所述第一电流输入端耦合至电压源并且可操作为提供电流至所述第一电流输入端；以及

第二半导体(PL)，将所述第二电流输入端耦合至所述电压源并且可操作为提供电流至所述第一电流输入端，

其中所述第一偏置电路被配置为确定负电流在所述共模电压输入端处出现，并且当出现所述负电流时，偏置所述第一半导体(PH)以从所述电压源提供电流至所述第一电流输入端以及偏置所述第二半导体(PL)以从所述电压源提供电流至所述第二电流输入端。

3.根据权利要求2所述的设备，其中，偏置所述第一半导体器件(PH)包括偏置所述第一半导体(PH)以将与在所述共模电流输入端处出现的所述负电流匹配的电流提供至所述第一电流输入端，并且偏置所述第二半导体(PL)包括偏置所述第二半导体(PL)以将与在所述共模电流输入端处出现的所述负电流匹配的电流提供至所述第二电流输入端。

4.根据权利要求2所述的设备，其中，所述四象限输入电路进一步包括：

第三半导体(NH)，将所述第一电流输入端耦合至接地并且可操作为从所述第一电流输入端吸收电流；以及

第四半导体(NL)，将所述第二电流输入端耦合至接地并且可操作为从所述第二电流输入端吸收电流，

其中所述第一偏置电路被配置为确定正电流在所述共模电压输入端处出现，以及其中当所述正电流出现时，偏置所述第三半导体(NH)以从所述第一电流输入端吸收电流，以及偏置所述第四半导体(NL)以从所述第二电流输入端吸收电流。

5.根据权利要求4所述的设备，其中，偏置所述第三半导体(NH)包括偏置所述第三半导体(NH)以从所述第一电流输入端吸收与在所述共模电流输入端处出现的所述正电流匹配的电流，以及

其中偏置所述第四半导体(NL)包括偏置所述第四半导体(PL)以从所述第二电流输入端吸收与在所述共模电流输入端处出现的所述正电流匹配的电流。

6.根据权利要求1所述的设备，其中，所述四象限输入电路进一步包括：

第一电流源，将所述第一电流输入端耦合至接地，所述第一电流源可操作为从所述第一电流输入端吸收电流；以及

第二电流源，将所述第二电流输入端耦合至电压源，所述第二电流源可操作为从所述电压源提供电流至所述第二电流输入端，

其中所述第一电流源可操作为吸收被提供至所述第一电流输入端的任何量的电流直至第一阈值电流水平，以及所述第二电流源可操作为发源电流至所述第二电流输入端，从而在所述第二电流输入端处的电流水平不小于所述第一阈值电流水平，以及

其中所述第一阈值电流水平被设置为当在所述第一输入端和所述第二输入端处的电流之间的所述差异小于所述第一阈值电流水平时，使得所述第一差分电压和所述第二电压差分提供负电压差分，以及当在所述第一输入端和所述第二输入端处的电流之间的所述差异大于所述第一阈值电流水平时，使得所述第一差分电压和所述第二电压差提供正电压差分。

7.根据权利要求1所述的设备，其中，所述四象限输入电路进一步包括：

第二偏置电路，包括在电压源与接地之间耦合的设备的串联组串；

第一输出半导体，将所述第一电流输入端耦合至所述四象限输入电路的第一输出端；

第二输出半导体，将所述第一电流输入端耦合至所述四象限输入电路的第二输出端；

第三输出半导体，将所述第二电流输入端耦合至所述四象限输入电路的第三输出端；以及

第四输出半导体，将所述第二电流输入端耦合至所述四象限输入电路的第四输出端，

其中所述第二偏置电路可操作为提供第一输出偏置电压至所述第一输出半导体和所述第三输出半导体，以及提供第二输出偏置电压至所述第二输出半导体和所述第四输出半导体。

8.根据权利要求7所述的设备，其中，所述第二偏置电路进一步包括：

P缺乏型半导体，将所述电压源耦合至所述设备的所述串联组串；以及

N缺乏型半导体，将所述设备的所述串联组串耦合至接地；

其中所述P缺乏型半导体和所述N缺乏型半导体可操作为基于在所述四象限输入电路的操作温度的改变而调节流过设备的所述串联组串的电流以及由此调节所述第一输出偏置电压和所述第二输出偏置电压，以补偿所述操作温度的改变。

9.根据权利要求1所述的设备，其中，所述四象限输入电路包括一个或多个半导体，所述一个或多个半导体包括薄栅技术。

10.根据权利要求1所述的设备，其中，所述增益级包括：

第一跨导放大器，可操作为接收由所述四象限输入电路提供的所述第一差分电压以及基于所述第一差分电压提供第一增益级输出电流；

第二跨导放大器，可操作为接收由所述四象限输入电路提供的所述第二差分电压，以及基于所述第二差分电压提供第二增益级输出电流；

相加电流输出节点，耦合至所述第一跨导放大器和所述第二跨导放大器，其中所述相加电流输出节点可操作为接收所述第一增益级输出电流和所述第二增益级输出电流，并且基于所述第一输出电流提供所述相加电流输出以及用于接收第二输出电流。

11.根据权利要求10所述的设备，

其中所述第一跨导放大器和所述第二跨导放大器可操作为发源电流至所述相加电流输出节点，以及从所述相加电流输出节点吸收电流，以及

其中当发源电流至所述相加电流输出节点时，所述第一跨导放大器和所述第二跨导放大器可操作为提供表示第一数据状态的电流，以及当从所述相加电流输出节点吸收电流时，所述第一跨导放大器和所述第二跨导放大器可操作为吸收表示第二数据状态的电流。

12.根据权利要求11所述的设备，进一步包括：

电压至电流输出级，所述电压至电流输出级耦合至所述相加电流输出节点，并且可操作为将所述相加电流输出转换为表示所述第一数据状态或所述第二数据状态的电压输出。

13.一种方法，包括：

在包括四象限输入电路的总线接收器处接收第一输入电流、第二输入电流以及共模电流；

使用所述四象限输入电路基于所接收到的共模电流补偿所述第一输入电流和所述第二输入电流；

基于在所述第一输入电流和所述第二输入电流之间的电流中的差异产生第一差分电压作为来自所述四象限输入电路的输出；

基于在所述第一输入电流和所述第二输入电流之间的电流中的所述差异产生第二差分电压作为来自所述四象限输入电路的输出；

基于所述第一差分电压产生第一输出电流；

基于所述第二差分电压产生第二输出电流；

在相加电流输出节点处，产生包括所述第一输出电流和所述第二输出电流的相加电流输出，其中所述相加电流表示在所述第一输入电流和所述第二输入电流之间的电流中的所述差异。

14.根据权利要求13所述的方法，其中，基于接收到的所述共模电流补偿所述第一输入电流和所述第二输入电流包括：

确定所述共模电流是负电流还是正电流；

基于确定所述共模电流是负电流，添加电流至所述第一电流输入端和所述第二电流输入端；以及

基于确定所述共模电流是正电流，从所述第一电流和所述第二电流减去电流。

15.根据权利要求13所述的方法，进一步包括：

针对所述四象限输入电路的第一输出端和第二输出端，设置阈值电压输出水平，包括将第一电流源耦合至所述四象限输入电路的接收所述第一输入电流的第一输入端，以及使用所述第一电流源将在所述四象限的所述第一输入端处接收的小于第一阈值电流水平的所有电流水平吸收至接地；

针对所述四象限输入电路的第三输出端和第四输出端，设置阈值电压输出水平，包括将第二电流源耦合至所述四象限输入电路的接收所述第二输入电流的第二输入端，以及使用所述第二电流源从电压源发源至少提供与所述第一阈值电流水平相等的电流水平的电流。

16.根据权利要求13所述的方法，进一步包括：

产生第一偏置电压和第二偏置电压；

偏置第一输出半导体和第二输出半导体，以使用所述第一偏置电压控制从所述第一输入电流去往所述四象限输入电路的第一输出端和第二输出端的电流；

偏置第三输出半导体和第四输出半导体，以控制从所述第二输入电流去往所述四象限输入电路的第三输出端和第四输出端的电流；

使用于产生所述第一偏置电压和所述第二偏置电压的偏置电流缺乏、以补偿由于所述四象限输入电路的操作环境中的温度改变导致的偏置改变。

17.根据权利要求13所述的方法，

其中基于所述第一差分电压产生所述第一输出电流包括：施加所述第一差分电压至所述第一跨导放大器的输入端，以及接收在所述第一跨导放大器的输出端处产生的所述第一输出电流，以及

其中基于所述第二差分电压产生所述第二输出电流包括：施加所述第二差分电压至所述第二跨导放大器的输入端，以及接收在所述第二跨导放大器的输出端处产生的所述第二输出电流。

18.根据权利要求13所述的方法，进一步包括：

将所述第一电流输出和所述第二电流输出相加以提供相加电流输出，所述相加电流输出的电流基于在所述第一电流输入端和所述第二电流输入端之间的电流中的差异而表示第一数据状态或第二数据状态。

19.根据权利要求18所述的方法，进一步包括：

将所述相加电流输出耦合至输出级的输入端；以及

使用所述输出级将所述相加电流输出转换为电压水平输出，其中所述电压水平输出基于在所述第一电流输入端和所述第二电流输入端之间的电流中的差值而表示第一数据状态或第二数据状态。

20.一种系统，包括：

总线接收器，包括四象限输入电路，所述四象限输入电路包括第一电流输入端和第二电流输入端；

其中所述四象限输入电路被配置为在所述第一电流输入端处接收第一电流，在所述第二输入处接收第二电流，以及基于在所述第一电流和所述第二电流之间的电流中的差异输出第一差分电压和第二差分电压，所述第一差分电压和所述第二差分电压补偿共模电流；

有源增益输入级，耦合至所述四象限输入电路，所述有源增益输入级包括耦合至电压输入差分电路的第一输入端；耦合至偏置电路的第二输入端，所述偏置电路可操作为提供偏置以控制多个输出半导体的偏置，所述多个输出半导体控制所述四象限输入电路的多个输出；耦合至所述共模偏置电路的第一有源增益级输出端；以及耦合至所述共模偏置电路的第二有源增益级输出端，

其中所述有源增益级可操作为通过使用所述第一有源增益输出端来驱动所述共模偏置电路以当负共模电流存在于所述第一电流输入端和所述第二电流输入端处时允许电流被提供至所述第一电流输入端和第二电流输入端，从而提供共模电流补偿；以及通过使用所述第二有源增益输出来驱动所述共模偏置电路以当正共模电流存在于所述第一电流输入端和所述第二电流输入端处时允许电流从所述第一电流输入端和从所述第二电流输入端被吸收，从而提供共模电流补偿。

21.根据权利要求20所述的系统，进一步包括：

增益级，耦合至所述四象限输入电路；

其中所述增益级被配置为接收所述第一差分电压和第二差分电压，基于所述第一差分电压产生第一电流输出，基于所述第二差分电压产生第二电流输出，以及提供包括所述第一电流输出和所述第二电流输出的相加电流输出。

22.根据权利要求21所述的系统，进一步包括：

电流至电压转换级；

其中所述电流至电压转换级耦合至所述相加电流输出节点，并且可操作为基于所述第一电流和所述第二电流之间的电流中的所述差异将所述相加电流输出转换为表示所述第一数据状态或第二数据状态的电压输出。