CN107275329B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN107275329B CN107275329B CN201610217443.5A CN201610217443A CN107275329B CN 107275329 B CN107275329 B CN 107275329B CN 201610217443 A CN201610217443 A CN 201610217443A CN 107275329 B CN107275329 B CN 107275329B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- forming
- layer
- semiconductor device
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims description 53
- 125000006850 spacer group Chemical group 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 10
- 230000002633 protecting effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 241
- 239000003989 dielectric material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中，所述形成方法包括：提供基底，所述基底表面形成有栅极结构、第一介质层以及位于栅极结构两侧的侧墙，所述第一介质层具有与侧墙相邻的侧表面；去除侧墙的一部分，暴露出第一介质层的侧表面的一部分；分别从第一介质层的顶表面、及暴露出的第一介质层的侧表面去除部分第一介质层，去除栅极结构的一部分，在剩余第一介质层内形成第一开口；形成填充满第一开口且与剩余第一介质层的顶表面齐平的覆盖层，所述覆盖层的侧壁具有位于剩余第一介质层上的突出部。本发明实施例的形成方法，所述突出部能够对侧墙起到遮挡与保护作用，减小侧墙被刻蚀的比例，增强接触结构与栅极结构之间的隔离效果，避免短路问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
现有技术的半导体器件的形成方法中，通过接触结构实现硅片上多层电路间的电连接。在形成接触结构时，首先对层间介质层(ILD)进行光刻以形成沟槽或者通孔；然后将导电材料填充在沟槽或者通孔中以形成接触结构。随着超大规模集成电路的飞速发展，元件的特征尺寸不断减小，对光刻工艺提出了更高的要求。
在半导体制造工艺中，通常利用一种自对准接触(Self Alignment Contact,SAC)技术来形成接触(Contact)结构。自对准接触技术因其可以降低对光刻精度的要求，进而减少形成晶体管所需要的面积而受到广泛的关注。
然而利用自对准接触技术形成位于源极或漏极上的接触结构时，接触结构很容易与栅极相接触而发生短路，影响半导体器件的性能。如何避免接触结构与栅极之间发生短路，成为亟需解决的技术问题。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以增强接触结构与栅极之间的隔离效果，避免发生短路，提高半导体器件的性能。
为解决上述技术问题，本发明实施例提供一种半导体器件及其形成方法，其中，所述形成方法包括：提供基底，所述基底表面形成有栅极结构、第一介质层以及位于所述栅极结构两侧的侧墙，其中所述栅极结构和侧墙位于所述第一介质层内、且所述栅极结构和侧墙的顶表面与所述第一介质层的顶表面齐平，所述第一介质层具有与所述侧墙相邻的侧表面；去除所述侧墙的一部分，使剩余侧墙的顶表面低于所述第一介质层的顶表面，从而暴露出所述第一介质层的侧表面的一部分；分别从所述第一介质层的顶表面、及暴露出的所述第一介质层的侧表面去除部分所述第一介质层，去除所述栅极结构的一部分，使剩余栅极结构的顶表面和剩余侧墙的顶表面低于剩余第一介质层的顶表面，从而在剩余第一介质层内形成第一开口；形成填充满所述第一开口且与所述剩余第一介质层的顶表面齐平的覆盖层，所述覆盖层覆盖剩余栅极结构以及剩余侧墙的顶表面，且所述覆盖层的侧壁具有位于所述剩余第一介质层上的突出部。
可选地，去除部分所述第一介质层的方法包括采用原子层刻蚀工艺。
可选地，所述原子层刻蚀工艺的刻蚀气体包括C4F6或C4F8。
可选地，从所述第一介质层的顶表面去除部分所述第一介质层的纵向尺寸范围是10埃至200埃。
可选地，从暴露出的所述第一介质层的侧表面去除部分所述第一介质层的横向尺寸范围是3埃至50埃。
可选地，去除部分所述第一介质层，在去除所述栅极结构的一部分的步骤之前或者之后。
可选地，去除的所述侧墙的一部分的厚度大于去除的所述栅极结构的一部分的厚度。
可选地，去除的所述侧墙的一部分的厚度小于或者等于去除的所述栅极结构的一部分的厚度。
可选地，去除的所述侧墙的一部分的厚度范围为100埃至1000埃。
可选地，去除的所述栅极结构的一部分的厚度范围为100埃至1000埃。
可选地，去除所述侧墙的一部分的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括CF3I、O2和H2中的一种或者其任意组合。
可选地，所述栅极结构两侧的基底内形成有源/漏区，平坦化所述覆盖层之后，还包括在剩余第一介质层内形成与所述源/漏区电连接的接触结构。
可选地，形成所述接触结构的方法包括：在所述剩余第一介质层和覆盖层表面形成第二介质层；在所述第二介质层上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出需要形成接触结构的区域；以所述图形化的光刻胶层为掩模，刻蚀所述第二介质层和剩余第一介质层，在所述第二介质层和剩余第一介质层中形成第二开口，所述第二开口的底部暴露出所述源/漏区；在所述第二开口中填充导电材料，平坦化所述导电材料，形成接触结构。
相应地，本发明实施例还提供一种半导体器件，包括：基底；位于所述基底上的栅极结构、第一介质层以及位于所述栅极结构两侧的侧墙，其中所述栅极结构和侧墙位于所述第一介质层内，且所述栅极结构和侧墙的顶表面低于所述第一介质层的顶表面；覆盖层，位于所述栅极结构、侧墙以及部分第一介质层上，所述覆盖层的顶表面与第一介质层的顶表面齐平，所述覆盖层的侧壁具有突出部，所述突出部位于第一介质层上。
可选地，所述突出部的纵向尺寸范围是10埃至200埃。
可选地，所述突出部的横向尺寸范围是3埃至50埃。
可选地，所述侧墙的顶表面高于所述栅极结构的顶表面。
可选地，所述侧墙的顶表面低于或者等于所述栅极结构的顶表面。
可选地，所述侧墙的材料包括氮化硅、氮氧化硅或掺杂碳的氮氧化硅中的一种或者其任意组合。
可选地，所述覆盖层的材料包括氮化硅、氮化钛、碳化硅、氮氧化硅、掺杂碳的氮氧化硅、氧化硅、或者氧化铝。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的半导体器件的形成方法，通过在去除所述侧墙的一部分，暴露出部分第一介质层的侧表面之后，分别从第一介质层的顶表面、及所述暴露出的侧表面去除部分所述第一介质层，在第一介质层内形成缺口，使后续形成的覆盖层具有位于剩余第一介质层上的突出部。所述突出部能够对侧墙起到遮挡与保护的作用，提高剩余第一介质层与侧墙之间的刻蚀选择比，减小所述侧墙被刻蚀的比例，进而增强接触结构与栅极结构之间的隔离效果，避免因接触结构与栅极结构相接触而引发的短路问题，提高了半导体器件的性能。
进一步地，本发明实施例的形成方法通过采用原子层刻蚀工艺去除部分所述第一介质层，有利于精确控制去除的部分第一介质层的形貌，降低所述第一介质层的顶表面被去除的程度，进而有利于控制后续形成的所述覆盖层的突出部的形貌与尺寸。
本发明实施例的半导体器件，由于所述覆盖层位于侧墙、栅极结构以及部分第一介质层上，且所述覆盖层具有位于第一介质层上的突出部，所述突出部能够对所述侧墙起到一定的遮挡与保护的作用，在后续刻蚀第一介质层以形成接触结构的工艺中，能够减小所述侧墙被刻蚀的比例，从而增强接触结构与栅极结构之间的隔离效果，提高了半导体器件的性能。
附图说明
图1至图7是本发明第一实施例的半导体器件的形成方法的中间结构的剖面结构示意图；
图8是本发明第二实施例的半导体器件的形成方法的中间结构的剖面结构示意图；
图9是本发明第一实施例的半导体器件的剖面结构示意图；
图10是本发明第二实施例的半导体器件的剖面结构示意图。
具体实施方式
本发明实施例提供一种半导体器件及其形成方法，下面结合附图加以详细的说明。
图1至图7是本发明第一实施例的半导体器件的形成方法的中间结构的剖面结构示意图。
参考图1，提供基底100，所述基底100表面形成有栅极结构110、第一介质层103以及位于所述栅极结构110两侧的侧墙102，其中所述栅极结构110和侧墙102位于所述第一介质层103内、且所述栅极结构110和侧墙102的顶表面与所述第一介质层103的顶表面齐平，所述第一介质层103具有与所述侧墙102相邻的的侧表面，所述栅极结构110两侧的基底100内形成有源/漏区104。
所述基底100可以为半导体衬底，包括单晶硅衬底、单晶锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底。所述基底100还可以为半导体衬底或者形成于半导体衬底上的鳍部。在本实施例中，所述基底100为形成于半导体衬底上的鳍部。
所述栅极结构110包括栅介质层111和栅极层112，其中所述栅介质层111覆盖部分基底100的表面和侧墙102的侧壁，所述栅极层112形成于栅介质层111上。
所述栅介质层111的材料为高K介质材料(介电系数大于3.9)，所述高K介质的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。在本实施例中，所述栅介质层111的材料为氧化铪。
所述栅极层112的材料为铜、钨、铝、金或银。在本实施例中，所述栅极层112的材料为钨。在其它实施例中，在形成所述栅极层112之前，还包括在所述栅介质层111表面形成隔离层、在所述隔离层表面形成功函数层，所述功函数层的材料为金属或金属化合物。
所述侧墙102的材料包括氮化硅、氮氧化硅或掺杂碳的氮氧化硅中的一种或者其任意组合。在本实施例中，所述侧墙102的材料为氮化硅。
所述第一介质层103的材料可以为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。在本实施例中，所述第一介质层103的材料为氧化硅。
参考图2，去除所述侧墙102的一部分，使剩余侧墙102的顶表面低于所述第一介质层103的顶表面，从而暴露出所述第一介质层103的侧表面的一部分。
去除所述侧墙102的一部分的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF3I、O2和H2中的一种或者其任意组合，刻蚀气体的流量范围为10标准毫升/分钟至2000标准毫升/分钟，压强范围为3毫托至500毫托，刻蚀功率为100瓦至3000瓦。去除的所述侧墙102的一部分的厚度范围为100埃至1000埃。
在本实施例中，刻蚀气体为CF3I，CF3I气体的流量为200标准毫升/分钟，压强为100毫托，刻蚀功率为500瓦。去除的所述侧墙102的一部分的厚度为300埃。
参考图3，分别从所述第一介质层103的顶表面、及暴露出的所述第一介质层103的侧表面去除部分所述第一介质层103，从而在所述第一介质层103内形成凹陷的缺口121a，为后续形成所述覆盖层的突出部作准备；去除所述栅极结构110的一部分，使剩余栅极结构110和剩余侧墙102的顶表面均低于剩余第一介质层103的顶表面，从而在剩余第一介质层103内形成第一开口121。图3中虚线为去除部分所述第一介质层103之前，所述第一介质层103的形貌。
去除部分所述第一介质层103的方法包括采用原子层刻蚀工艺。所述原子层刻蚀工艺为具有高选择比的刻蚀工艺，即刻蚀所述第一介质层103的速率高于刻蚀侧墙103及栅极结构110的速率。
在一些实施例中，所述第一介质层103的材料为氧化硅。所述原子层刻蚀工艺的刻蚀气体包括C4F6或C4F8，刻蚀气体的流量为50标准毫升/分钟至2000标准毫升/分钟，功率为100瓦至2000瓦，偏置电压为0伏至1000伏，压强为3毫托至800托。具体地，在本实施例中，所述原子层刻蚀工艺的刻蚀气体为C4F6，刻蚀气体的流量为500标准毫升/分钟，功率为200瓦，偏置电压为50伏，压强为100毫托。
需要说明的是，这里采用原子层刻蚀工艺进行刻蚀的目的在于，能够降低所述第一介质层103的顶表面被刻蚀的程度。在其它实施例中，去除部分所述第一介质层103的方法包括采用干法或湿法刻蚀工艺。干法或湿法刻蚀工艺，相比于原子层刻蚀工艺而言，区别在于，所述干法或湿法刻蚀工艺会使所述第一介质层103的顶表面被刻蚀的程度增加，但不影响剩余第一介质层103的形成，因而通过干法或湿法刻蚀工艺实现去除部分第一介质层103，仍然落入本发明的精神与保护范围之内。
在一些实施例中，从所述第一介质层103的顶表面去除部分所述第一介质层103的纵向尺寸范围是10埃至200埃，从暴露出的所述第一介质层103的侧表面去除部分所述第一介质层103的横向尺寸范围是3埃至50埃。具体地，在本实施例中，从所述第一介质层103的顶表面去除部分所述第一介质层103的纵向尺寸是50埃，从暴露出的所述第一介质层103的侧表面去除部分所述第一介质层103的横向尺寸是30埃。
去除所述栅极结构110的一部分包括分别去除所述栅介质层111的一部分和栅极层112的一部分。去除所述栅极结构110的一部分的工艺包括：采用干法或者湿法刻蚀工艺去除所述栅介质层111的一部分；采用干法刻蚀工艺去除所述栅极层112的一部分。
在一些实施例中，去除的所述栅极结构110的一部分的厚度范围为100埃至1000埃。在本实施例中，去除的所述栅极结构110的一部分的厚度为500埃。
需要说明的是，去除部分所述第一介质层103，可以在去除所述栅极结构110的一部分的步骤之前或者之后。
在一些实施例中，去除的所述侧墙102的一部分的厚度大于去除的所述栅极结构110的一部分的厚度。在其它实施例中，去除的所述侧墙102的一部分的厚度小于或者等于去除的所述栅极结构110的一部分的厚度。
在本实施例中，去除的所述侧墙102的一部分的厚度小于去除的所述栅极结构110的一部分的厚度，即剩余侧墙102的顶表面高于剩余栅极结构110的顶表面。
参考图4，形成填充满所述第一开口121(如图3所示)且与所述剩余第一介质层103的顶表面齐平的覆盖层131，所述覆盖层131覆盖剩余栅极结构110和剩余侧墙102的顶表面、且所述覆盖层131的侧壁具有位于所述剩余第一介质层103上的突出部131a。
形成所述覆盖层131的方法包括：形成覆盖层131填充满所述第一开口121，所述覆盖层131覆盖剩余栅极结构110、剩余侧墙102以及剩余第一介质层103的顶表面；平坦化所述覆盖层131，使所述覆盖层131的表面与剩余第一介质层103的顶表面齐平。平坦化所述覆盖层131的方法包括化学机械抛光、干法刻蚀、湿法刻蚀中的一种或者其任意组合。
需要说明的是，由于之前去除所述第一介质层103后，形成了所述缺口121a(如图3所示)，因而在填充满所述第一开口121(如图3所示)时，在所述缺口121a的位置处相应地形成了所述覆盖层131的突出部131a，所述突出部131a形成于部分剩余第一介质层103上。
所述覆盖层131的材料包括氮化硅、氮化钛、碳化硅、氮氧化硅、掺杂碳的氮氧化硅、氧化硅、或者氧化铝。在本实施例中，形成所述覆盖层131的材料为氮化硅；采用等离子体刻蚀工艺对所述覆盖层131进行平坦化。
参考图5至图7，在所述第一介质层103内形成与所述源/漏区104电连接的接触结构。在本实施例中，采用自对准接触(SAC)技术形成所述接触结构，具体形成方法如下：
参考图5，在所述第一介质层103和覆盖层131表面形成第二介质层141；在所述第二介质层141上形成图形化的光刻胶层(未示出)，所述图形化的光刻胶层暴露出需要形成接触结构的区域；以所述图形化的光刻胶层为掩模，刻蚀所述第二介质层141和第一介质层103，在所述第二介质层141和第一介质层103中形成第二开口113，所述第二开口113的底部暴露出所述源/漏区104。所述第二开口113包括位于第一介质层103中的第一区和位于第二介质层141中的第二区。
在形成所述第二开口113的过程中，首先刻蚀所述第二介质层141，在所述第二介质层141内形成第二开口113的第二区；再刻蚀所述剩余第一介质层103，以形成所述第二开口113的第一区。所述自对准接触(SAC)技术即刻蚀所述第一介质层103时，不需要重新形成图形化的掩模层，利用高选择比的刻蚀工艺，即可完成对需要形成接触结构区域的剩余第一介质层103的选择性刻蚀。其中所述高选择比的刻蚀工艺为刻蚀所述第二介质层141和剩余第一介质层103的速率高于刻蚀所述侧墙102及覆盖层131的速率。
结合参考图6，在形成所述第二开口113的第二区后，由于前述工艺中形成的所述覆盖层131具有位于剩余第一介质层103上的突出部131a，从而增大了所述第二开口113的第二区的底部所暴露出的覆盖层131的面积。而所述第二区暴露出的覆盖层131的部分越多，利用自对准接触技术形成接触结构的过程中，刻蚀所述第一介质层103与刻蚀所述侧墙102之间的刻蚀选择比就越大，即在所述覆盖层的突出部131a的遮挡与保护作用下，位于所述第二开口113的第一区的侧壁的侧墙102被刻蚀的程度降低。而降低所述侧墙102被刻蚀的程度，有利于加强后续在第二开口113内形成的接触结构与栅极结构110之间的隔离效果，有利于避免因接触结构与栅极结构110相接触而引发的短路问题。
在本实施例中，刻蚀所述第二介质层141和第一介质层103所采用的刻蚀剂包括C4F6、Ar2、或O2。
参考图7，形成第二开口113之后，在所述第二开口113(如图5所示)中填充导电材料，平坦化所述导电材料，形成接触结构151。
形成所述接触结构151的导电材料包括钨、铝、银、铬、钼、镍、钯、铂、钛、钽或者铜中的一种或多种，本发明对此不作任何限定。具体地，本实施例中，所述导电材料为铜，采用化学电镀(Electro chemical plating,ECP)的方法在所述第二开口113中填充导电材料。
图8是本发明第二实施例的半导体器件的形成方法的中间结构的剖面结构示意图。
参考图8，本发明第二实施例与第一实施例的不同之处仅在于：去除的所述侧墙102的一部分的厚度大于去除的所述栅极结构110的一部分的厚度，即形成的所述侧墙102的顶表面低于剩余所述栅极结构110的顶表面。
在一些实施例中，去除的所述侧墙102的一部分的厚度范围为100埃至1000埃，去除的所述栅极结构110的一部分的厚度范围为100埃至1000埃。
在本实施例中，去除的所述侧墙102的一部分的厚度为500埃，去除的所述栅极结构110的一部分的厚度为300埃。
在本实施例中，形成所述侧墙102、第一介质层103、源/漏区104、栅极结构110、覆盖层131、覆盖层131的突出部131a、第二介质层141以及接触结构151的方法可参考本发明第一实施例的说明，在此不再赘述。
本实施例的半导体器件的形成方法，形成的所述覆盖层具有突出部131a，所述突出部131a仍然能够对所述侧墙102起到遮挡与保护作用，降低所述侧墙102被刻蚀的程度，进而加强后续在第二开口113内形成的接触结构151与栅极结构110之间的隔离效果，有利于避免因接触结构151与栅极结构110相接触而引发的短路问题。
相应地，本发明实施例还提供一种半导体器件。
参考图9，是本发明第一实施例的半导体器件的剖面结构示意图。所述半导体器件包括：基底200；位于所述基底200上的栅极结构210、第一介质层203以及位于所述栅极结构210两侧的侧墙202，其中所述栅极结构210和侧墙202位于所述第一介质层203内，且所述栅极结构210和侧墙202的顶表面低于所述第一介质层203的顶表面；覆盖层231，位于所述栅极结构210、侧墙202以及部分第一介质层203上，且所述覆盖层231的顶表面与所述第一介质层203的顶表面齐平，所述覆盖层231的侧壁具有突出部231a,所述突出部231a位于第一介质层203上。
在一些实施例中，所述侧墙202的顶表面高于所述栅极结构210的顶表面。在其它实施例中，所述侧墙202的顶表面低于或者等于所述栅极结构210的顶表面。所述侧墙202的高度为所述第一介质层203高度的50％～90％；所述栅极结构210的高度为所述第一介质层203高度的50％～80％。
在本实施例中，所述侧墙202的顶表面高于所述栅极结构210的顶表面。所述侧墙202的高度为所述第一介质层203高度的70％；所述栅极结构220的高度为所述第一介质层203高度的50％。
所述基底200可以为半导体衬底，包括单晶硅衬底、单晶锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底。所述基底200还可以为半导体衬底以及形成于半导体衬底上的鳍部。在本实施例中，所述基底200为形成于半导体衬底上的鳍部。
所述侧墙202的材料包括氮化硅、氮氧化硅或掺杂碳的氮氧化硅中的一种或者其任意组合。在本实施例中，所述侧墙202的材料为氮化硅。
所述栅极结构210包括栅介质层211和栅极层212，其中所述栅介质层211覆盖部分基底200与侧墙202的侧壁，所述栅极层212形成于栅介质层211上。
所述栅介质层211的材料为高K介质材料(介电系数大于3.9)；所述高K介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。在本实施例中，所述栅介质层211的材料为氧化铪。
所述栅极层212的材料为铜、钨、铝、金或银。在本实施例中，所述栅极层212的材料为钨，在形成所述栅极层212之前，还包括在所述栅介质层211表面形成隔离层、在所述隔离层表面形成功函数层，所述功函数层的材料为金属或金属化合物。
所述覆盖层231的材料包括氮化硅、氮化钛、碳化硅、氮氧化硅、掺杂碳的氮氧化硅、氧化硅、或者氧化铝。在本实施例中，所述覆盖层231的材料为氮化硅。
由于所述覆盖层231位于侧墙102、栅极结构210以及部分第一介质层203上，且所述覆盖层231具有位于第一介质层203上的突出部231a，所述突出部231a能够对所述侧墙202起到一定的遮挡与保护的作用，在后续刻蚀第一介质层203以形成接触结构的工艺中，能够减小所述侧墙202被刻蚀的比例，从而增强接触结构与栅极结构210之间的隔离效果，提高半导体器件的性能。
参考图10，是本发明第二实施例的半导体器件的剖面结构示意图。本发明第二实施例的半导体器件与第一实施例的不同之处仅在于：所述侧墙202的顶表面低于所述栅极结构210的顶表面。
在一些实施例中，所述侧墙202的高度为所述第一介质层203高度的50％～90％；所述栅极结构210的高度为所述第一介质层203高度的50％～80％。
在本实施例中，所述侧墙202的高度为所述第一介质层203高度的50％；所述栅极结构220的高度为所述第一介质层203高度的70％。
所述栅极结构220、第一介质层203、侧墙202、覆盖层231、以及所述覆盖层231的突出部231a的结构可参考本发明第一实施例的说明，在此不再赘述。
在本实施例中，所述覆盖层231依然具有位于第一介质层203上的突出部231a，所述突出部231a能够对所述侧墙202起到一定的遮挡与保护的作用，在后续刻蚀第一介质层203以形成接触结构的工艺中，能够减小所述侧墙202被刻蚀的比例，从而增强接触结构与栅极结构210之间的隔离效果，提高半导体器件的性能。
综上所述，本发明实施例的半导体器件的形成方法，通过在去除所述侧墙的一部分，暴露出部分第一介质层的侧表面之后，分别从第一介质层的顶表面、及所述暴露出的侧表面去除部分所述第一介质层，在第一介质层内形成缺口，使后续形成的覆盖层具有位于剩余第一介质层上的突出部。所述突出部能够对侧墙起到遮挡与保护的作用，提高剩余第一介质层与侧墙之间的刻蚀选择比，减小所述侧墙被刻蚀的比例，进而增强接触结构与栅极结构之间的隔离效果，避免因接触结构与栅极结构相接触而引发的短路问题，提高了半导体器件的性能。此外，本发明实施例的形成方法通过采用原子层刻蚀工艺去除部分所述第一介质层，有利于精确控制去除的部分第一介质层的形貌，降低所述第一介质层的顶表面被去除的程度，进而有利于控制后续形成的所述覆盖层的突出部的形貌与尺寸。
本发明实施例的半导体器件，由于所述覆盖层位于侧墙、栅极结构以及部分第一介质层上，且所述覆盖层具有位于第一介质层上的突出部，所述突出部能够对所述侧墙起到遮挡与保护的作用，在后续刻蚀第一介质层以形成接触结构的工艺中，能够减小所述侧墙被刻蚀的比例，从而增强接触结构与栅极结构之间的隔离效果，提高了半导体器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有栅极结构、第一介质层以及位于所述栅极结构两侧的侧墙，其中所述栅极结构和侧墙位于所述第一介质层内，且所述栅极结构和侧墙的顶表面与所述第一介质层的顶表面齐平，所述第一介质层具有与所述侧墙相邻的侧表面；
去除所述侧墙的一部分，使剩余侧墙的顶表面低于所述第一介质层的顶表面，从而暴露出所述第一介质层的侧表面的一部分；
分别从所述第一介质层的顶表面及暴露出的所述第一介质层的侧表面去除部分所述第一介质层，从而在所述第一介质层内形成凹陷的缺口；去除所述栅极结构的一部分，使剩余栅极结构的顶表面和剩余侧墙的顶表面低于剩余第一介质层的顶表面，从而在剩余第一介质层内形成第一开口；
形成填充满所述第一开口且与所述剩余第一介质层的顶表面齐平的覆盖层，所述覆盖层覆盖剩余栅极结构以及剩余侧墙的顶表面，且所述覆盖层的侧壁具有位于所述剩余第一介质层上的突出部。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，去除部分所述第一介质层的方法包括采用原子层刻蚀工艺。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述原子层刻蚀工艺的刻蚀气体包括C4F6或C4F8。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，从所述第一介质层的顶表面去除部分所述第一介质层的纵向尺寸范围是10埃至200埃。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，从暴露出的所述第一介质层的侧表面去除部分所述第一介质层的横向尺寸范围是3埃至50埃。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，去除部分所述第一介质层，在去除所述栅极结构的一部分的步骤之前或者之后。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，去除的所述侧墙的一部分的厚度大于去除的所述栅极结构的一部分的厚度。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，去除的所述侧墙的一部分的厚度小于或者等于去除的所述栅极结构的一部分的厚度。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，去除的所述侧墙的一部分的厚度范围为100埃至1000埃。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，去除的所述栅极结构的一部分的厚度范围为100埃至1000埃。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述侧墙的一部分的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括CF3I、O2或H2中的一种或者其任意组合。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构两侧的基底内形成有源/漏区，平坦化所述覆盖层之后，还包括在剩余第一介质层内形成与所述源/漏区电连接的接触结构。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，形成所述接触结构的方法包括：
在所述剩余第一介质层和覆盖层表面形成第二介质层；
在所述第二介质层上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出需要形成接触结构的区域；
以所述图形化的光刻胶层为掩模，刻蚀所述第二介质层和剩余第一介质层，在所述第二介质层和剩余第一介质层中形成第二开口，所述第二开口的底部暴露出所述源/漏区；
在所述第二开口中填充导电材料，平坦化所述导电材料，形成接触结构。
14.一种半导体器件，其特征在于，包括：
基底；
位于所述基底上的栅极结构、第一介质层以及位于所述栅极结构两侧的侧墙，其中所述栅极结构和侧墙位于所述第一介质层内，且所述栅极结构和侧墙的顶表面低于所述第一介质层的顶表面，所述第一介质层内具有凹陷的缺口；
覆盖层，位于所述栅极结构、侧墙以及部分第一介质层上，所述覆盖层的顶表面与第一介质层的顶表面齐平，所述覆盖层的侧壁具有突出部，所述突出部位于第一介质层上。
15.如权利要求14所述的半导体器件，其特征在于，所述突出部的纵向尺寸范围是10埃至200埃。
16.如权利要求14所述的半导体器件，其特征在于，所述突出部的横向尺寸范围是3埃至50埃。
17.如权利要求14所述的半导体器件，其特征在于，所述侧墙的顶表面高于所述栅极结构的顶表面。
18.如权利要求14所述的半导体器件，其特征在于，所述侧墙的顶表面低于或者等于所述栅极结构的顶表面。
19.如权利要求14所述的半导体器件，其特征在于，所述侧墙的材料包括氮化硅、氮氧化硅或掺杂碳的氮氧化硅中的一种或者其任意组合。
20.如权利要求14所述的半导体器件，其特征在于，所述覆盖层的材料包括氮化硅、氮化钛、碳化硅、氮氧化硅、掺杂碳的氮氧化硅、氧化硅或者氧化铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610217443.5A CN107275329B (zh) | 2016-04-08 | 2016-04-08 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610217443.5A CN107275329B (zh) | 2016-04-08 | 2016-04-08 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107275329A CN107275329A (zh) | 2017-10-20 |
| CN107275329B true CN107275329B (zh) | 2020-03-10 |
Family
ID=60052860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610217443.5A Active CN107275329B (zh) | 2016-04-08 | 2016-04-08 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107275329B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956186A (zh) * | 2005-10-27 | 2007-05-02 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN102456613A (zh) * | 2010-10-29 | 2012-05-16 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103219368A (zh) * | 2012-01-18 | 2013-07-24 | 格罗方德半导体公司 | 在替代栅极结构上方形成栅极覆盖层的方法以及相关装置 |
-
2016
- 2016-04-08 CN CN201610217443.5A patent/CN107275329B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956186A (zh) * | 2005-10-27 | 2007-05-02 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN102456613A (zh) * | 2010-10-29 | 2012-05-16 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103219368A (zh) * | 2012-01-18 | 2013-07-24 | 格罗方德半导体公司 | 在替代栅极结构上方形成栅极覆盖层的方法以及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107275329A (zh) | 2017-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11651993B2 (en) | Etch stop layer for semiconductor devices | |
| KR101205173B1 (ko) | 반도체 소자의 형성 방법 | |
| TWI642188B (zh) | 半導體元件及其製作方法 | |
| CN106960844B (zh) | 半导体元件及其制作方法 | |
| KR20190066389A (ko) | 반도체 장치 제조 방법 | |
| KR20120035398A (ko) | 반도체 소자의 형성 방법 | |
| US20170294535A1 (en) | Semiconductor device and fabrication method thereof | |
| US20100048008A1 (en) | Method for manufacturing semiconductor device | |
| JP2001203337A5 (zh) | ||
| CN107275329B (zh) | 半导体器件及其形成方法 | |
| KR100366617B1 (ko) | 자기 정렬 콘택홀 제조 방법 | |
| CN110047741B (zh) | 半导体结构及其形成方法 | |
| CN112951912B (zh) | 半导体结构及其形成方法 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| CN111863723B (zh) | 半导体结构及其形成方法 | |
| CN110034010B (zh) | 半导体结构及其形成方法 | |
| KR101213941B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| TWI584433B (zh) | 半導體結構及其製作方法 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109904073B (zh) | 半导体结构及其形成方法 | |
| TW201828409A (zh) | 半導體元件及其製造方法 | |
| JP2009252825A (ja) | 半導体装置およびその製造方法 | |
| TWI627705B (zh) | 半導體裝置及其製造方法 | |
| CN113707719A (zh) | 半导体结构及其形成方法 | |
| CN115440813A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |