CN107272793B - 线性电流驱动器 - Google Patents

线性电流驱动器 Download PDF

Info

Publication number
CN107272793B
CN107272793B CN201611001744.0A CN201611001744A CN107272793B CN 107272793 B CN107272793 B CN 107272793B CN 201611001744 A CN201611001744 A CN 201611001744A CN 107272793 B CN107272793 B CN 107272793B
Authority
CN
China
Prior art keywords
circuit
voltage
current
drain
grid voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611001744.0A
Other languages
English (en)
Other versions
CN107272793A (zh
Inventor
许畅宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107272793A publication Critical patent/CN107272793A/zh
Application granted granted Critical
Publication of CN107272793B publication Critical patent/CN107272793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of El Displays (AREA)
  • Control Of Electrical Variables (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

本发明公开一种线性电流驱动器。根据一实施例，线性电流驱动器包括：电流源，用于生成基准电流；第一电阻电路，用于将所述基准电流转换成基准电压；第二电阻电路，用于生成反馈电压；驱动电路，根据所述基准电压和所述反馈电压而提供第一栅极电压；调节电路，根据所述第一栅极电压而提供被调节后的内部电流，以使所述反馈电压随从所述基准电压；输出电路，根据所述第一栅极电压而提供成为所述内部电流的n倍的驱动电流，其中，n为正整数；缓冲电路，用于提供被调节成后的第二栅极电压以使所述调节电路的漏极电压随从所述输出电路的漏极电压；切换器电路，接入到所述第二电阻电路与所述调节电路之间，用于根据第二栅极电压而调节所述内部电流。

Description

线性电流驱动器
技术领域
本发明涉及一种可应用于手机等电子设备的光学防抖(OIS；Optical ImageStabilization)音圈电机(VCM；Voice Coil Motor)的线性电流驱动器。
背景技术
通常，应用于手机等电子设备的光学防抖(OIS；Optical Image Stabilization)音圈电机(VCM；Voice Coil Motor)的电流驱动器需要确保用于驱动VCM的电流在最小电流至最大电流的区间内保持线性特性。
作为现有的电流驱动器之一的电流驱动器可包括比较器、半导体切换器元件及2个电阻。
在如上所述的电流驱动器中，比较器的输入电压变得与2个电阻的中间节点电压相同，比该中间节点电压高2倍的电压被施加于输出节点，此时得到调节的电流可作为驱动电流而被提供。
然而，对于现有的电流驱动器而言，比较器的输入电压直接反映到输出端，因此如比较器等模拟电路的偏移(offset)直接表现在输出端，于是需要具有针对偏移的解决方案。
并且，为了使现有的电流驱动器能够提供所需的驱动电流，需要在输出端包含容量相对较大(例如1Ω)的至少2个电阻，由于这些电阻的阻值及尺寸较大，因此技术问题在于，在实现小型电流驱动器方面存在局限性。
下列现有技术文献并未披露与如上所述的现有的待解决技术问题相关的解决方案。
[现有技术文献]
[专利文献]
(专利文献1)日本公开专利第2009-105811号公报
发明内容
本发明的一实施例旨在提供一种可应用于手机等电子设备的OIS AF用VCM的线性电流驱动器。
根据本发明的一实施例，提出一种线性电流驱动器，包括：电流源，用于生成基准电流；第一电阻电路，用于将所述基准电流转换成基准电压；第二电阻电路，用于生成反馈电压；驱动电路，根据所述基准电压和所述反馈电压而提供第一栅极电压；调节电路，根据所述第一栅极电压而提供被调节后的内部电流，以使所述反馈电压随从所述基准电压；输出电路，根据所述第一栅极电压而提供成为所述内部电流的n倍的驱动电流，其中，n为正整数；缓冲电路，用于提供被调节成后的第二栅极电压以使所述调节电路的漏极电压随从所述输出电路的漏极电压；以及切换器电路，接入到所述第二电阻电路与所述调节电路之间，用于根据所述第二栅极电压而调节所述内部电流。
在本技术问题的解决方案中，提供即将在如下所述的说明中涉及的诸概念之一。本技术问题的解决方案并非旨在限定请求保护的事项的核心技术或必要技术，其仅仅是对请求保护的事项之一予以记载，各个请求保护的事项将会在如下所述的说明中得到具体的阐述。
根据本发明的一实施例，可应用于手机等电子设备的OIS VCM，并能够实现为小型，而且可以减少由内部电路的偏移引起的影响，并可确保对驱动电流的线性特性。
附图说明
图1为根据本发明的一实施例的线性电流驱动器的模块图。
图2为根据本发明的一实施例的线性电流驱动器的第一实现示例图。
图3为根据本发明的一实施例的线性电流驱动器的第二实现示例图。
图4为图2的驱动放大电路的示例图。
图5为图2的缓冲放大电路的示例图。
图6为图3的驱动放大电路的示例图。
图7为根据本发明的一个实施例的基准电流及输出电流的线性变化示例图。
图8为根据本发明的一个实施例的基准电流及输出电流的阶段性变化示例图。
图9为图8的一段时间内的基准电流及输出电流的示例图。
图10为根据本发明的一实施例的线性电流驱动器的应用示例图。
图11的(a)和(b)为图10的操作示例图。
符号说明
100：电流源 200：第一电阻电路
300：第二电阻电路 400：驱动电路
500：调节电路 600：输出电路
700：缓冲电路 800：切换器电路
Iref：基准电流 Vref：基准电压
Vfb：反馈电压 Vg1：第一栅极电压
Vg2：第二栅极电压 Iint：内部电流
具体实施方式
以下，对本发明的实施例进行说明，然而本发明并不局限于此，应当认识到可在不脱离本发明的思想和范围的前提下进行多样的变形。
并且，在本发明的各个实施例中，以一个示例说明的结构、形状及数值仅止于用于帮助理解本发明的技术思想的示例，本发明并不局限于此，应当理解到，能够在不脱离本发明的思想和范围的前提下进行多样的变更。通过将本发明的实施例进行互相组合，可实现多种新的实施例。
另外，在本发明所参考的附图中，立足于本发明的整体内容，对具有实质上相同的构造和功能的构成要素将会赋予相同的符号。
以下，为了使本发明所属的技术领域中具有基本知识的人员能够容易实施本发明，通过参考附图而对本发明的实施例进行详细说明。
图1为根据本发明的一实施例的线性电流驱动器的模块图。
参考图1，根据本发明的一实施例的线性电流驱动器包括：电流源100、第一电阻电路200、第二电阻电路300、驱动电路400、调节电路500、输出电路600、缓冲电路700以及切换器电路800。
所述电流源100可生成预先设定的基准电流Iref。作为一例，所述电流源100可以是能够调节基准电流Iref的可变电流源(variable current source)。
所述第一电阻电路200可将所述基准电流Iref转换成基准电压Vref而提供给所述驱动电路400。作为一例，所述第一电阻电路200可根据所述基准电流Iref及其阻值而将所述基准电流Iref变更为基准电压Vref。
所述第二电阻电路300可生成所述反馈电压Vfb并提供给所述驱动电路400。
所述驱动电路400可根据所述基准电压Vref和所述反馈电压Vfb而将第一栅极电压Vg1提供给调节电路500和输出电路600。作为一例，所述驱动电路400可提供所述第一栅极电压Vg1以使所述反馈电压Vfb随从所述基准电压Vref的方式。
所述调节电路500可根据所述第一栅极电压Vg1而提供所述反馈电压Vfb被调节成跟踪所述基准电压Vref的内部电流Iint。
所述输出电路600可根据所述第一栅极电压Vg1而提供成为所述内部电流Iint的n倍(其中，n为正整数)的驱动电流Id。
所述缓冲电路700可提供被调节后的第二栅极电压Vg2，以使所述调节电路500的漏极电压随从所述输出电路600的漏极电压的。
其中，所述调节电路500和输出电路600分别通过所述驱动电路400而被提供相同的第一栅极电压Vg1，并可通过所述缓冲电路700而被调节成相同的漏极电压。
此时，如果所述调节电路500和输出电路600被设定成电流生成比例(如，晶体管的电流比例)为1:n，则如上所述地，所述调节电路500和输出电路600各自的栅极相同，且所述调节电路500和输出电路600各自的漏极彼此相同的情况下，能够准确地以设定的电流生成比例而生成出内部电流和驱动电流。
作为一例，基准电流Iref可以是0～数百uA的小电流，用于驱动VCM之类的负载的驱动电流Id可以是0～数百mA，所述基准电流Iref可以是利用到电流DAC的电流。例如，当所述调节电路500与输出电路600彼此的电流生成比例被预先设定为1:400时，在通过所述调节电路500而流过的内部电流Iint为400μA的情形下，通过所述输出电路600而流过的驱动电流Id可成为160mA(400μA×400＝160,000μA)。
因此，在适当地设置所述调节电路500和输出电路600的电流生成比例的情况下，可利用较小的内部电流Iint而生成较大的驱动电流Id。
另外，所述切换器电路800可以接入到所述第二电阻电路300与所述调节电路500之间，从而根据所述第二栅极电压Vg2而调节所述内部电流Iint。
图2为根据本发明的一实施例的线性电流驱动器的第一实现示例图，图3为根据本发明的一实施例的线性电流驱动器的第二实现示例图。
参考图2和图3，所述第一电阻电路200可在工作电压VDD的供应端子与接地端之间与所述电流源100串联连接，且可以包括第一电阻R11。
所述第二电阻电路300可接入到工作电压VDD的供应端子与所述驱动电路400之间，或者接入到所述驱动电路400与接地端之间，且可以包括第二电阻R12。
参考图1和图2，所述驱动电路400可包括第一运算放大器AMP1。
所述第一运算放大器AMP1可包括：反相(-)输入端子，通过所述电流源100而连接于接地端，并通过所述第一电阻电路200而连接于工作电压VDD的供应端子，从而接受由所述第一电阻电路200确定的基准电压Vref的输入；非反相(+)输入端子，通过所述第二电阻电路300而连接于所述工作电压VDD的供应端子，并接受由所述第二电阻电路300提供的反馈电压Vfb的输入；输出端，根据所述基准电压Vref和所述反馈电压Vfb而将第一栅极电压Vg1提供给所述调节电路500和所述输出电路600。
所述第一运算放大器AMP1可提供以如下方式得到调节的第一栅极电压Vg1：使通过非反相(+)输入端子而输入的所述反馈电压Vfb随从通过反相(-)输入端子而输入的所述基准电压Vref。
所述调节电路500可包括：第一NMOS晶体管NMOS1，接入到所述切换器电路800与接地端之间，用于根据所述第一栅极电压Vg1而提供通过漏极-源极流过的所述内部电流Iint。
所述第一NMOS晶体管NMOS1可根据所述第一栅极电压Vg1的电平大小而调节所述内部电流Iint。
所述输出电路600可包括：作为低边开关SW-L11的第二NMOS晶体管NMOS2，接入到高边开关SW-H11与接地端之间，用于根据所述第一栅极电压Vg1而提供通过漏极-源极流过的驱动电流Id。
所述第二NMOS晶体管NMOS2可根据所述第一栅极电压Vg1的电平大小而调节所述驱动电流Id。
此时，所述驱动电流Id可根据第一NMOS晶体管NMOS1与第二NMOS晶体管NMOS2的尺寸比例而被确定。作为一例，如果第一NMOS晶体管NMOS1与第二NMOS晶体管NMOS2的尺寸比例为1:400，则所述驱动电流Id可成为所述基准电流Iref的400倍。
所述缓冲电路700可包括第二运算放大器AMP2。所述第二运算放大器AMP2可包括：非反相(+)输入端子，接受所述调节电路500的漏极电压的输入；反相(-)输入端子，接受所述输出电路600的漏极电压的输入；输出端，根据所述两个漏极电压而将第二栅极电压Vg2提供给所述切换器电路800。
所述第二运算放大器AMP2可提供以如下方式得到调节的第二栅极电压Vg2：使通过非反相(+)输入端子而输入的所述调节电路500的漏极电压随从通过反相(-)输入端子而输入的所述输出电路600的漏极电压。
所述切换器电路800可包括：切换用PMOS晶体管SPMOS，接入到所述第二电阻电路300与所述调节电路500的漏极之间，用于根据所述第二栅极电压Vg2而调节所述内部电流Iint。
所述切换用PMOS晶体管SPMOS可根据所述第二栅极电压Vg2的电平大小而调节所述内部电流Iint。
观察图1和图2所示的电流驱动器的操作，当基准电流Iref为0时，电流驱动器中输出的驱动电流Id也应当成为0，所以在此情况下，第一运算放大器AMP1提供低(Low)电平的第一栅极电压Vg1，输出电路600的第二NMOS晶体管NMOS2成为关闭(OFF)状态，于是驱动电流Id为0，因此第二运算放大器AMP2的反相(-)输入端子的电压成为工作电压VDD，第二运算放大器AMP2则与切换用PMOS晶体管SPMOS一起执行缓冲(Buffer)操作，从而使非反相(+)输入端子的电压也成为工作电压VDD。另外，为了使所述第二运算放大器AMP2的非反相(+)输入端子的电压成为工作电压VDD，需要使切换用PMOS晶体管SPMOS成为导通(ON)状态。
接着，如果所述基准电流Iref从0增加，则第一运算放大器AMP1的非反相(+)输入端子的反馈电压Vfb减小，而且从第一运算放大器AMP1输出的第一栅极电压Vg1将会上升。如果第一运算放大器AMP1的第一栅极电压Vg1上升，则第二NMOS晶体管NMOS2成为导通状态，于是将会流过驱动电流Id。如果驱动电流Id流过，则第二运算放大器AMP2的反相(-)输入端子的电压减小，且当第二运算放大器AMP2和切换用PMOS晶体管SPMOS作为缓冲(Buffer)执行操作时，第二运算放大器AMP2的非反相(+)输入端子的电压将会与反相(-)输入端子的电压相同地减小。
据此，在第二电阻电路300的第二电阻R12中流过电流，而且第一运算放大器AMP1的非反相(+)输入端子的反馈电压Vfb也减小，于是变得与第一运算放大器AMP1的反相(-)输入端子的基准电压Vref相同。所谓的所述第一运算放大器AMP1的非反相(+)输入端子的反馈电压Vfb与第一运算放大器AMP1的反相(-)输入端子的基准电压Vref相同，是指第一电阻电路200的第一电阻R11和第二电阻电路300的第二电阻R12中流过的电流的基准电流Iref相同。
如上所述，第一运算放大器AMP1可利用第一栅极电压Vg1而控制所述调节电路500的第一NMOS晶体管NMOS1的栅极和所述输出电路600的第二NMOS晶体管NMOS2的栅极，接着所述缓冲电路700的第二运算放大器AMP2可通过控制而使输出电路600的第二NMOS晶体管NMOS2的漏极电压与所述调节电路500的第一NMOS晶体管NMOS1的漏极电压相同。
据此，如上所述，如果第一NMOS晶体管NMOS1及第二NMOS晶体管NMOS2的栅极电压相同且第一NMOS晶体管NMOS1及第二NMOS晶体管NMOS2的漏极电压相同，则流过所述第一NMOS晶体管NMOS1及第二NMOS晶体管NMOS2的内部电流和驱动电流将会以基于尺寸比例的大小而流动。
参考图1和图3，所述驱动电路400可包括第三运算放大器AMP3。
所述第三运算放大器AMP3可包括：反相(-)输入端子，通过所述电流源100而连接于工作电压VDD的供应端子，并通过所述第一电阻电路200而连接于接地端，从而接受由所述第一电阻电路200确定的基准电压Vref的输入；非反相(+)输入端子，通过所述第二电阻电路300而连接于接地端，并接受由所述第二电阻电路300提供的反馈电压Vfb的输入；输出端，根据所述基准电压Vref和所述反馈电压Vfb而将第一栅极电压Vg1提供给所述调节电路500和所述输出电路600。
所述第三运算放大器AMP3可提供以如下方式得到调节的第一栅极电压Vg1：使通过非反相(+)输入端子而输入的所述反馈电压Vfb随从通过反相(-)输入端子而输入的所述基准电压Vref。
所述调节电路500可包括：第一PMOS晶体管PMOS1，接入到工作电压VDD的供应端子与所述切换器电路800之间，用于根据所述第一栅极电压Vg1而提供通过源极-漏极流过的所述内部电流Iint。
所述第一PMOS晶体管PMOS1可根据所述第一栅极电压Vg1的电平大小而调节所述内部电流Iint。
所述输出电路600可包括：作为高边开关SW-H11的第二PMOS晶体管PMOS2，接入到工作电压VDD的供应端子与低边开关SW-L11之间，用于根据所述第一栅极电压Vg1而提供通过源极-漏极流过的驱动电流。
所述第二PMOS晶体管PMOS2可根据所述第一栅极电压Vg1的电平大小而调节所述驱动电流Id。
此时，所述驱动电流Id可根据第一PMOS晶体管PMOS1与第二PMOS晶体管PMOS2的尺寸比例而确定。作为一例，当第一PMOS晶体管PMOS1与第二PMOS晶体管PMOS2的尺寸比例为1:400时，所述驱动电流Id可成为所述基准电流Iref的400倍。
所述缓冲电路700可包括第四运算放大器AMP4。
所述第四运算放大器AMP4可包括：非反相(+)输入端子，接受所述调节电路500的漏极电压的输入；反相(-)输入端子，接受所述输出电路600的漏极电压的输入；输出端，根据所述两个漏极电压而将第二栅极电压Vg2提供给所述切换器电路800。
所述第四运算放大器AMP4可提供以如下方式得到调节的第二栅极电压Vg2：使通过非反相(+)输入端子而输入的所述调节电路500的漏极电压随从通过反相(-)输入端子而输入的所述输出电路600的漏极电压。
所述切换器电路800可包括：切换用NMOS晶体管SNMOS，接入到所述调节电路500的漏极与所述第二电阻电路300之间，并根据所述第二栅极电压Vg2而调节所述内部电流Iint。
所述切换用NMOS晶体管SNMOS可根据所述第二栅极电压Vg2的电平大小而调节所述内部电流Iint。
参考图1和图2，作为一例，通过所述调节电路500而将所述基准电压Vref与反馈电压Vfb控制成相同，此时，输入到所述驱动电路400的基准电压Vref如同下列数学式1和数学式2所示，最大电压Vref_max可以是工作电压VDD，最小电压Vref_min可以是从工作电压VDD中减去施加于第一电阻电路200的第一电阻R11的两端的电压Iref_max*R11的电压[VDD-(Iref*R11)]。
[数学式1]
Vre_max＝VDD
[数学式2]
Vref_min＝VDD-Iref_max*R11
参考所述数学式1和数学式2，在工作电压VDD为2.6V，最大基准电流Iref_max为500uA，第一电阻R11为2K欧姆(ohm)的情况下，第一运算放大器AMP1的输入电压范围可成为2.6V～1.6V。据此，第一运算放大器AMP1需要在1.6V～2.6V的输入范围内工作，因此如图4所示，可由包含NMOS晶体管的差分放大器结构实现。
并且，参考图1和图2，通过所述缓冲电路700而将所述调节电路500的漏极电压VN3与所述输出电路600的漏极电压VN4控制成相同，此时，所述漏极电压VN4如同下列数学式3和数学式4所示，最大电压VN4_max可为工作电压VDD，最小电压VN4_min可为从工作电压VDD中减去由驱动电流Id和负载的电阻Rload确定的电压的电压。
[数学式3]
VN4_max＝VDD
[数学式4]
VN4_min＝VDD-Id_max*Rload
参考所述数学式3和数学式4，在工作电压VDD为2.6V且负载电阻Rload为11欧姆(ohm)的情况下，最大驱动电流Id_max成为200mA，因此所述第二运算放大器AMP2的输入电压范围可成为2.6V～0.4V。据此，所述第二运算放大器AMP2需要在0.4V～2.6V的输入范围内操作，因此如图5所示，可由包含NMOS晶体管和PMOS晶体管的差分放大器结构实现。
考察图1和图3所示的电流驱动器的操作，当基准电流Iref为0时，从电流驱动器输出的驱动电流Id也应当成为0，在此情况下，第三运算放大器AMP3提供高边(High)电平的第一栅极电压Vg1，输出电路600的第二PMOS晶体管PMOS2成为关闭(OFF)状态，于是从电流驱动器输出的驱动电流Id和输出电压为0V，因此第四运算放大器AMP4的反相(-)输入端子的电压成为0V，并与第四运算放大器AMP4和切换用NMOS晶体管SNMOS一起执行缓冲操作，从而使第四运算放大器AMP4的非反相(+)输入端子的电压也成为0V。另外，为了使第四运算放大器AMP4的非反相(+)输入端子的电压成为0V，所述切换用NMOS晶体管SNMOS需要成为导通(ON)状态。
接着，如果所述基准电流Iref增加，则第三运算放大器AMP3的反相(-)输入端子的电压增加，因此从第三运算放大器AMP3输出的第一栅极电压Vg1逐渐成为低(Low)电平，并使输出电路600的第二PMOS晶体管PMOS2成为导通状态，于是驱动电流Id将会增加。如果驱动电流Id增加，则第四运算放大器AMP4的反相(-)输入端子的电压上升，且当第四运算放大器AMP4与切换用NMOS晶体管SNMOS作为缓冲器执行操作时，所述第四运算放大器AMP4的非反相(+)输入端子的电压变得与反相(-)输入端子的电压相同。
据此，通过调节电路500的第一PMOS晶体管PMOS1和切换用NMOS晶体管SNMOS，第二电阻电路300的第二电阻R22中流过电流，而且第二电阻R22的电压上升，并使第三运算放大器AMP3的非反相(+)输入端子的电压变得与反相(-)输入端子的电压相同。
如前所述，如果调节电路500的第一PMOS晶体管PMOS1与输出电路600的第二PMOS晶体管PMOS2的栅极电压和漏极电压相同，则流过的电流与两个晶体管的尺寸比成比例，因此驱动电流Id将会以基准电流Iref的尺寸倍率(例如400倍)大小的电流流动。
所述第三运算放大器AMP3的输入电压范围为：最小电压为0电压而最大电压则是由最大基准电流Iref和第一电阻R21确定的电压Iref_max*R21，例如，当工作电压VDD为2.6V、最大基准电流Iref_max为500uA、第二电阻R22为2K欧姆(ohm)时，第三运算放大器AMP3的输入电压范围可为0V～1V。因此，第三运算放大器AMP3需要以0V～1V的输入电压执行操作，所以如图6所示，可由包括PMOS的差分放大器的结构实现。
如果上述的电压为NMOS晶体管的阈值电压以上，则如图4所示，可仅由NMOS晶体管实现。
图4为图2的驱动放大电路的示例图。参考图4，所述驱动电路400可由包括2个NMOS晶体管M11、M12的差分放大器结构实现。
由于上述电压可成为低于NMOS晶体管的阈值电压的电压，因此如图5所示，可包含NMOS晶体管和PMOS晶体管而实现。
图5为图2的缓冲放大电路的示例图。参考图5，所述缓冲电路700可由包括2个NMOS晶体管M11、M12以及2个PMOS晶体管M13、M14的差分放大器结构实现。
另外，参考图3，作为一例，通过所述驱动电路400而将所述基准电压Vref与反馈电压Vfb控制为相同，此时，所述基准电压Vref成为施加于第一电阻电路200的两端的电压Iref*R22，在该电压为NMOS晶体管的阈值电压以下的情况下，如图6所示，可仅由PMOS晶体管实现。
图6为图3的驱动放大电路的示例图。参考图6，所述驱动电路400可由包括2个PMOS晶体管M13、M14的差分放大器结构实现。
图7为根据本发明的一个实施例的基准电流及输出电流的线性变化示例图。
如图7所示的基准电流Iref和驱动电流Id的曲线图为基于DC模拟的结果曲线图，如图7所示的基准电流Iref和驱动电流Id的曲线图示出对应于基准电流Iref以0～500uA变化的情形的驱动电流Id的变化。
图8为根据本发明的一个实施例的基准电流和输出电流的阶段性变化示例图，图9为图8的一段时段内(195msec～205msec)的基准电流和输出电流的示例图。
如图8所示的基准电流Iref和驱动电流Id的波形曲线图为基于瞬态模拟(Transient Simulation)的结果波形，如图8所示的基准电流Iref和驱动电流Id的波形曲线图示出如下的驱动电流Id：被寄存器(Register)所控制，基于数字/模拟转换(DAC)的基准电流Iref具有0～500uA的电流范围，并处于以0.5uA步级(step)增加的时机。
如图9所示的波形曲线图是在图8的波形曲线图中将作为一部分时间区间的195msec～205msec时段内的波形曲线图放大而示出的波形曲线图。
参考图7、图8及图9所示的基准电流Iref和驱动电流Id的曲线图可知，随着基准电流Iref增加，驱动电流Id也增加，作为一例，当基准电流Iref为200uA时，驱动电流Id为80mA，其具有基准电流Iref的约400倍的电流值。
图10为根据本发明的一实施例的线性电流驱动器的应用示例图。
参考图10，根据本发明的一实施例的线性电流驱动器可形成为全桥式(Full-Bridge Type)以用于驱动负载50。
如图10所示，根据本发明的一实施例的线性电流驱动器可包括：高边驱动器，用于驱动高边开关SW-H11、SW-H12，该高边开关SW-H11、SW-H12接入到负载50与工作电压VDD的供应端子之间；低边驱动器，用于驱动低边开关SW-L11、SW-L12，该低边开关SW-L11、SW-L12接入到所述负载50与接地端之间。
所述低边驱动器可采用如图2所示的线性电流驱动器，所述高边驱动器可采用如图3所示的线性电流驱动器。
图11的(a)和(b)为图10的操作示例图，并示出根据本发明的一实施例的线性电流驱动器应用于音圈电机(VCM)的情形的示例，所述音圈电机(VCM)仅为关于负载的一例，本发明并不局限于此。
参考图11的(a)，驱动电流可通过第一电流路径PH1而流动，所述第一电流路径PH1经过作为高边开关的SW-H11和作为低边开关的SW-L12。
参考图11的(b)，驱动电流可通过第二电流路径PH2而流动，所述第二电流路径PH2经过作为高边开关的SW-H12和作为低边开关的SW-L11。

Claims (13)

1.一种线性电流驱动器，包括：
电流源，生成基准电流；
第一电阻电路，将所述基准电流转换成基准电压；
第二电阻电路，生成反馈电压；
驱动电路，根据所述基准电压和所述反馈电压而提供第一栅极电压；
调节电路，根据所述第一栅极电压而提供被调节后的内部电流，以使所述反馈电压随从所述基准电压；
输出电路，连接于与负载相连的输出端，根据所述第一栅极电压而提供成为所述内部电流的n倍的驱动电流，并向所述输出端提供漏极电压，其中，n为正整数；
缓冲电路，提供被调节后的第二栅极电压以使所述调节电路的漏极电压随从所述输出电路的漏极电压；以及
切换器电路，接入到所述第二电阻电路与所述调节电路之间，根据所述第二栅极电压而调节所述内部电流。
2.如权利要求1所述的线性电流驱动器，其中，所述第一电阻电路在工作电压的供应端子与接地端之间串联到所述电流源，且包括第一电阻。
3.如权利要求1所述的线性电流驱动器，其中，所述第二电阻电路接入到操作电压的供应端子与所述驱动电路之间或者所述驱动电路与接地端之间，且包括第二电阻。
4.如权利要求1所述的线性电流驱动器，其中，所述驱动电路包括第一运算放大器，所述第一运算放大器包括：
反相输入端子，通过所述电流源而连接于接地端，并通过所述第一电阻电路而连接于工作电压的供应端子，从而接受由所述第一电阻电路确定的基准电压的输入；
非反相输入端子，通过所述第二电阻电路而连接于所述工作电压的供应端子，并接受由所述第二电阻电路提供的反馈电压的输入；以及
输出端，根据所述基准电压和所述反馈电压而将第一栅极电压提供给所述调节电路和所述输出电路。
5.如权利要求4所述的线性电流驱动器，其中，所述调节电路包括：
第一NMOS晶体管，接入到所述切换器电路与接地端之间，根据所述第一栅极电压而提供通过漏极-源极流过的所述内部电流。
6.如权利要求5所述的线性电流驱动器，其中，所述输出电路包括：
作为低边开关的第二NMOS晶体管，接入到高边开关与接地端之间，根据所述第一栅极电压而提供通过漏极-源极流过的驱动电流。
7.如权利要求6所述的线性电流驱动器，其中，所述缓冲电路包括第二运算放大器，所述第二运算放大器包括：
非反相输入端子，接受所述调节电路的漏极电压的输入；
反相输入端子，接受所述输出电路的漏极电压的输入；以及
输出端，根据所述两个漏极电压而将第二栅极电压提供给所述切换器电路。
8.如权利要求7所述的线性电流驱动器，其中，所述切换器电路包括：
切换用PMOS晶体管，接入到所述第二电阻电路与所述调节电路的漏极之间，根据所述第二栅极电压而调节所述内部电流。
9.如权利要求1所述的线性电流驱动器，其中，所述驱动电路包括第三运算放大器，所述第三运算放大器包括：
反相输入端子，通过所述电流源而连接于工作电压的供应端子，并通过所述第一电阻电路而连接于接地端，从而接受由所述第一电阻电路确定的基准电压的输入；
非反相输入端子，通过所述第二电阻电路而连接于接地端，并接受由所述第二电阻电路提供的反馈电压的输入；以及
输出端，根据所述基准电压和所述反馈电压而将第一栅极电压提供给所述调节电路和所述输出电路。
10.如权利要求9所述的线性电流驱动器，其中，所述调节电路包括：
第一PMOS晶体管，接入到工作电压的供应端子与所述切换器电路之间，根据所述第一栅极电压而提供通过源极-漏极流过的所述内部电流。
11.如权利要求10所述的线性电流驱动器，其中，所述输出电路包括：
作为高边开关的第二PMOS晶体管，接入到工作电压的供应端子与低边开关之间，根据所述第一栅极电压而提供通过源极-漏极流过的驱动电流。
12.如权利要求11所述的线性电流驱动器，其中，所述缓冲电路包括第四运算放大器，所述第四运算放大器包括：
非反相输入端子，接受所述调节电路的漏极电压的输入；
反相输入端子，接受所述输出电路的漏极电压的输入；以及
输出端，根据所述两个漏极电压而将第二栅极电压提供给所述切换器电路。
13.如权利要求12所述的线性电流驱动器，其中，所述切换器电路包括：
切换用NMOS晶体管，接入到所述调节电路的漏极与所述第二电阻电路之间，根据所述第二栅极电压而调节所述内部电流。
CN201611001744.0A 2016-04-08 2016-11-14 线性电流驱动器 Active CN107272793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0043207 2016-04-08
KR1020160043207A KR102449361B1 (ko) 2016-04-08 2016-04-08 선형 전류 드라이버

Publications (2)

Publication Number Publication Date
CN107272793A CN107272793A (zh) 2017-10-20
CN107272793B true CN107272793B (zh) 2019-07-26

Family

ID=60052642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611001744.0A Active CN107272793B (zh) 2016-04-08 2016-11-14 线性电流驱动器

Country Status (2)

Country Link
KR (1) KR102449361B1 (zh)
CN (1) CN107272793B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366999B (zh) * 2020-11-02 2022-03-08 普冉半导体(上海)股份有限公司 一种音圈马达驱动电路及其方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543046A (zh) * 2003-04-16 2004-11-03 罗姆股份有限公司 电源设备
CN101083467A (zh) * 2006-05-30 2007-12-05 罗姆股份有限公司 电流输出型数字模拟变换器及其负载驱动装置和电子设备
CN101226412A (zh) * 2007-01-18 2008-07-23 株式会社理光 恒流电路及使用恒流电路的发光二极管驱动装置
CN101498950A (zh) * 2008-12-25 2009-08-05 四川登巅微电子有限公司 带反馈调节的电流镜像电路和方法
CN101617471A (zh) * 2006-09-13 2009-12-30 剑桥企业有限公司 功率半导体器件的控制方法和电路
CN101902207A (zh) * 2009-05-29 2010-12-01 瑞萨电子株式会社 偏置电路、高功率放大器和便携信息终端
CN105446403A (zh) * 2014-08-14 2016-03-30 登丰微电子股份有限公司 低压差线性稳压器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092687B2 (ja) 2007-10-25 2012-12-05 富士通株式会社 増幅装置及びＧｍ補償バイアス回路
JP5703950B2 (ja) * 2011-05-13 2015-04-22 富士電機株式会社 電圧電流変換回路
TWI447556B (zh) * 2011-06-14 2014-08-01 Novatek Microelectronics Corp 快速反應電流源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543046A (zh) * 2003-04-16 2004-11-03 罗姆股份有限公司 电源设备
CN101083467A (zh) * 2006-05-30 2007-12-05 罗姆股份有限公司 电流输出型数字模拟变换器及其负载驱动装置和电子设备
CN101617471A (zh) * 2006-09-13 2009-12-30 剑桥企业有限公司 功率半导体器件的控制方法和电路
CN101226412A (zh) * 2007-01-18 2008-07-23 株式会社理光 恒流电路及使用恒流电路的发光二极管驱动装置
CN101498950A (zh) * 2008-12-25 2009-08-05 四川登巅微电子有限公司 带反馈调节的电流镜像电路和方法
CN101902207A (zh) * 2009-05-29 2010-12-01 瑞萨电子株式会社 偏置电路、高功率放大器和便携信息终端
CN105446403A (zh) * 2014-08-14 2016-03-30 登丰微电子股份有限公司 低压差线性稳压器

Also Published As

Publication number Publication date
KR102449361B1 (ko) 2022-09-30
CN107272793A (zh) 2017-10-20
KR20170115702A (ko) 2017-10-18

Similar Documents

Publication Publication Date Title
CN107727925B (zh) 一种高精度宽范围峰值电流采样电路
CN100565417C (zh) 恒电流电路和使用了它的电源装置及发光装置
US7646242B2 (en) Operational amplifier circuit, constant voltage circuit using the same, and apparatus using the constant voltage circuit
US9024678B2 (en) Current sensing circuit arrangement for output voltage regulation
CN100578587C (zh) 电流驱动电路
CN107548202B (zh) 电压电流变换电路及负载驱动电路
US9294057B2 (en) Efficient low noise high speed amplifier
JPWO2006016456A1 (ja) 回路の保護方法、保護回路およびそれを利用した電源装置
US10082812B2 (en) Low dropout voltage regulator
CN106774580A (zh) 一种快速瞬态响应高电源抑制比的ldo电路
CN101388201A (zh) 电压产生电路
CN101083467A (zh) 电流输出型数字模拟变换器及其负载驱动装置和电子设备
US20150372592A1 (en) Apparatus and methods for low voltage high psrr systems
CN108287588B (zh) 电压调整器
JP2011166724A (ja) 電流駆動回路およびそれを用いた発光装置
CN107272793B (zh) 线性电流驱动器
CN107193317B (zh) 稳压器
JP2017123091A (ja) レギュレータ
US10205378B2 (en) Circuit and method for high-accuracy current sensing
TWI418240B (zh) Electronic Load Simulation Device for Semiconductor Components
CN103729012A (zh) 一种耐高压电路及耐高压恒流源电路
US7282902B2 (en) Voltage regulator apparatus
CN110785925B (zh) 跨导放大器和芯片
CN108362929B (zh) 双路正端电流采样模块、采样电路、开关电路及采样方法
EP2178209A1 (en) Chopper-type comparator and a/d converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant