CN107257241B - 鉴相器和时钟与数据恢复电路 - Google Patents

鉴相器和时钟与数据恢复电路 Download PDF

Info

Publication number
CN107257241B
CN107257241B CN201710622981.7A CN201710622981A CN107257241B CN 107257241 B CN107257241 B CN 107257241B CN 201710622981 A CN201710622981 A CN 201710622981A CN 107257241 B CN107257241 B CN 107257241B
Authority
CN
China
Prior art keywords
sampling
data
polarity
symbol
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710622981.7A
Other languages
English (en)
Other versions
CN107257241A (zh
Inventor
康裕航
李志才
巫朝发
宋琳
黄志正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201710622981.7A priority Critical patent/CN107257241B/zh
Publication of CN107257241A publication Critical patent/CN107257241A/zh
Application granted granted Critical
Publication of CN107257241B publication Critical patent/CN107257241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种鉴相器和时钟与数据恢复电路。其中，该鉴相器包括：数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号。本发明解决了由于现有获取边沿采样信息过程中，采用传统的Bang‑Bang鉴相器的CDR电路导致功耗大的技术问题。

Description

鉴相器和时钟与数据恢复电路
技术领域
本发明涉及集成电路领域，具体而言，涉及一种鉴相器和时钟与数据恢复电路。
背景技术
在各类数据传输接口电路中，接收端需要通过时钟与数据恢复(Clock and DataRecovery，简称CDR)电路对发送端发出的数据进行重定时。在CDR电路中，需要使用鉴相器来判断所恢复的时钟信号与数据码元之间的相位关系，从而通过反馈环路对时钟信号进行调节以获得最佳采样点。
Bang-Bang鉴相器是目前CDR电路中常用的一种鉴相器，传统Bang-Bang鉴相器的电路结构如图1所示，图1是传统Bang-Bang鉴相器的电路结构图，它包含了数据采样电路、边沿采样电路和逻辑电路。其基本鉴相原理如图2所示，图2是传统Bang-Bang鉴相器的基本原理图，边沿采样时钟CKEn与数据采样时钟CKDn和CKDn+1之间的时间间隔为1/2个码间间隔，Dn为第n个码元的采样结果，Dn+1为第n+1个码元的采样结果，En为对第n个和第n+1个码元之间的数据转换边沿进行采样的结果。如果：
En＝Dn，
则时钟的相位超前；如果：
En＝Dn+1，
则时钟的相位滞后。
当环路锁定时，边沿采样点位于数据转换边沿的中点，数据采样点位于码元正中间，即获得最佳采样点。
由于需要获取边沿采样信息，采用Bang-Bang鉴相器的CDR电路需要对接收到的数据流进行2倍过采样(使用2个时钟边沿对同一个码元采样)，因此功耗较大。另外，在高速的设计中，通常采用同源多相位时钟作为数据采样时钟和边沿采样时钟，时钟之间会存在相位失配的问题。
针对上述由于现有获取边沿采样信息过程中，采用传统的Bang-Bang鉴相器的CDR电路导致功耗大的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种鉴相器和时钟与数据恢复电路，以至少解决由于现有获取边沿采样信息过程中，采用传统的Bang-Bang鉴相器的CDR电路导致功耗大的技术问题。
根据本发明实施例的一个方面，提供了一种鉴相器，包括：数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号。
可选的，积分比较电路包括：积分器和比较器，其中，积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数；比较器，用于对积分器积分后的积分结果进行量化，得到量化后的数字信号。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟超前时，积分比较电路中的积分器对第n个码元的积分时间大于对第n+1个码元的积分时间，得到积分的结果极性为正；积分比较电路中的比较器依据积分的结果极性输出结果En为正，与对第n个码元的数据采样序列中的采样结果Dn相同；其中，与对第n个码元的数据采样序列中的采样结果Dn相同表示为：En＝Dn。
进一步地，可选的，第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟滞后时，积分比较电路中的积分器对第n个码元的积分时间小于对第n+1个码元的积分时间，得到积分的结果极性为负；积分比较电路中的比较器依据积分的结果极性输出结果En为负，与对第n+1个码元的数据采样序列中的采样结果Dn+1相同；其中，与对第n+1个码元的数据采样序列中的采样结果Dn+1相同表示为：En＝Dn+1。
进一步地，可选的，第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当环路锁定时，数据采样点位于码元正中间，得到最佳采样点。
根据本发明实施例的另一方面，还提供了一种时钟与数据恢复电路，包括：鉴相器的输入端，用于接收数据流；鉴相器的输出端与电荷泵的输入端连接，电荷泵的输出端与环路滤波器的输入端连接，环路滤波器的输出端与压控振荡器的输入端连接，其中，鉴相器通过对数据流进行波特率采样，得到数据采样序列；对数据流进行积分比较后，得到量化后的数字信号；依据并数据采样序列和量化后的数字信号，输出对应的电平信号；鉴相器还用于输出恢复出的数据，压控振荡器还用于输出恢复出的时钟信号。
可选的，鉴相器，包括：数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号；其中，积分比较电路包括：积分器和比较器，其中，积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数；比较器，用于对积分器积分后的积分结果进行量化，得到量化后的数字信号。
可选的，电荷泵包括：开关式调整器升压泵、无调整电容式电荷泵或可调整电容式电荷泵。
在本发明实施例中，通过数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号，达到了降低功耗的目的，从而实现了CDR电路所需的时钟信号数量仅为使用传统Bang-Bang鉴相器时的一半，这将使整个CDR电路的功耗显著减小的技术效果，进而解决了由于现有获取边沿采样信息过程中，采用传统的Bang-Bang鉴相器的CDR电路导致功耗大的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是传统Bang-Bang鉴相器的电路结构图；
图2是传统Bang-Bang鉴相器的基本原理图；
图3是根据本发明实施例的鉴相器的结构示意图；
图4是根据本发明实施例的一种鉴相器中积分比较电路的结构示意图；
图5是根据本发明实施例的一种鉴相器中Bang-Bang鉴相器的基本原理的示意图；
图6是根据本发明实施例的时钟与数据恢复电路的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请涉及的技术名词：
CDR：Clock and Data Recovery，时钟与数据恢复；
压控振荡器：VCO。
实施例一
根据本发明实施例，提供了一种鉴相器实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图3是根据本发明实施例的鉴相器的结构示意图，如图3所示，该鉴相器包括：
数据采样电路31，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路32，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路33，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号。
具体的，如图3所示，本申请实施例提供的鉴相器包括：数据采样电路31、数据采样电路31和逻辑电路33，本申请实施例提供的鉴相器采用了一种积分比较电路来代替传统Bang-Bang鉴相器中的边沿采样电路。
其中，通过数据采样电路31对数据流进行波特率采样，得到数据采样序列；再由积分比较电路32对数据流进行积分比较后，得到量化后的数字信号；最终根据逻辑电路33依据数据采样序列和量化后的数字信号，输出对应的电平信号。
需要说明的是本申请提供的鉴相器可以包括：波特率Bang-Bang鉴相器。
在本发明实施例中，通过数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号，达到了降低功耗的目的，从而实现了CDR电路所需的时钟信号数量仅为使用传统Bang-Bang鉴相器时的一半，这将使整个CDR电路的功耗显著减小的技术效果，进而解决了由于现有获取边沿采样信息过程中，采用传统的Bang-Bang鉴相器的CDR电路导致功耗大的技术问题。
可选的，积分比较电路32包括：积分器和比较器，其中，积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数；比较器，用于对积分器积分后的积分结果进行量化，得到量化后的数字信号。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟超前时，积分比较电路中的积分器对第n个码元的积分时间大于对第n+1个码元的积分时间，得到积分的结果极性为正；积分比较电路中的比较器依据积分的结果极性输出结果En为正，与对第n个码元的数据采样序列中的采样结果Dn相同；其中，与对第n个码元的数据采样序列中的采样结果Dn相同表示为：En＝Dn。
进一步地，可选的，第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟滞后时，积分比较电路中的积分器对第n个码元的积分时间小于对第n+1个码元的积分时间，得到积分的结果极性为负；积分比较电路中的比较器依据积分的结果极性输出结果En为负，与对第n+1个码元的数据采样序列中的采样结果Dn+1相同；其中，与对第n+1个码元的数据采样序列中的采样结果Dn+1相同表示为：En＝Dn+1。
进一步地，可选的，第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
可选的，在数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当环路锁定时，数据采样点位于码元正中间，得到最佳采样点。
具体的，图4是根据本发明实施例的一种鉴相器中积分比较电路的结构示意图，如图4所示，积分器401自第n个采样时钟边沿403(CKDn)起始，至第n+1个采样时钟404(CKDn+1)的边沿结束，对输入数据进行积分，然后将积分结果通过比较器402量化为数字信号405(En)。
图3所示的波特率Bang-Bang鉴相器的基本原理如图5所示。图5是根据本发明实施例的一种鉴相器中Bang-Bang鉴相器的基本原理的示意图，如图5所示，假设第n个码元的极性为正(即，极性为正表示为1)，第n+1个码元的极性为负(极性为负表示为0)。当采样时钟超前时，积分器401对第n个码元的积分时间大于对第n+1个码元的积分时间，因此总体积分的结果极性为正，比较器402的输出结果405(En)为1，与对第n个码元的采样结果Dn相同，即：
En＝Dn；
类似地，当采样时钟滞后时，积分器401对第n个码元的积分时间小于对第n+1个码元的积分时间，此时有：
En＝Dn+1；
当环路锁定时，数据采样点位于码元正中间，即获得最佳采样点。
实施例二
根据本发明实施例的另一方面，还提供了一种时钟与数据恢复电路，图6是根据本发明实施例的时钟与数据恢复电路的结构示意图，如图6所示，该时钟与数据恢复电路包括：
鉴相器61的输入端，用于接收数据流；鉴相器61的输出端与电荷泵62的输入端连接，电荷泵62的输出端与环路滤波器63的输入端连接，环路滤波器63的输出端与压控振荡器64的输入端连接，其中，鉴相器61通过对数据流进行波特率采样，得到数据采样序列；对数据流进行积分比较后，得到量化后的数字信号；依据并数据采样序列和量化后的数字信号，输出对应的电平信号；鉴相器61还用于输出恢复出的数据，压控振荡器64还用于输出恢复出的时钟信号。
具体的，本申请提供一种时钟与数据恢复CDR电路，包含上述波特率Bang-Bang鉴相器。图6为该CDR电路的一种实施例的结构示意图。该CDR电路包含了图3所示的波特率Bang-Bang鉴相器、电荷泵、环路滤波器和压控振荡器(VCO)。恢复出的数据由鉴相器输出61，恢复出的时钟信号由VCO 64输出。
在本发明实施例中，通过鉴相器的输入端，用于接收数据流；鉴相器的输出端与电荷泵的输入端连接，电荷泵的输出端与环路滤波器的输入端连接，环路滤波器的输出端与压控振荡器的输入端连接，其中，鉴相器通过对数据流进行波特率采样，得到数据采样序列；对数据流进行积分比较后，得到量化后的数字信号；依据并数据采样序列和量化后的数字信号，输出对应的电平信号；鉴相器还用于输出恢复出的数据，压控振荡器还用于输出恢复出的时钟信号，达到了降低功耗的目的，从而实现了CDR电路所需的时钟信号数量仅为使用传统Bang-Bang鉴相器时的一半，这将使整个CDR电路的功耗显著减小的技术效果，进而解决了由于现有获取边沿采样信息过程中，采用传统的Bang-Bang鉴相器的CDR电路导致功耗大的技术问题。
可选的，鉴相器61，包括：数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号；其中，积分比较电路包括：积分器和比较器，其中，积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数；比较器，用于对积分器积分后的积分结果进行量化，得到量化后的数字信号。
可选的，电荷泵62包括：开关式调整器升压泵、无调整电容式电荷泵或可调整电容式电荷泵。
综上，本申请提供的时钟与数据恢复电路若采用本发明所提供的波特率Bang-Bang鉴相器，CDR电路所需的时钟信号数量仅为使用传统Bang-Bang鉴相器时的一半，这将使整个CDR电路的功耗显著减小，同时使得电路设计中多相位时钟匹配的困难得到了缓解。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种鉴相器，其特征在于，包括：
数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；
积分比较电路，用于对所述数据流进行积分比较后，得到量化后的数字信号；
所述积分比较电路包括：积分器和比较器，其中，所述积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数；
逻辑电路，用于依据所述数据采样序列和所述量化后的数字信号，输出对应的电平信号。
2.根据权利要求1所述的鉴相器，其特征在于，所述比较器，用于对所述积分器积分后的积分结果进行量化，得到所述量化后的数字信号。
3.根据权利要求1或2所述的鉴相器，其特征在于，
在所述数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟超前时，所述积分比较电路中的积分器对所述第n个码元的积分时间大于对所述第n+1个码元的积分时间，得到积分的结果极性为正；
所述积分比较电路中的比较器依据所述积分的结果极性输出结果En为正，与对所述第n个码元的所述数据采样序列中的采样结果Dn相同；
其中，所述与对所述第n个码元的所述数据采样序列中的采样结果Dn相同表示为：En＝Dn。
4.根据权利要求3所述的鉴相器，其特征在于，所述第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
5.根据权利要求1或2所述的鉴相器，其特征在于，
在所述数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当采样时钟滞后时，所述积分比较电路中的积分器对所述第n个码元的积分时间小于对所述第n+1个码元的积分时间，得到积分的结果极性为负；
所述积分比较电路中的比较器依据所述积分的结果极性输出结果En为负，与对所述第n+1个码元的所述数据采样序列中的采样结果Dn+1相同；
其中，所述与对所述第n+1个码元的所述数据采样序列中的采样结果Dn+1相同表示为：En＝Dn+1。
6.根据权利要求5所述的鉴相器，其特征在于，所述第n个码元的极性为正表示为1，第n+1个码元的极性为负表示为0。
7.根据权利要求1或2所述的鉴相器，其特征在于，
在所述数据流中的第n个码元的极性为正，第n+1个码元的极性为负的情况下，当环路锁定时，数据采样点位于码元正中间，得到最佳采样点。
8.一种时钟与数据恢复电路，其特征在于，包括：
鉴相器的输入端，用于接收数据流；所述鉴相器的输出端与电荷泵的输入端连接，所述电荷泵的输出端与环路滤波器的输入端连接，所述环路滤波器的输出端与压控振荡器的输入端连接，其中，所述鉴相器通过对数据流进行波特率采样，得到数据采样序列；对所述数据流进行积分比较后，得到量化后的数字信号；依据并所述数据采样序列和所述量化后的数字信号，输出对应的电平信号；所述鉴相器还用于输出恢复出的数据，所述压控振荡器还用于输出恢复出的时钟信号；
所述鉴相器，包括：积分器和比较器，其中，所述积分器，用于由第n个采样时钟的边沿CKDn起始至第n+1个采样时钟的边沿CKDn+1结束，对输入数据进行积分，其中，n为自然数。
9.根据权利要求8所述的时钟与数据恢复电路，其特征在于，所述鉴相器，还包括：
数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；
积分比较电路，用于对所述数据流进行积分比较后，得到量化后的数字信号；
逻辑电路，用于依据所述数据采样序列和所述量化后的数字信号，输出对应的电平信号；
所述比较器，用于对所述积分器积分后的积分结果进行量化，得到所述量化后的数字信号。
10.根据权利要求8所述的时钟与数据恢复电路，其特征在于，所述电荷泵包括：开关式调整器升压泵、无调整电容式电荷泵或可调整电容式电荷泵。
CN201710622981.7A 2017-07-26 2017-07-26 鉴相器和时钟与数据恢复电路 Active CN107257241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710622981.7A CN107257241B (zh) 2017-07-26 2017-07-26 鉴相器和时钟与数据恢复电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710622981.7A CN107257241B (zh) 2017-07-26 2017-07-26 鉴相器和时钟与数据恢复电路

Publications (2)

Publication Number Publication Date
CN107257241A CN107257241A (zh) 2017-10-17
CN107257241B true CN107257241B (zh) 2023-11-10

Family

ID=60025787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710622981.7A Active CN107257241B (zh) 2017-07-26 2017-07-26 鉴相器和时钟与数据恢复电路

Country Status (1)

Country Link
CN (1) CN107257241B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787615B (zh) * 2018-12-29 2023-04-14 光梓信息科技（上海）有限公司 鉴频器、pam4时钟数据频率锁定方法、恢复方法及电路
CN114710152B (zh) * 2022-02-11 2024-04-30 北京大学 一种使用交替边沿的波特率鉴相器电路
CN117938148A (zh) * 2022-10-25 2024-04-26 华为技术有限公司 鉴相器及其工作方法、时钟与数据恢复电路、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179371A (zh) * 2006-11-09 2008-05-14 大唐移动通信设备有限公司 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环
CN104539285A (zh) * 2013-12-19 2015-04-22 复旦大学 数据时钟恢复电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057840A1 (ja) * 2003-12-08 2005-06-23 Nec Corporation クロックデータ再生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179371A (zh) * 2006-11-09 2008-05-14 大唐移动通信设备有限公司 提取全球定位系统同步时钟的时钟锁相方法及时钟锁相环
CN104539285A (zh) * 2013-12-19 2015-04-22 复旦大学 数据时钟恢复电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DTMB接收机定时恢复算法及其高效VLSI实现;张阳;陈;巫建明;曾晓洋;;小型微型计算机系统(10);全文 *
基于FPGA的E1时钟恢复方案的设计和实现;何岸;何能正;董建云;;光通信技术(07);全文 *
基于FPGA的积分型数字锁相环的设计与实现;崔建庆,石江宏;现代电子技术(22);101-103 *
崔建庆,石江宏.基于FPGA的积分型数字锁相环的设计与实现.现代电子技术.2006,(22),101-103. *

Also Published As

Publication number Publication date
CN107257241A (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
US8442173B2 (en) Apparatus and method for clock and data recovery
JP5848460B2 (ja) バーストモードパルス幅変調（ｐｗｍ）および非ゼロ復帰（ｎｒｚ）データを復元するための装置および方法
KR100230611B1 (ko) 위상 오차 처리기
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
KR100913400B1 (ko) 직렬 송수신 장치 및 그 통신 방법
CN101567778B (zh) 接收电路
EP3577847B1 (en) Clock data recovery with non-uniform clock tracking
CN107257241B (zh) 鉴相器和时钟与数据恢复电路
KR101532502B1 (ko) 전압 제어 발진기를 이용한 불균일 샘플링 기술
JPH04320109A (ja) データエツジ遷移位相判別回路
KR100656370B1 (ko) 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
WO2015161640A1 (zh) 一种时间数字转换器、频率跟踪装置及方法
CN101183869B (zh) 一种数字锁相环
US8433000B2 (en) Method and circuit for receiving data
CN104428995A (zh) 用于数字鉴相器的低功率小面积数字积分器
US10116433B2 (en) Circuit arrangement and method for clock and data recovery
CN102684676A (zh) 序列连接接收器及其时钟重建方法
US8442174B2 (en) Apparatus and method for rotational frequency detection
JP2014222872A (ja) クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法
US7433442B2 (en) Linear half-rate clock and data recovery (CDR) circuit
US11012077B2 (en) Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
CN1711691B (zh) 具有均衡自动调节相位线路的锁相环
TWI630799B (zh) Phase detector and clock and data recovery device
KR100975083B1 (ko) 직렬 송수신 장치 및 그 통신 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant