CN107248541A - 基于GeSn材料的LED - Google Patents
基于GeSn材料的LED Download PDFInfo
- Publication number
- CN107248541A CN107248541A CN201710348696.0A CN201710348696A CN107248541A CN 107248541 A CN107248541 A CN 107248541A CN 201710348696 A CN201710348696 A CN 201710348696A CN 107248541 A CN107248541 A CN 107248541A
- Authority
- CN
- China
- Prior art keywords
- layers
- gesn
- type
- led
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 51
- 239000000463 material Substances 0.000 title claims abstract description 34
- 238000002425 crystallisation Methods 0.000 claims abstract description 44
- 230000008025 crystallization Effects 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000005499 laser crystallization Methods 0.000 claims description 6
- 241000931526 Acer campestre Species 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 229910001020 Au alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 230000005693 optoelectronics Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 160
- 238000000034 method Methods 0.000 description 40
- 230000008569 process Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005622 photoelectricity Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 206010020843 Hyperthermia Diseases 0.000 description 1
- 229910021627 Tin(IV) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02535—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
- H01L33/343—Materials of the light emitting region containing only elements of Group IV of the Periodic Table characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种基于GeSn材料的LED，包括：单晶Si衬底、P型晶化Ge层、本征Ge层及SiO2钝化层；其中，所述单晶Si衬底、P型晶化Ge层、本征Ge层和钝化层依次层叠。采用本发明实施例提供的基于GeSn材料的LED，采用GeSn代替Ge作为光电集成电路中的光源，提高了发光效率，有效抑制缺陷的扩展从而获得高质量的Ge/Si虚衬底；并且，在Ge掺杂层和GeSn本征层之间引入Ge阻挡层结构，可以避免Ge层的掺杂源对GeSn的无意掺杂，从而提高器件的性能。
Description
技术领域
本发明属于集成电路技术领域，尤其涉及一种基于GeSn材料的LED。
背景技术
集成电路技术的发展，晶圆尺寸的提高以及芯片特征尺寸的缩小，可以更容易地满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。集成电路技术中最长用到的基本材料之一是Si材料。以Si衬底为基片，制作光源，便于集成，而且可以降低成本。
近年来，Ge材料因其与Si的可集成性及其独特的能带结构有望成为Si基光电集成电路中的光源。Ge材料的直接带隙只比间接带隙高136meV，Ge的直接带发光波长(1550nm)位于C带，这些特点使得Ge成为Si基IV族光、源中十分理想的材料，但是Ge作为一种间接带隙材料，直接带发光比较弱。理论和实验表明，通过能带工程，Ge中引入Sn会使其带隙收缩，并且Г能谷收缩快于L能谷，当Г能谷位于L能谷之下时，GeSn合金就会成为一种直接带隙的半导体材料，这种方法可以有效改善Ge的发光效率。
由于Si与GeSn之间存在着很大的晶格失配问题，制备出的GeSn材料质量不理想。现有技术中为了克服该问题，通常在Si衬底上利用低温-高温两步法生长Ge外延层，再制备GeSn层。用该方法制备出的Ge外延层位错密度高和表面粗糙度大，在其上生长的GeSn层材料质量也不理想，导致PINGeSn发光管的性能较差。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于GeSn材料的LED，包括：
衬底(101)、P型晶化Ge层(102)、本征Ge层(103)、N型Ge层(104)及钝化层(105)；
其中，所述P型晶化Ge层(102)、所述本征Ge层(103)、所述N型Ge层(104)和所述钝化层(105)依次层叠于所述衬底(101)上。
在本发明提供的一种实施方式中，还包括正电极(106)和负电极(107)，所述正电极(106)和所述负电极(107)分别连接所述P型晶化Ge层(102)和所述N型Ge层(104)。
在本发明提供的一种实施方式中，所述正电极(106)和所述负电极(107)均为Cr-Au合金材料。
在本发明提供的一种实施方式中，所述衬底(101)为单晶Si材料。
在本发明提供的一种实施方式中，所述P型晶化Ge层(102)的厚度为190～200nm，掺杂浓度为5×1018cm-3。
在本发明提供的一种实施方式中，所述P型晶化Ge层(102)是通过采用激光再晶化工艺对生长在所述衬底(101)上的Ge外延层进行处理而得到的，其中，所述激光再晶化工艺的参数为：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
在本发明提供的一种实施方式中，所述本征Ge层(103)包括第一Ge阻挡层(1031)、GeSn层(1032)及第二Ge阻挡层(1033)，并且，所述第一Ge阻挡层(1031)、所述GeSn层(1032)及所述第二Ge阻挡层(1033)依次层叠形成。
在本发明提供的一种实施方式中，所述第一Ge阻挡层(1031)的厚度为12-18nm，所述GeSn层(1032)的厚度为150～200nm，所述第二Ge阻挡层(1033)的厚度为400-450nm。
在本发明提供的一种实施方式中，所述N型Ge层(104)的厚度为100-120nm。
与现有技术相比，本发明具有以下有益效果：
采用本发明实施例提供的基于GeSn材料的LED，采用GeSn代替Ge作为光电集成电路中的光源，提高了发光效率，有效抑制缺陷的扩展从而获得高质量的Ge/Si虚衬底；并且，在Ge掺杂层和GeSn本征层之间引入Ge阻挡层结构，可以避免Ge层的掺杂源对GeSn的无意掺杂，从而提高器件的性能。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于GeSn材料的LED(10)的结构示意图；
图2为本发明实施例提供的一种基于LRC工艺的基于GeSn材料的LED的制备方法流程图；
图3a-图3m为本发明实施例的一种基于LRC工艺的双本征Ge阻挡层纵向PIN GeSn发光管的制备方法示意图；
图4为本发明实施例提供的一种LRC工艺的示意图。
具体实施方式
结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参考图1，图1为本发明实施例提供的一种基于GeSn材料的LED(10)的结构示意图，该基于GeSn材料的LED(10)包括：
衬底(101)、P型晶化Ge层(102)、本征Ge层(103)、N型Ge层(104)及钝化层(105)；
其中，所述P型晶化Ge层(102)、所述本征Ge层(103)、所述N型Ge层(104)和所述钝化层(105)依次层叠于所述衬底(101)上。
进一步地，在上述实施例的基础上，还包括正电极(106)和负电极(107)，所述正电极(106)和所述负电极(107)分别连接所述P型晶化Ge层(102)和所述N型Ge层(104)。
进一步地，在上述实施例的基础上，所述正电极(106)和所述负电极(107)均为Cr-Au合金材料。
进一步地，在上述实施例的基础上，所述衬底(101)为单晶Si材料。
进一步地，在上述实施例的基础上，所述P型晶化Ge层(102)的厚度为190～200nm，掺杂浓度为5×1018cm-3。
进一步地，在上述实施例的基础上，所述P型晶化Ge层(102)是通过采用激光再晶化工艺对生长在所述衬底(101)上的Ge外延层进行处理而得到的，其中，所述激光再晶化工艺的参数为：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
进一步地，在上述实施例的基础上，所述本征Ge层(103)包括第一Ge阻挡层(1031)、GeSn层(1032)及第二Ge阻挡层(1033)，并且，所述第一Ge阻挡层(1031)、所述GeSn层(1032)及所述第二Ge阻挡层(1033)依次层叠形成。
进一步地，在上述实施例的基础上，所述第一Ge阻挡层(1031)的厚度为12-18nm，所述GeSn层(1032)的厚度为150～200nm，所述第二Ge阻挡层(1033)的厚度为400-450nm。
进一步地，在上述实施例的基础上，所述N型Ge层(104)的厚度为100-120nm。
采用本发明实施例提供的基于GeSn材料的LED，采用GeSn代替Ge作为光电集成电路中的光源，提高了发光效率，有效抑制缺陷的扩展从而获得高质量的Ge/Si虚衬底；并且，在Ge掺杂层和GeSn本征层之间引入Ge阻挡层结构，可以避免Ge层的掺杂源对GeSn的无意掺杂，从而提高器件的性能。
实施例二
请参见图2，图2为本发明实施例提供的一种基于LRC工艺的基于GeSn材料的LED的制备方法流程图，其中，LRC工艺指激光再晶化工艺。具体地，所述制备方法包括：
(a)选取单晶Si衬底；
(b)在所述单晶Si衬底上生长Ge外延层；
(c)利用激光再晶化工艺处理包括所述单晶Si衬底、所述Ge外延层的整个材料，得到晶化Ge层；
(d)对所述晶化Ge层掺杂形成P型晶化Ge层；
(e)在所述P型晶化Ge层上生长第一Ge阻挡层；
(f)在所述第一Ge阻挡层上生长GeSn层；
(g)在所述GeSn层上生长第二Ge阻挡层；
(h)在所述第二Ge阻挡层上生长Ge层并掺杂形成N型Ge层；
(i)在所述P型晶化Ge层及所述N型Ge层上分别引出电极。
优选地，步骤(b)包括：
(b1)在250℃～350℃温度下，利用CVD工艺在所述单晶Si衬底上生长Ge籽晶层；
(b2)在550℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长Ge主体层；
(b3)利用CVD工艺在所述Ge主体层表面上生长SiO2层。
其中，所述Ge籽晶层的厚度为40～50nm；所述Ge主体层的厚度为150～250nm；所述SiO2层的厚度为100～150nm。
优选地，步骤(c)包括：
(c1)将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述SiO2层的整个材料加热；
(c2)利用激光再晶化工艺处理包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述SiO2层的整个材料；
(c3)自然冷却所述整个材料；
(c4)利用干法刻蚀工艺刻蚀所述SiO2层，形成所述晶化Ge层。
其中，所述激光晶化工艺中的激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
优选地，步骤(d)包括：
(d1)利用离子注入工艺对所述晶化Ge层进行掺杂，形成P型晶化Ge层；
(d2)对包括所述单晶Si衬底及所述P型晶化Ge层的整个材料进行退火处理。
其中，在步骤(d)中所述P型晶化Ge层掺杂浓度为5×1018cm-3。
优选地，步骤(e)包括：
在300-350℃温度下，利用CVD工艺在所述P型晶化Ge层上生长厚度为12-18nm的所述第一Ge阻挡层。
其中，所述第一Ge阻挡层的厚度为12-18nm。
优选地，步骤(f)包括：
在H2氛围中350℃温度以下，以SnCl4和GeH4分别作为Sn和Ge源，掺Sn组分为8％，掺Ge组分为92％，生长所述GeSn层。
其中，所述GeSn层的厚度为150～200nm。
优选地，步骤(g)包括：
在300-350℃温度下，利用CVD工艺在所述GeSn层上生长厚度为400-450nm的所述第二Ge阻挡层。
其中，所述第二Ge阻挡层的厚度为400-450nm。
优选地，步骤(h)包括：
在所述第二Ge阻挡层上生长Ge层；
以PH3作为掺杂源，对所述Ge层掺杂，形成N型Ge层。
其中，所述N型Ge层结构的厚度为100-120nm，掺杂浓度为1×1019cm-3
优选地，步骤(i)包括：
(i1)在室温下，利用刻蚀工艺刻蚀掉包括所述第一Ge阻挡层、所述的GeSn层及所述第二Ge阻挡层的指定区域，露出P型晶化Ge层以作为P型晶化Ge层金属接触台面；
(i2)利用等离子体增强化学气象淀积工艺，在所述P型晶化Ge层金属接触台面及所述N型Ge层上生长钝化层，利用刻蚀工艺选择性刻蚀掉指定区域的所述钝化层形成接触孔；
(i3)利用电子束蒸发工艺，在所述接触孔区域淀积Cr-Au合金层，形成所述电极。
其中，所述钝化层的厚度为150～200nm；所述Cr-Au合金层的厚度为150～200nm。
本实施例用GeSn代替Ge作为光电集成电路中的光源，提高了发光效率；利用激光再晶化工艺致Ge/Si横向结晶生长的方法，可有效抑制缺陷的扩展从而获得高质量的Ge/Si虚衬底；在Ge掺杂层和GeSn本征层之间引入Ge阻挡层结构，可以避免Ge层的掺杂源对GeSn的无意掺杂，从而提高器件的性能。
实施例三
请参照图3a-图3m，图3a-图3m为本发明实施例的一种基于LRC工艺的双本征Ge阻挡层纵向PIN GeSn发光管的制备方法示意图，该制备方法包括如下步骤：
S101、选取单晶Si衬底001，如图3a所示。
S102、在250℃～350℃温度下，利用CVD工艺在单晶Si衬底001上生长40～50nm的Ge籽晶层002，如图3b所示。
S103、在550℃～600℃温度下，利用CVD工艺在Ge籽晶层002表面生长150～250nm的Ge主体层003，如图3c所示。
S104、利用CVD工艺在Ge主体层003表面上生长100～150nm的SiO2保护层004，如图3d所示。
S105、将包括单晶Si衬底001、Ge籽晶层002、Ge主体层003的整个衬底材料加热至700℃，连续利用激光再晶化工艺处理整个衬底材料，得到晶化Ge层005，自然冷却整个衬底材料，其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
S106、利用干法刻蚀工艺刻蚀SiO2保护层，得到晶化Ge层005，如图3e所示。
S107、利用离子注入工艺对晶化Ge层005进行掺杂，掺杂浓度为5×1018cm-3，形成P型晶化Ge层006，然后对整个材料进行退火处理，如图3f所示。
S108、在温度300-350℃下，利用CVD工艺在P型晶化Ge层006上生长12-18nm的第一Ge阻挡层007，如图3g所示。
S109、在H2氛围中将温度降到350℃以下，SnCl4和GeH4分别作为Sn和Ge源，Sn组分为8％，掺Ge组分为92％，在第一Ge阻挡层007上生长150～200nm的GeSn层008，如图3h所示。
S110、在温度300-350℃下，利用CVD工艺在GeSn层008上生长400-450nm的第二Ge阻挡层009，如图3i所示。
S111、生长N型Ge层010。将温度降到350℃以下，在第二Ge阻挡层009上继续生长Ge层，用N2作为运载气体可以提高生长速率，以PH3作为P掺杂源，P掺杂浓度为1×1019cm-3，形成100-120nm的N型Ge层结构010，如图3j所示。
S112、在室温下，利用刻蚀工艺刻蚀掉包括第一Ge阻挡层、GeSn层及第二Ge阻挡层的指定区域，露出P型晶化Ge层以作P型晶化Ge层金属接触台面，如图3k所示。
S113、利用等离子体增强化学气象淀积工艺，在P型晶化Ge层金属接触台面及所述N型Ge层上生长SiO2钝化层011，隔离台面与外界电接触，然后利用刻蚀工艺,选择性刻蚀SiO2钝化层011，分别形成P型Ge层接触孔及N型Ge层接触孔，如图3l所示。
S114、利用电子束蒸发淀积工艺，在P型Ge层接触孔及N型Ge层接触孔区域生长150～200nm的Cr-Au合金012作为电极，如图3m所示。
请参照图4，图4为本发明实施例提供的一种LRC工艺的示意图。LRC工艺是一种热致相变结晶的方法，通过激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，同时，由于LRC工艺可精确控制晶化区域，一方面避免了常规工艺中Si衬底与Ge外延层之间的Si、Ge互扩问题，另一方面Si/Ge之间材料界面特性好。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于GeSn材料的LED，其特征在于，包括：
衬底(101)、P型晶化Ge层(102)、本征Ge层(103)、N型Ge层(104)及钝化层(105)；
其中，所述P型晶化Ge层(102)、所述本征Ge层(103)、所述N型Ge层(104)和所述钝化层(105)依次层叠于所述衬底(101)上。
2.如权利要求1所述的LED，其特征在于，还包括正电极(106)和负电极(107)，所述正电极(106)和所述负电极(107)分别连接所述P型晶化Ge层(102)和所述N型Ge层(104)。
3.如权利要求1所述的LED，其特征在于，所述正电极(106)和所述负电极(107)均为Cr-Au合金材料。
4.如权利要求1所述的LED，其特征在于，所述衬底(101)为单晶Si材料。
5.如权利要求1所述的LED，其特征在于，所述P型晶化Ge层(102)的厚度为190～200nm，掺杂浓度为5×1018cm-3。
6.如权利要求5所述的LED，其特征在于，所述P型晶化Ge层(102)是通过采用激光再晶化工艺对生长在所述衬底(101)上的Ge外延层进行处理而得到的，其中，所述激光再晶化工艺的参数为：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
7.如权利要求1所述的LED，其特征在于，所述本征Ge层(103)包括第一Ge阻挡层(1031)、GeSn层(1032)及第二Ge阻挡层(1033)，并且，所述第一Ge阻挡层(1031)、所述GeSn层(1032)及所述第二Ge阻挡层(1033)依次层叠形成。
8.如权利要求7所述的LED，其特征在于，所述第一Ge阻挡层(1031)的厚度为12-18nm，所述GeSn层(1032)的厚度为150～200nm，所述第二Ge阻挡层(1033)的厚度为400-450nm。
9.如权利要求7所述的LED，其特征在于，所述N型Ge层(104)的厚度为100-120nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710348696.0A CN107248541B (zh) | 2017-05-17 | 2017-05-17 | 基于GeSn材料的LED |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710348696.0A CN107248541B (zh) | 2017-05-17 | 2017-05-17 | 基于GeSn材料的LED |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107248541A true CN107248541A (zh) | 2017-10-13 |
| CN107248541B CN107248541B (zh) | 2019-05-24 |
Family
ID=60016698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710348696.0A Active CN107248541B (zh) | 2017-05-17 | 2017-05-17 | 基于GeSn材料的LED |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107248541B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070170536A1 (en) * | 2006-01-25 | 2007-07-26 | Sharp Laboratories Of America, Inc. | Liquid phase epitaxial GOI photodiode with buried high resistivity germanium layer |
| CN101393944A (zh) * | 2007-09-19 | 2009-03-25 | 中国科学院半导体研究所 | 锗/硅混合集成的波导型光电转换器及其制造方法 |
| US20150129911A1 (en) * | 2013-11-08 | 2015-05-14 | Wisconsin Alumni Research Foundation | Strain tunable light emitting diodes with germanium p-i-n heterojunctions |
-
2017
- 2017-05-17 CN CN201710348696.0A patent/CN107248541B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070170536A1 (en) * | 2006-01-25 | 2007-07-26 | Sharp Laboratories Of America, Inc. | Liquid phase epitaxial GOI photodiode with buried high resistivity germanium layer |
| CN101393944A (zh) * | 2007-09-19 | 2009-03-25 | 中国科学院半导体研究所 | 锗/硅混合集成的波导型光电转换器及其制造方法 |
| US20150129911A1 (en) * | 2013-11-08 | 2015-05-14 | Wisconsin Alumni Research Foundation | Strain tunable light emitting diodes with germanium p-i-n heterojunctions |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107248541B (zh) | 2019-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107221582A (zh) | 一种发光二极管及其制备方法 | |
| US20060252235A1 (en) | Fabrication method for crystalline semiconductor films on foreign substrates | |
| JP2008235877A (ja) | 太陽電池及びその製造方法 | |
| CN102017076A (zh) | 无定形iii-v族半导体材料及其制备 | |
| TWI518747B (zh) | 多層基板結構及其製造方法與系統 | |
| TW201220361A (en) | Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof | |
| JP2009224774A (ja) | 太陽電池及びその製造方法 | |
| CN111415977B (zh) | 一种氮化水平异质p-n结结构器件及其制备方法 | |
| US8236603B1 (en) | Polycrystalline semiconductor layers and methods for forming the same | |
| CN107046086A (zh) | 发光二极管 | |
| CN107248541B (zh) | 基于GeSn材料的LED | |
| CN206992138U (zh) | 脊状发光二极管 | |
| CN107123712B (zh) | 一种红外led及其制备方法 | |
| CN207021280U (zh) | 基于台阶结构的发光二极管 | |
| CN103594541A (zh) | 用于太阳能电池的多晶硅/单晶硅异质结结构及其制备方法 | |
| US20140202378A1 (en) | METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO | |
| WO2017221863A1 (ja) | Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス | |
| JP4637046B2 (ja) | 酸化物半導体素子の製造方法 | |
| CN107275458A (zh) | 基于台阶结构的发光二极管 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| CN203174221U (zh) | 一种快速制备晶体外延薄膜的装置 | |
| CN207800625U (zh) | 发光二极管 | |
| WO2016132637A1 (ja) | Ｃｉｇｓ太陽電池およびその製造方法 | |
| CN107093656B (zh) | 基于纵向结构的led及其制备方法 | |
| JPWO2002040751A1 (ja) | 目的膜の製造方法及びそれによって得られた目的膜並びに複層構造物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191120 Address after: 425300 Electronic Information Industrial Park, Daozhou Industrial Park, Daoxian County, Yongzhou City, Hunan Province Patentee after: Daoxian Jingwei Electronics Co., Ltd Address before: 361021, A7, building 9, building 389, Tong Ji South Road, Jimei District, Xiamen, Fujian Patentee before: Xiamen Ruijie Semiconductor Technology Co. Ltd. |
|
| TR01 | Transfer of patent right |