CN1072391C - 选择性化学气相沉积形成铝接触栓的方法 - Google Patents
选择性化学气相沉积形成铝接触栓的方法 Download PDFInfo
- Publication number
- CN1072391C CN1072391C CN96121897A CN96121897A CN1072391C CN 1072391 C CN1072391 C CN 1072391C CN 96121897 A CN96121897 A CN 96121897A CN 96121897 A CN96121897 A CN 96121897A CN 1072391 C CN1072391 C CN 1072391C
- Authority
- CN
- China
- Prior art keywords
- aluminium
- insulating barrier
- layer
- chemical vapour
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种改进的化学气相沉积(CVD)工艺，用以选择性地形成铝接触栓(aluminum plug)构造，其先对一形成有半导体器件及绝缘层的基底进行一真空热退火处理(thermal annealing treatment)，然后利用二甲基乙基胺铝烷(Dimethylethylamine alane,DMEAA)作为母体(precursor)，以化学气相沉积形成一铝层，其可选择性地只沉积在接触开口内半导体器件的导电区上，而不沉积在绝缘层表面上，制得一铝接触栓。
Description
本发明涉及一种集成电路金属化(metallization)工艺，特别是涉及一种利用真空热退火处理(vacuum thermal annealing treatment)工序，改善化学气相沉积铝时的选择性(selectivity)，用以形成铝接触栓(plug)的方法。
在集成电路工艺中，以溅射方法沉积金属构成所需的连线(interconnect)是一种广泛应用的技术。由于溅射工艺属于一种物理气相沉积(PVD)方法，其台所覆盖(step coverage)能力通常比化学气相沉积(CVD)方法差，因此在应用于亚微米(sub-micron)尺寸器件的工艺时会产生沉积金属厚度不均，形成孔洞(void)的缺点，而当孔洞深又小时，金属无法有效沉积在底部。
为了清楚起见，请参见图1，说明现有的溅射方式沉积铝金属的工艺。如图所示，在一基底10上形成所需的半导体器件，而为了简化起见，图中仅示出了该半导体器件的导电区12，例如是一金属层或一金属硅化物层。在基底10上形成一绝缘层14，其可以是一热氧化层、一硼磷硅玻璃(BPSG)层、或一四乙氧基硅烷(TEOS)层。以光刻和蚀刻工艺在绝缘层14上形成一接触开口(contact opening)16，露出半导体器件的导电区12。然后，进行一溅射处理工艺，沉积一铝金属层18，其经由接触开口16而与导电区12相连接，构成一内连导线。
但当现有的溅镀铝金属工艺在应用于更小尺寸的器件时，由于接触开口16随之缩小，铝金属层18将因阶梯覆盖能力不佳，而造成厚度不均，形成孔洞15，影响了器件的性质。当孔洞深又小时，金属甚至无法覆盖底层。通常，为了改善这一问题，大都利用CVD法在接触开口16内选择性地沉积一钨接触栓(tungsten plug)17，再以一般方法沉积一铝金属层18，覆盖在绝缘层14表面上，形成如图2所示的构造。
然而，上述钨接触栓工艺步骤复杂，且其成本较高，加上钨的导电性仅为铝的三分之一，因此有许多研究者尝试发展CVD方法沉积铝的技术，以适用于0.25μm以下器件尺寸的工艺。以往，被用来当作CVD法沉积铝金属的母体的有三异丁基铝(triisobutylaluminum,TIBA)，以及二甲基铝氢化物(dimethylaluminum hydride,DMAH)，前者由于其蒸气压较低，需要约160至170℃的高温才能予以蒸发气化，在操作上不方便。而后者虽然具有较高的蒸气压，但由于其结构上含有强固的C-Al共价键，容易使沉积的铝金属层中含有碳的杂质原子，影响其导电性质。
美国明尼苏达大学的Gladfelter和M.G.Simmonds于1991年提出了使用二甲基乙基胺铝烷(dimethylethylamine alane,DMEAA)配位化合物当作化学气相沉积铝的母体，其化学结构如图3所示，由于氮原子和铝原子之间为共用电子的配位键(coordinate covalent bond)，其键能比一般共价键小，因此蒸气压较高，约在90℃温度下即可被蒸发气化，且制得的铝金属层成分纯净，很少含其它杂质原子。基于这一优异特性，本发明人于1994年的SSDM,P634及1944年的VMIC,P362发表了将DMEAA用于半导体集成电路工艺上。然而，对于其在不同基底材料的沉积选择性则尚未予以探讨。
Gladfelter等的第5,191,099号美国专利提出用DMEAA化学气相沉积铝薄膜的技术，其适合于形成铝薄膜。但是其没有提出形成铝接触栓的方法。
本发明的目的在于提出这一方面的研究结果，并配合应用于选择性沉积铝接触栓的工艺上。
根据本发明上述的目的，提出一种选择性化学气相沉积形成铝接触栓的方法，包括下列步骤：在一基底上形成一半导体器件，并且形成一绝缘层覆盖在其表面上，该绝缘层具有一接触开口，以露出该半导体器件的导电区；在真空环境中对该基底进行一热退火处理；以及利用二甲基乙基胺铝烷配位化合物当作母体，在不高于250℃的基底温度下，以化学气相沉积法形成一铝层，其选择性地沉积在该接触开口内的该导电区上，而不沉积在该绝缘层表面上，用于制作一铝接触栓。
根据本发明的一个优选实施例，其中热退火处理是在约450℃温度下加热处理约30分钟，所使用的绝缘层可以是热氧化层或硼磷硅玻璃层。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一个优选实施例，并配合附图作详细说明。附图中：
图1是现有的溅射沉积铝金属工艺所制得的金属导线的剖面示意图；
图2是现有的一种选择性化学气相沉积钨接触栓工艺所制得的金属导线的剖面示意图；
图3是本发明所使用的母体DMEAA的化学结构图；
图4是显示铝层成长速率与沉积时基底温度的关系图；
图5是显示CVD方法沉积的铝层的俄歇成份分析图，用以表示铝的纯度；
图6是显示CVD方法沉积的铝层在不同材料上的选择性；
图7是显示在一热退火处理工艺前后，CVD方法沉积的铝层在不同材料选择性的改进；以及
图8是本发明方法的一个优选实施例所制得的铝接触栓的剖面示意图。CVD法沉积的铝层的性质探讨
(1)利用DMEAA当作母体以CVD法沉积铝层，其成长速率与基底温度的关系图示于图4，图中显示在100mTorr和200mTorr两种反应压力下的曲线，其趋势大致相仿，成长速率均随基底温度升高而增加。经计算，其表面反应活化能约为0.75eV，相当于铝-氮的配位键能，显示利用DMEAA为CVD沉积的母体时，让铝-氮键断裂是反应决定步骤，而由于其比一般母体的共价键能小，因此更适合于CVD的应用。
(2)将上述CVD方法沉积的铝层拿来作俄歇电子能谱(Auger electronspectroscopy)分析，得到如图5所示的光谱图，其显示铝层中几乎不含碳或氧等杂质原子，成份相当精纯，测量其电阻值约为3.0μΩ.cm，与一般溅射方法所形成的铝层电阻值相近。
(3)接着，在表面一边为导电层一边为绝缘层的基底上，进行上述的CVD工艺以形成铝层，测量在不同基底温度下，在不同材料的绝缘层表面上所沉积的铝粒子数，其结果示于图6。图中显示了四种绝缘层材料表面上测量的铝粒子数，分别是热氧化层(Th-OX)，四乙氧基硅烷(TEOS)，硼磷硅玻璃(BPSG)，以及等离子加强CVD形成的氧化层(PEOX)。一般地，沉积时基底温度愈高，选择性愈差，亦即在高温时，基底上不论导电层和绝缘层的表面均沉积了铝层，而在较低温度条件时，绝缘层上较不易沉积铝层。
(4)接下来，再作一次前项所述的实验，但在CVD工艺前先将基底作一真空热退火处理，例如在约450℃温度下加热处理约30分钟，其结果示于图7。很明显地，经过上述真空热退火处理之后，CVD工艺沉积的铝在绝缘层上的选择性得到提高，其中对热氧化层的效果最佳，BPSG层其次，PEOX较差。究其原因，可能是因为PEOX层易吸水，而热氧化层不易吸水，从而后者的-OH键较少，而真空热退火处理更有助于去除水气，所以铝不在其表面上沉积，而只在旁边的导电层表面上沉积。
实施例
基于上述的研究成果，可将其应用在集成电路金属化工艺上，制作选择性沉积铝接触栓构造，以下举一优选实施例并配合图8说明其详细步骤。
首先，如图8所示，提供一基底20，其形成有所需的半导体器件，此处仅示出该半导体器件的导电区22，例如一金属层或一金属硅化物层。在基底20上形成一绝缘层24，例如一热氧化层或一硼磷硅玻璃层。以光刻腐蚀工艺在绝缘层24上形成一接触开口26，露出半导体器件的导电区22。
其次，对基底20进行一真空热退火处理，例如在约450℃温度下加热处理约30分钟。之后，利用DMEAA当作母体，进行化学气相沉积工艺以沉积一铝层28，其中基底温度控制在不高于250℃，可得到较好的沉积选择性，即铝只沉积在接触开口26内的导电区22上，而不沉积在绝缘层24的表面上，制得如图8所示的铝接触栓28的构造。
接下来，可进行惯用的溅射工艺，形成绝缘层24上方的导线，由于其并非本发明的特征，在此不予赘述和图示。
综上所述，本发明的方法利用DMEAA作为CVD的母体，由于其铝-氮配位键容易打断，故其蒸气压较高，易于蒸发气化，工艺条件比现有工艺要求低。而其沉积的铝层纯度高，电阻值与传统溅射法形成的相近，不会影响器件的性质。另外，在CVD工艺前进行了一真空热退火处理，可大幅度提高其对导电层和绝缘层之间的沉积选择性，因此可应用于选择性化学气相沉积形成铝接触栓的制造，在缩小尺寸的集成电路制作工艺上非常有用。
虽然已公开了本发明的一个优选实施例，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出一些更动与改进，因此本发明的保护范围应当由后附的权利要求及其等同物来限定。
Claims (4)
1、一种选择性化学气相沉积形成铝接触栓的方法，包括步骤：
在一基底上形成一半导体器件，并且形成一绝缘层覆盖在其表面上，该绝缘层具有一接触开口，以露出该半导体器件的导电区，
其特征在于，该方法还包括如下步骤：
在真空环境中对该基底进行一热退火处理；以及
利用二甲基乙基胺铝烷配位化合物作为母体，在不高于250℃的基底温度下，以化学气相沉积法形成一铝层，其选择性地沉积在该接触开口内的该导电区上，而不沉积在该绝缘层表面上，用以制作一铝接触栓。
2、如权利要求1所述的方法，其特征在于，该热退火处理是在约450℃温度下加热处理约30分钟。
3、如权利要求1所述的方法，其特征在于，该绝缘层是一热氧化层。
4、如权利要求1所述的方法，其特征在于，该绝缘层是一硼磷硅玻璃层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121897A CN1072391C (zh) | 1996-12-10 | 1996-12-10 | 选择性化学气相沉积形成铝接触栓的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121897A CN1072391C (zh) | 1996-12-10 | 1996-12-10 | 选择性化学气相沉积形成铝接触栓的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1185026A CN1185026A (zh) | 1998-06-17 |
| CN1072391C true CN1072391C (zh) | 2001-10-03 |
Family
ID=5127019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96121897A Expired - Fee Related CN1072391C (zh) | 1996-12-10 | 1996-12-10 | 选择性化学气相沉积形成铝接触栓的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1072391C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724084B1 (ko) * | 2005-11-16 | 2007-06-04 | 주식회사 유피케미칼 | 디알킬아미도디하이드로알루미늄 화합물을 이용한 박막증착방법 |
| CN104022068B (zh) * | 2013-02-28 | 2017-03-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191099A (en) * | 1991-09-05 | 1993-03-02 | Regents Of The University Of Minnesota | Chemical vapor deposition of aluminum films using dimethylethylamine alane |
-
1996
- 1996-12-10 CN CN96121897A patent/CN1072391C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191099A (en) * | 1991-09-05 | 1993-03-02 | Regents Of The University Of Minnesota | Chemical vapor deposition of aluminum films using dimethylethylamine alane |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1185026A (zh) | 1998-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Aaltonen et al. | Atomic layer deposition of noble metals: Exploration of the low limit of the deposition temperature | |
| CN105304479B (zh) | 用于互连的自对准阻挡层和封盖层 | |
| CN103582932B (zh) | 用于互连的包含金属和硅的盖层 | |
| US8409987B2 (en) | Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics | |
| US5527739A (en) | Process for fabricating a semiconductor device having an improved metal interconnect structure | |
| EP0608628A2 (en) | Method of manufacturing semiconductor device having multilevel interconnection structure | |
| CN103107120B (zh) | 对基板表面做预先处理以进行金属沉积的工艺和集成系统 | |
| JPH0649942B2 (ja) | 銅金属フィルムの化学蒸着法、選択溶蝕法およびＣｕ＋１（β−ジケトネート）−オレフィン複合物の合成法 | |
| US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
| US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
| CN1072391C (zh) | 选择性化学气相沉积形成铝接触栓的方法 | |
| KR940010214A (ko) | 반도체 소자의 금속콘택 형성방법 | |
| KR100344836B1 (ko) | 반도체 소자의 금속 박막 및 그의 형성 방법 | |
| US6162724A (en) | Method for forming metalization for inter-layer connections | |
| CN1227409A (zh) | 与半导体上绝缘通孔中的铜金属化层接触的方法和结构 | |
| CN1274877C (zh) | 钨金属化学气相沉积法中原子层沉积的方法 | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100545538B1 (ko) | 반도체 소자의 도핑 영역과의 컨택트 제조 방법 | |
| GB2320129A (en) | Method of fabricating an aluminium plug using selective chemical vapour deposition | |
| KR960006436B1 (ko) | 반도체장치의 콘택플러그 형성방법 | |
| TW302511B (en) | Method of forming aluminum plug by selective chemical vapor deposition | |
| KR940011006B1 (ko) | 알킬알루미늄 하이드라이드를 사용한 알루미늄을 주성분으로 하는 금속의 퇴적막 형성법 | |
| KR19990006061A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100269814B1 (ko) | 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |