KR100269814B1 - 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition) - Google Patents

선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition) Download PDF

Info

Publication number
KR100269814B1
KR100269814B1 KR1019960063135A KR19960063135A KR100269814B1 KR 100269814 B1 KR100269814 B1 KR 100269814B1 KR 1019960063135 A KR1019960063135 A KR 1019960063135A KR 19960063135 A KR19960063135 A KR 19960063135A KR 100269814 B1 KR100269814 B1 KR 100269814B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
aluminum
insulating layer
deposited
Prior art date
Application number
KR1019960063135A
Other languages
English (en)
Other versions
KR19980044980A (ko
Inventor
시-충 선
히엔-티엔 치우
밍-싱 차
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019960063135A priority Critical patent/KR100269814B1/ko
Publication of KR19980044980A publication Critical patent/KR19980044980A/ko
Application granted granted Critical
Publication of KR100269814B1 publication Critical patent/KR100269814B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

선택적 화학 기상 증착(CVD) 공정을 사용하는 알루미늄 플러그를 제조하는 개선된 방법 먼저, 반도체 부품어 기판표면위에 형성된 절연층을 가지는 기판내에 형성된다. 상기 절연층은 반도체 부품의 도전영역을 노출하는 절연층내에 형성된 개방 접점을 가진다. 이어, 진공 열처리를 상기 소자기판상에시 행한다. 이어, 디메틸에틸아민 알란(DMEAA)을 전구물질로써 사용하여, 개방 접점내에 있는 알루미늄 플러그를 제조하기 위해서 250℃을 초과하지 않는 기판온도에서 행해지는 CVD 공정을 사용하여, 기판의 표면위에 알루미늄층을 증착한다. 상기 알루미늄 플러그는 절연층의 표면위에는 증착되지 않지만 노출된 도전영역의 표면위에 션택적으로 증착된다.

Description

선택적 씨브이디(CVD)를 사용하여 알루미늄 플러그를 제조하는 방법(METHOD OF FABRICATING AN ALUMINUM PLUG USING SELECTIVE CHEMICAL VAPOR DEPOSITION)
본 발명은 일반적으로 반도체 집적회로(ICs)의 제조의 금속화법에 관한 것이다. 상세하게는, 본 발명은 화학 기상 증착(CVD) 공정 전에 진공 열처리를 행함으로서 집적회로에 적합하고, 개선된 증착 선택도를 가지는 알루미늄 플러그를 제조하는 방법에 관한 것이다.
스퍼터링은 증착 알루미늄이 소자 회로내에서 상호접속을 형성하도록 하는, 반도체 집적회로 소자를 제조하는데 널리 사용되는 기술이다. 스퍼터링은 물리적 기상 증착(PVD) 공정이고 CVD 공정에 의한 것에 비해 일반적으로 열화한 단자가 되기 때문에, 이는 서브-마이크론 레벨에서 집적회로 제조에 적합하지 않다. 만약 스퍼터링이 서브-마이크론 소자 제조에 사용된다면, 두께가 일정치 않고, 증착된 알루미늄층에서 공극(void)이 생기는 등의 바람직하지 않은 결과가 일어날 수 있다. 특히, 소자 기판에서 호울같이 들어간 부분이 단면에서 작고 깊을 경우에 금속화는 들어간 부분의 바닥까지 효과적으로 완성될 수 없다. 이런 상황에서, 기본도전영역에 전기적 접속이 완성되지 못하거나 존재하지 않게될 수 있다.
발명의 설명을 위한 배경기술을 제공하기 위해서, 종래의 스퍼터링 공정 사용하여 형성된 알루미늄 증착증은 첨부된 도면 중 도 1을 참고하여 간단하게 검토된다. 실질적으로, 기판(10)은 집적회로를 위한 반도체 부품을 제조하기 위한 기반으로써 사용된다. 명확하게 하기 위해서 전체 집적회로 소자는 도시되지 않는다. 오히려, 단지 일부분의 예시된 반도체 부품의 금속 또는 규화금속층 등의 도전영역(12)이 도면에서 도식적으로 도시된다. 이산화실리콘열층 보로포스포실리케이트 유리(BPSG)층, 또는 테트라에톡시실란(TEOS)층 등의 절연층(14)이 기판(10)의 표면위에 형성된다. 이어 포토리소그래피 및 에칭공정을 이용하여 제조된 반도체 부품의 도전영역(12)을 노출하는 절연층(14)내에 개방 접점(16)을 형성한다. 그리고, 스퍼터링 공정을 행하여 절연층(14)위에 개방 접점(16)내의 공간을 채우고 도전영역(12)에 접속하는 알루미늄층(18)을 증착시켜, 제조된 반도체 부품에 대해 상호접속을 형성한다.
그렇지만 반도체 소자의 외관 크기(feature size)가 감소됨에 따라, 불가피하게 금속화 상호접속을 형성하기 위한 종래의 금속 스퍼터링 공정은 덜 효율적이 된다. 개방 접점(16)의 크기가 소자 소형화의 결과로 감소되는 경우, 증착된 알루미늄층(18)은 열화된 단자 조건과 불규칙한 층두께를 제공한다. 공극(void)(15)은 심지어 개방부(16)에서도 나타날 수 있다. 따라서 모든 이러한 요인들은 제조된 소자의 성능이 제어하기 어렵고 흔히 허용되지 않게 한다. 개방 점점(16)에서 공간이 임의의 레벨로 감소할 때, 스퍼터링된 금속은 개방호울의 바닥까지 전혀 닿지 않을 수 있다.
도 2에 도시된 바와같이, 상기 문제를 해결하기 위해 절연층(14)의 표면위와 절연층내에 형성된 개방 접점(16)내에 알루미늄층을 직접 증착하는 대신에, 흔히 먼저 텅스텐 플러그(17)가 선택적 CVD 공정에 의해 개방 접점(16)내에 형성되고, 그 다음 종래 스퍼터링 공정을 사용하여 절연층(154) 표면위에 알루미늄층이 증착된다.
하지만, 개방 접점내에 부가적인 반도체 부품에 적합한 텅스텐 플러그를 제조하는 것은 전체 제조 비용이 증가한다는 것을 의미한다. 또한 단지 알루미늄 전기도전율의 약 1/3에 해당하는 전기도전율만을 가지기 때문에, 텅스텐 플러그의 사용은 바람직하지 못하다. 따라서 알루미늄 증착에 대한 CVD 공정을 사용하는 공정기술 향상에 노력을 기울이고 있고, 그 기술은 0.25μm 이하의 레벨의 해상도 제조를 특징으로 하는 반도체 소자에 적합하다.
CVD 공정이 알루미늄층을 증착하는데 이용될 때, 일반적으로 트리이소부틸알루미늄(TLBA) 또는 디메틸알루미늄 히드리느(DMAH)가 전구물질로 사용된다. TIBA는 낮은 증기압을 가지므로 증발하기 위해서 비교적 고온(약 160 내지 170℃)을 요구하기 때문에 사용하기가 어렵다. 반면에 DMAH는 비록 고유의 높은 증기압을 가지기 때문에 비교적 증발하기가 쉽지 하지만 또한 증착된 알루미늄층이 전기도전율을 감소시키는 탄소를 포함하는 불순물들을 가지도록 한다. 이는 DMEAA가 분자구조내에서 강한 탄소-알루미늄 공유결합을 가지기 때문이다.
미네소타대학의 글래드펠터(Gladfelter)와 사이몬스(M.G. Simmonds)는 전구물질로 디메틸에틸아민 알란(DMEAA) 화합물을 사용함으로서 CVD 공정을 사용하는 알루미늄 증착법을 제안했다. 도 3에 도시된 바와같이 DMEAA가 질소와 알루미늄 원자 사이에 배위공유결합을 가지고 종래의 공유결합보다 작은 결합에너지 갭을 특징으로 하기 때문에, 그 증발온도는 약 90℃로 비교적 낮다. 따라서, 생성된 증착 알루미늄층은 매우 낮은 농도의 불순물을 가질 수 있다. 이러한 우수한 결과들을 기반으로, 본 발명은 SSDM(p. 634,1994)과 VMIC(p. 362,1994)에서 DMEAA에 관련된 반도체 소자를 제조하는 방법을 제안했다. 그렇지만, 상이한 기판재료에 대한 선택도 특성은 상기 개시물에서는 연구되지 않았다.
따라서 본 발명의 목적은 연속적이고 신뢰할 수 있는 전기적 접속이 되는 반도체 집적회로 소자내에서 상호접속을 제조하는 방법을 제공하는 것이다.
제1도는 종래의 알루미늄 스퍼터링 증착법을 사용하여 제조된 금속화 상호접속의 단면도를 도식적으로 도시한다.
제2도는 텅스텐 플러그를 증착하기 위해 종래의 선택적 CVD 법을 사용하여 제조된 금속화 상호접속의 단면도를 도식적으로 도시한다.
제3도는 본 발명의 바람직한 실시예에 따른 제조방법에서 사용된 DMEAA 전구물질의 분자구조를 도시한다.
제4도는 증착 공정 동안 기판 온도의 함수로 플롯된 알루미늄층 성장율을 도시한다.
제5도는 오제(Auger) 전자 분광법을 사용하여 측정한 바에 따라, CVD 공정을 사용하여 형성된 알루미늄층의 순도를 도시한다.
제6도는 CVD 공정을 사용하여 상이한 온도에서 상이한 재료위에 증착된 알루미늄에 대한 증착 선택도의 플롯을 도시한다.
제7도는 CVD 공정을 사용하여 상이한 온도에서 상이한 재료위에 증착된 알루미늄에 대한, 열처리 전후의 증착 선택도의 비교를 도시한다.
제8도는 본 발명의 바람직한 실시예에 따라 제조된 알루미늄 플러그의 단면도를 도식적으로 도시한다.
본 발명은 하기 단계를 포함하는 선택적 CVD 공정에서 일루미늄 플러그를 제조하는 향상된 방법을 제공한다. 먼저, 반도체 부품은 기판표면위에 형성된 절연층을 가지는 기판내에 형성된다. 상기 절연층은 반도체 부품의 도전영역을 노출시키는 개방 접점을 가진다. 이어, 진공 열처리는 소자 기판상에서 수행된다. DMEAA는 전구물질로 사용되어 250℃보다 높지 않은 기판온도에서 행한 CVD 공정에서 기판의 표면위에 알루미늄층을 증착한다. 상기 알루미늄 플러그는 개방 접점내의 노출된 도전영역의 표면위에 선택적으로 증착되지만, 상대적으로 절연층의 표면위에는 증착되지 않는다.
본 발명의 다른 목적, 특징 및 이점은 실시예에 제한되지 않고 첨부 도면을 참조하여 상세히 설명함으로서 보여질 것이다.
선택 CVD 공정에서 반도체 소자의 금속화를 위한 알루미늄 플러그를 제조하는 바람직한 방법은 도면 중 도 8을 참조하여 설명된다.
먼저, 기판(20)이 집적회로 소자용 반도체 부품을 제조하기 위한 기반으로써 제공된다. 명확하게 하기 위해, 예시된 반도체 부품의 금속층 또는 규화층 등의 단지 일부의 도전영역(22)만이 도식적으로 도시된다. 산화열층 또는 보로포스포실리케이트 유리(BPSG)층 등의 절연층(24)은 기판(20)의 표면위에 형성된다. 이어 포토리소그라피 및 에칭공정이 이용되어 제조된 반도체 부품의 도전영역(22)을 노출시키는 절연층(24)내에 개방 접점(26)를 형성한다.
다음으로, 진공 일처리를 약 450℃의 온도로 약 30분 동안 웨이퍼를 가열함으로서 이 단계에서 소자 웨어퍼상에 행한다. 이후, DMEAA를 전구물질로 사용하여 CVD 공정를 행하고, 알루미늄층(28)을 증착한다. 우수한 증착 선택도를 달성하기 위해 기판온도는 250℃보다 높지않게 조절한다. 다시 말하면, 상기 조건하에서 알루미늄을 절연층(24)의 표면상이 아니라 단지 개방 접점(26)내의 도전 영역(22)상에 고선택도를 증착할 수 있다. 따라서 도 8에 도식적으로 그려진 것과 같은 구조배치를 갖는 알루미늄 플러그(28)가 형성된다. 이어, 종래의 스퍼터링 공정을 행해서 절연층(24)위에 상호접속을 형성할 수 있다. 본 발명어 제조 단계에 관한 것이 아니기 때문에 여기서 차후의 단계는 자세하게 하지 않을 수 있다.
따라서, 선택적 CVD 증착 공정에서 알루미늄 플러그를 제조에 대한 본 발명의 방법은 전구물질로써 DMEAA를 이용하기 때문에, 더욱 쉽게 조절된 제조조건이 알루미늄 증착을 형성하는데 사용가능하다. 이는, 상기한 바와같이, DMEAA가 질소와 알루미늄 원자 사이에 배위공유결합을 가지고 종래의 공유결합 보다 적은 결합에너지 갭을 특징으로 하기 때문이다. 이 적은 결합에너지 갭은 더 높은 증기압을 나타내기 때문에, 이 증발온도는 약 90℃로 상대적으로 낮다. 합성된 알루미늄 플러그는 종래의 스퍼터링 공정에 의해 형성된 알루미늄 증착과 비교하면 불순물이 적고 전기저항특성이 있다.
알루미늄을 증착하기 위한 CVD 공정을 이행하기 전에 행해진 진공 열처리는 절연층과 기판 표면위의 도전층사이에 증착 선택도를 크게 향상시킨다. 이 뛰어난 선택도 때문에 본 발명의 방법은 알루미늄 플러그 등의 접점 플러그를 제조하는데 적합하고 특히 고집적도를 요구하는 집적회로 소자를 제조하는 공정에 적합하다.
본 발명의 방법의 우수함을 나타내 보이기 위해 몇가지 시험과 그에 따르는 분석을 행하여 하기의 결과를 얻었다.
첫 번째 시험에서, 전구물질로 DMEAA를 사용하여 알루미늄 증착을 위한 CVD 공정을 행했다. 증착 공정 동안 기판온도의 함수로써 플롯된 알루미늄층의 성장율이 도 4에 도시된다. 알루미늄은 전구물질로 DMEAA를 사용하여 각각 100 내지 200mTorr의 주위 압력에서 두 CVD공정에서 증착되었다. 도 4에서 수집되어 있는 데이터는 일반적으로 기판온도가 올라감에 따라 성장율이 증가하므로, 두 개의 선택된 압력에서 성장율/기판온도의 관계가 기본적으로 같다는 것을 도시한다. 계산 결과는 표면 반응 활성에너지가 약 0.75eV이고, 분자내의 알루미늄-질소 원자의 결합에너지에 필적한다는 것을 도시한다. 이것은 알루미늄-질소결합의 분해가 전구 물질로 DMEAA을 가지고 CVD 공정을 사용하여 선택적 알루미늄 증착을 하기 위한 주요 단계임을 지시한다. DMEAA는 보다 적은 공유결합에너지를 가지기 때문에, 이 선택적 알루미늄 증착을 위해 종래의 전구물질보다 더욱 적합하다.
다른 시험에서는 상기 CVD 공정을 사용하여 증착된 알루미늄층이 오제 전자분광법의 주체였고, 그에 따른 분석 데이터가 도 5에 도시되었다. 본질적으로 도 5는 오제 전자 분광법에서 얻어진 바와같이 본 발명의 CVD 공정에 의해 형성된 알루미늄층의 순도를 나타내는 데이터를 플롯한다. 오세 데이터는 증착된 알루미늄이 상기 증착된 층에 희박한 탄소 또는 산소 불순물이 거의 존재하지 않는 매우 높은 순도를 가지고 있음을 도시한다. 표본의 분석은 상기 중이 약 3.0μΩ/cm의 저항을 가지고 종래의 스퍼터링 증착 공정을 사용하여 형성된 중에서 발견된 것에 필적한다는 것을 도시한다.
본 발명의 방법을 위한 알루미늄 증착 선택도에 대한 세 번째 시험을 행했다. 이 시험에서, 알루미늄은 도전층의 표면위에 그리고 상이한 공정 온도에서 각종 상이한 재료의 절연층상에 증착되었다. 도 6은 이 시험에 대해 기록한 알루미늄 증착 선택도를 도시한다. 도면에서 도시된 바와같이, 알루미늄 입자를 상이한 재료, 즉, 열형 산화물(Th-OX), 테트라에톡시실란(TEOS), 보로포스포실리케이트(BPSG) 및 플라스마로 강화된 CVD 공정(PEOX)에 의해 형성된 산화물로 구성된 네개의 절연층의 표면위에 증착된 대로 측정하였다. 기본적으로, 증착 선택도는 증착온도가 증가함에 따라 정교해졌다. 다시 말하면 알루미늄 입자는 높은 공정온도에서 도전층과 절연층 모두의 표면위에 쉽게 증착되지만, 공정온도가 저온으로 유지될 때는, 절연층에 도전층에 모인 것 보다 훨씬 적은 알루미늄 입자들이 모였다.
네 번째 시험은 부가적인 진공 열처리를 행했고, 시험의 나머지는 상기 세번째 시험 공정에 따라 행했다. 진공 열처리 공정은 약 450℃의 온도에서 행해졌고 약 30분동안 유지되었다. 시험 결과는 알루미늄이 CVD공정을 사용하여 상이한 재료위에 증착될 때, 진공 열저리 전후에 알루미늄 증착 선택도의 향상을 도시하는 도 7에 플롯된다. 플롯에서 정확하게 도시된 바와같이 진공 열처리가 먼저 행해졌을 때 알루미늄 증착 선택도(절연층 보다 도전층위에 증착)는 CVD 공정 동안 향상되었다. 특히 선택도를 Th-OX 절연층 그 다음 BPSG층, 그리고 그 다음 PEOX층의 순서로 우수함을 도시했다. 이 선택도 순위는 PEOX가 Th-OX 보다 물분자를 더 흡수하는 재료라는 사실을 기초로 해서 할 수 있었다. 따라서 PEOX내에서 보다 Th-OX 재료내에서 적은 -OH결합이 존재했을 것이다. 진공 열처리가 증착에 앞서 행해질 때, 물이 제거된다. 따라서 알루미늄 입자는 도전층의 표면위에 매끈하게 증착되지만 아주 적은 알루미늄 입자가 PEOX 절연층의 표면위에 증착되고 훨씬 더 적은 입자가 Th-OX층상에도 증착된다.
본 발명이 예시적이고 바람직한 실시예에 의해 설명되었지만 본 발명이 하나의 특정 실시예에 제한되는 것을 의미하는 것은 아니다. 그와 반대로 이는 첨부한 특허청구범위의 정신과 범위내에 포함되는 다양한 수성과 유사한 배열을 포함하는 것을 의미하고, 그 범위는 그러한 수정과 유사구조를 모두 포함하도록 가장 넓게 해석하여야 된다.
.

Claims (10)

  1. 반도체 부품의 도전영역을 노출시키는 개방 접점을 가지고, 기판 표면위에 형성된 절연층을 가지는 기판내에 반도체 부품을 형성하는 단계, 상기 기판상에 진공 열처리를 행하는 단계, 및 절연층의 표면이에는 증착되지 않지만 노출된 도전영역의 표면위에 선택적으로 증착되고, 상기 개방 접점내에 있으며 도전 영역과 접촉하는 알루미늄 플러그를 제조하기 위해서, 전구물질로 디메틸에틸아민 알란을 사용하고 250℃보다 높지 않은 기판온도에서 행해지는 화학 기상 증착(CVD) 공정내에서 기판의 표면위에 알루미늄층을 증착하는 단계를 구비하는 것을 특징으로 하는 선택적 화학 기상 증착 공정을 사용하여 알루미늄 플러그를 제조하는 방법.
  2. 제 1항에 있어서, 상기 진공 열처리가 약 450℃의 온도에서 행해지고 약 30분 동안 유지되는 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  3. 제 1항에 있어서, 상기 절연층이 산화열층인 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  4. 제1항에 있어서, 상기 절연층이 보로포스포실리케이드 유리층인 것을 특징으로 하는 알루미늄 플러그를 제조한 방법.
  5. 제1항에 있어서, 상기 절연층이 플라스마로 강화된 화학 기상 증착된 산화 층인 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  6. 기판위에 도전층을 형성하는 단계, 상기 도전층이 노출되도록 콘택 홀을 갖는 절연막을 상기 기판위에 형성하는 단계, 상기 기관에 진공 열처리를 행하는 단계, 및 전구물질로 디메틸에틸아민 알란을 사용하여 250℃를 초과하지 않은 기판 온도에서 화학 기상 증착 공정을 행하는 단계를 포함함을 특징으로 하는 알루미늄 플러그를 제조 방법.
  7. 제 6항에 있어서, 상기 진공 열처리가 약 450℃의 온도에서 행해지고 약 30분 동안 유지되는 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  8. 제 6항에 있어서, 상기 절연층이 산화열층인 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  9. 제 6항에 있어서, 상기 절연층이 보르포스포실리게이트 유리중인 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
  10. 제 6항에 있어서, 상기 절연층이 플라스마로 강화된 화학 기상 증착 산화층인 것을 특징으로 하는 알루미늄 플러그를 제조하는 방법.
KR1019960063135A 1996-12-09 1996-12-09 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition) KR100269814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960063135A KR100269814B1 (ko) 1996-12-09 1996-12-09 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960063135A KR100269814B1 (ko) 1996-12-09 1996-12-09 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition)

Publications (2)

Publication Number Publication Date
KR19980044980A KR19980044980A (ko) 1998-09-15
KR100269814B1 true KR100269814B1 (ko) 2000-10-16

Family

ID=19486587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960063135A KR100269814B1 (ko) 1996-12-09 1996-12-09 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition)

Country Status (1)

Country Link
KR (1) KR100269814B1 (ko)

Also Published As

Publication number Publication date
KR19980044980A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JP3201967B2 (ja) 低誘電率非晶質フッ素化炭素層を含む絶縁体及び相互接続構造
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US5747360A (en) Method of metalizing a semiconductor wafer
US20020036309A1 (en) Semiconductor device and method for fabricating the same
US6635964B2 (en) Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
KR970067650A (ko) 블랭킷-선택형 cvd 알루미늄의 단일 적층방법
KR20050073949A (ko) 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자
US20020167089A1 (en) Copper dual damascene interconnect technology
KR100489920B1 (ko) 통합된플러그/상호접속금속부를위해선택적cvda1을사용하는인슈트캐핑된알루미늄플러그(캡)형성방법
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
US6277765B1 (en) Low-K Dielectric layer and method of making same
KR100735519B1 (ko) 구리 금속 배선을 위한 수소-충진 트렌치 라이너를형성하는 물리적 기상 증착 방법과 그 구조
US6229213B1 (en) Germanium alloy electrical interconnect structure
KR100269814B1 (ko) 선택적 씨브이디(cvd)를 사용하여 알루미늄 플러그를 제조하는 방법(method of fabricating an aluminum plug using selective chemical vapor deposition)
US6423637B2 (en) Method of manufacturing copper wiring in a semiconductor device
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
NL1004841C2 (nl) Werkwijze voor de vervaardiging van een aluminiumplug onder toepassing van selectieve chemische dampafzetting.
US6674171B2 (en) Semiconductor device with a low resistance wiring
JP2000124310A (ja) 半導体装置およびその製造方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
JPH1012614A (ja) 半導体装置用配線およびその製造方法
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR20090075501A (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080609

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee