CN107230622A - 氮化镓晶体管及其制作方法 - Google Patents

氮化镓晶体管及其制作方法 Download PDF

Info

Publication number
CN107230622A
CN107230622A CN201610178236.3A CN201610178236A CN107230622A CN 107230622 A CN107230622 A CN 107230622A CN 201610178236 A CN201610178236 A CN 201610178236A CN 107230622 A CN107230622 A CN 107230622A
Authority
CN
China
Prior art keywords
contact hole
layer
silicon nitride
gallium nitride
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610178236.3A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610178236.3A priority Critical patent/CN107230622A/zh
Publication of CN107230622A publication Critical patent/CN107230622A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • H01L29/454Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化镓晶体管及其制作方法,其中方法包括:在氮化铝镓势垒层上淀积氮化硅层;对氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔;通过源端接触孔和漏端接触孔对氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入;在氮化硅层的表面上溅射欧姆电极金属;对欧姆电极金属进行光刻刻蚀,形成欧姆接触电极;对氮化硅层和氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔;在栅极接触孔内淀积氮化硅层,形成栅介质;在栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀形成栅极,从而通过在源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入,降低氮化铝镓势垒层的接触电阻,降低氮化镓晶体管的接触电阻。

Description

氮化镓晶体管及其制作方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种氮化镓晶体管及其制作方法。
背景技术
目前,随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓GaN是第三代宽禁带半导体材料,由于其具有3.4eV大禁带宽度、2e7cm/s高电子饱和速率、1e10--3e10V/cm高击穿电场,较高热导率,耐腐蚀和抗辐射性能,在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势,被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。
GaN材料的带隙较宽和非掺杂本征材料的使用,使得具有低欧姆接触电阻的高电子迁移率晶体管较难获得,导致如图1所示的传统的氮化镓晶体管的接触电阻较高,提高了氮化镓晶体管产生的热量,降低了氮化镓晶体管的可靠性,影响氮化镓晶体管的性能。
发明内容
本发明提供一种氮化镓晶体管及其制作方法,用于解决现有技术中氮化镓晶体管的接触电阻较低的问题。
本发明的第一个方面是提供一种氮化镓晶体管的制作方法,包括:
在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;
在所述氮化铝镓势垒层上淀积氮化硅层;
对所述氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔;
采用清洗液对所述氮化硅层的表面进行清洗;
通过所述源端接触孔和所述漏端接触孔对所述氮化铝镓势垒层和所述氮化镓缓冲层进行硅离子注入;
采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属;
对除所述源端接触孔和所述漏端接触孔上的欧姆电极金属之外的其他欧姆电极金属进行光刻刻蚀,形成欧姆接触电极;
对所述氮化硅层和所述氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔;
对所述栅极接触孔进行清洗,并在所述栅极接触孔内淀积氮化硅层,形成栅介质;
采用磁控溅射镀膜工艺,在所述栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀,形成栅极;
在所述氮化硅层的表面上进行电极开孔,形成氮化镓晶体管。
进一步地,所述采用清洗液对所述氮化硅层的表面进行清洗,包括:
采用DHF清洗液对所述氮化硅层进行60秒的清洗;
采用SC1清洗液对所述氮化硅层进行60秒的清洗;
采用SC2清洗液对所述氮化硅层进行60秒的清洗。
进一步地,所述采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属之前,还包括:
在所述氮化硅层的表面上淀积氮化铝层;
对所述氮化铝层进行退火;
采用氢氧化钾湿法去除氮化铝层。
进一步地,退火温度为1500摄氏度,退火时间为60秒,退火环境为氮气。
进一步地,所述采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属,包括:
采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射厚度为200埃的钛元素;
采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为1200埃的铝元素;
采用磁控溅射镀膜工艺,在铝元素的表面上溅射厚度为200埃的钛元素;
采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为200埃的锡元素。
进一步地,所述对所述氮化硅层和所述氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔之前,还包括:
对所述欧姆电极金属进行退火,以形成良好的欧姆接触的欧姆电极金属。
进一步地,退火温度为840摄氏度,退火时间为30秒,退火环境为氮气。
进一步地,对所述栅极接触孔进行清洗时采用的清洗液为盐酸HCL清洗液。
本发明中,提供一种氮化镓晶体管的制作方法,包括:在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;在氮化铝镓势垒层上淀积氮化硅层;对氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔采用清洗液对氮化硅层的表面进行清洗;通过源端接触孔和漏端接触孔对氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入;采用磁控溅射镀膜工艺,在氮化硅层的表面上溅射欧姆电极金属;对除源端接触孔和漏端接触孔上的欧姆电极金属之外的其他欧姆电极金属进行光刻刻蚀,形成欧姆接触电极;对氮化硅层和氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔;对栅极接触孔进行清洗,并在栅极接触孔内淀积氮化硅层,形成栅介质;采用磁控溅射镀膜工艺,在栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀,形成栅极,从而通过在源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入,降低氮化铝镓势垒层的接触电阻,降低氮化镓晶体管的接触电阻,实现低热量的产生,提高氮化镓晶体管的可靠性。
本发明的第二个方面是提供一种氮化镓晶体管,包括:
硅衬底、依次设置在所述硅衬底上的氮化镓缓冲层、氮化铝镓势垒层和氮化硅层;
所述氮化硅层上依次设置有源端接触孔和漏端接触孔;
所述源端接触孔和所述漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层内注入有硅离子;
所述源端接触孔和所述漏端接触孔内溅射有欧姆电极金属;
所述氮化硅层和所述氮化铝镓势垒层上设置有栅极接触孔;
所述栅极接触孔内依次淀积有氮化硅,以及以下元素中的任意一种:镍元素和金元素。
本发明中,提供一种氮化镓晶体管,包括:硅衬底、依次设置在硅衬底上的氮化镓缓冲层、氮化铝镓势垒层和氮化硅层;氮化硅层上依次设置有源端接触孔和漏端接触孔;源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层内注入有硅离子;源端接触孔和漏端接触孔内溅射有欧姆电极金属;氮化硅层和氮化铝镓势垒层上设置有栅极接触孔;栅极接触孔内依次淀积有氮化硅,以及以下元素中的任意一种:镍元素和金元素,从而通过在源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入,降低氮化铝镓势垒层的接触电阻,降低氮化镓晶体管的接触电阻,实现低热量的产生,提高氮化镓晶体管的可靠性。
附图说明
图1为传统的氮化镓晶体管的结构示意图;
图2为本发明提供的氮化镓晶体管的制作方法实施例的流程图;
图3为在氮化铝镓势垒层上淀积氮化硅层后氮化镓晶体管的结构示意图;
图4为形成源端接触孔和漏端接触孔后氮化镓晶体管的结构示意图;
图5为在氮化硅层的表面上溅射欧姆电极金属后氮化镓晶体管的结构示意图;
图6为形成欧姆接触电极后氮化镓晶体管的结构示意图;
图7为形成栅极接触孔后氮化镓晶体管的结构示意图;
图8为形成栅介质后氮化镓晶体管的结构示意图;
图9为形成栅极后氮化镓晶体管的结构示意图。
附图标记:
硅衬底-1;氮化镓缓冲层-2;氮化铝镓势垒层-3;氮化硅层-4;源端接触孔-5;漏端接触孔-6;欧姆电极金属-7;欧姆接触电极-8;栅极接触孔-9;栅介质-10;栅极-11。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明提供的氮化镓晶体管的制作方法实施例的流程图,如图2所示,包括:
201、在硅衬底1上依次生长氮化镓缓冲层2和氮化铝镓势垒层3。
202、在氮化铝镓势垒层上淀积氮化硅层。
如图3所示,图3为在氮化铝镓势垒层3上淀积氮化硅层4后氮化镓晶体管的结构示意图。
203、对氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔。
其中,如图4所示,图4为形成源端接触孔5和漏端接触孔6后氮化镓晶体管的结构示意图。
204、采用清洗液对氮化硅层的表面进行清洗。
具体地,步骤204可以包括:采用DHF清洗液对氮化硅层进行60秒的清洗;采用SC1清洗液对氮化硅层进行60秒的清洗;采用SC2清洗液对氮化硅层进行60秒的清洗。清洗液对氮化硅层的表面进行清洗的操作,能够清洗掉氮化硅层表面上的杂质离子和氧化物等,修复氮化硅层表面上的缺陷,使得氮化硅层表面具有更好的界面状态,以便降低接触电阻。
205、通过源端接触孔和漏端接触孔对氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入。
206、采用磁控溅射镀膜工艺,在氮化硅层的表面上溅射欧姆电极金属。
其中,如图5所示,图5为在氮化硅层的表面上溅射欧姆电极金属7后氮化镓晶体管的结构示意图。
其中,步骤206之前,所述的方法还可以包括:在氮化硅层的表面上淀积氮化铝层;对氮化铝层进行退火;采用氢氧化钾湿法去除氮化铝层。其中,退火温度为1500摄氏度,退火时间为60秒,退火环境为氮气。
具体地,步骤206可以包括:采用磁控溅射镀膜工艺,在氮化硅层的表面上溅射厚度为200埃的钛元素;采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为1200埃的铝元素;采用磁控溅射镀膜工艺,在铝元素的表面上溅射厚度为200埃的钛元素;采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为200埃的锡元素。
207、对除源端接触孔和漏端接触孔上的欧姆电极金属之外的其他欧姆电极金属进行光刻刻蚀,形成欧姆接触电极。
其中,如图6所示,图6为形成欧姆接触电极8后氮化镓晶体管的结构示意图。
208、对氮化硅层和氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔。
如图7所示,图7为形成栅极接触孔9后氮化镓晶体管的结构示意图。
其中,步骤208之前,所述的方法还可以包括:对欧姆电极金属进行退火,以形成良好的欧姆接触的欧姆电极金属。其中,退火温度为840摄氏度,退火时间为30秒,退火环境为氮气。
其中,降低氮化镓晶体管的接触电阻,需要在氮化硅层的表面上形成良好欧姆接触的条件有三个:氮化硅层上欧姆电极金属的厚度、氮化硅层界面的洁净度、退火温度。此处退火的目的是将氮化硅层上溅射的四层金属形成合金,并与氮化硅层表面更好的接触,从而减小氮化镓晶体管的接触电阻。
209、对栅极接触孔进行清洗,并在栅极接触孔内淀积氮化硅层,形成栅介质。
如图8所示,图8为形成栅介质10后氮化镓晶体管的结构示意图。其中,对栅极接触孔进行清洗时采用的清洗液为盐酸HCL清洗液。在栅极接触孔内淀积氮化硅层时可以采用低压化学气相沉积法LPCVD淀积氮化硅层。
210、采用磁控溅射镀膜工艺,在栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀,形成栅极。
其中,如图9所示,图9为形成栅极11后氮化镓晶体管的结构示意图。
211、在氮化硅层的表面上进行电极开孔,形成氮化镓晶体管。
本实施例中,提供一种氮化镓晶体管的制作方法,包括:在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;在氮化铝镓势垒层上淀积氮化硅层;对氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔采用清洗液对氮化硅层的表面进行清洗;通过源端接触孔和漏端接触孔对氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入;采用磁控溅射镀膜工艺,在氮化硅层的表面上溅射欧姆电极金属;对除源端接触孔和漏端接触孔上的欧姆电极金属之外的其他欧姆电极金属进行光刻刻蚀,形成欧姆接触电极;对氮化硅层和氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔;对栅极接触孔进行清洗,并在栅极接触孔内淀积氮化硅层,形成栅介质;采用磁控溅射镀膜工艺,在栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀,形成栅极,从而通过在源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入,降低氮化铝镓势垒层的接触电阻,降低氮化镓晶体管的接触电阻,实现低热量的产生,提高氮化镓晶体管的可靠性。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
结合参考图9,为采用图2所示的氮化镓晶体管的制作方法制作得到的氮化镓晶体管的结构示意图,如图9所示,包括:
硅衬底1、依次设置在硅衬底上的氮化镓缓冲层2、氮化铝镓势垒层3和氮化硅层4;
氮化硅层上依次设置有源端接触孔5和漏端接触孔6;
源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层内注入有硅离子;
源端接触孔和漏端接触孔内溅射有欧姆电极金属7;
氮化硅层和氮化铝镓势垒层上设置有栅极接触孔9;
栅极接触孔内依次淀积有氮化硅,以及以下元素中的任意一种:镍元素和金元素。
本实施例中,提供一种氮化镓晶体管,包括:硅衬底、依次设置在硅衬底上的氮化镓缓冲层、氮化铝镓势垒层和氮化硅层;氮化硅层上依次设置有源端接触孔和漏端接触孔;源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层内注入有硅离子;源端接触孔和漏端接触孔内溅射有欧姆电极金属;氮化硅层和氮化铝镓势垒层上设置有栅极接触孔;栅极接触孔内依次淀积有氮化硅,以及以下元素中的任意一种:镍元素和金元素,从而通过在源端接触孔和漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层进行硅离子注入,降低氮化铝镓势垒层的接触电阻,降低氮化镓晶体管的接触电阻,实现低热量的产生,提高氮化镓晶体管的可靠性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种氮化镓晶体管的制作方法,其特征在于,包括:
在硅衬底上依次生长氮化镓缓冲层和氮化铝镓势垒层;
在所述氮化铝镓势垒层上淀积氮化硅层;
对所述氮化硅层进行干法刻蚀,形成源端接触孔和漏端接触孔;
采用清洗液对所述氮化硅层的表面进行清洗;
通过所述源端接触孔和所述漏端接触孔对所述氮化铝镓势垒层和所述氮化镓缓冲层进行硅离子注入;
采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属;
对除所述源端接触孔和所述漏端接触孔上的欧姆电极金属之外的其他欧姆电极金属进行光刻刻蚀,形成欧姆接触电极;
对所述氮化硅层和所述氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔;
对所述栅极接触孔进行清洗,并在所述栅极接触孔内淀积氮化硅层,形成栅介质;
采用磁控溅射镀膜工艺,在所述栅极接触孔内沉积镍元素或金元素,并进行光刻刻蚀,形成栅极;
在所述氮化硅层的表面上进行电极开孔,形成氮化镓晶体管。
2.根据权利要求1所述的方法,其特征在于,所述采用清洗液对所述氮化硅层的表面进行清洗,包括:
采用DHF清洗液对所述氮化硅层进行60秒的清洗;
采用SC1清洗液对所述氮化硅层进行60秒的清洗;
采用SC2清洗液对所述氮化硅层进行60秒的清洗。
3.根据权利要求1所述的方法,其特征在于,所述采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属之前,还包括:
在所述氮化硅层的表面上淀积氮化铝层;
对所述氮化铝层进行退火;
采用氢氧化钾湿法去除氮化铝层。
4.根据权利要求3所述的方法,其特征在于,退火温度为1500摄氏度,退火时间为60秒,退火环境为氮气。
5.根据权利要求1所述的方法,其特征在于,所述采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射欧姆电极金属,包括:
采用磁控溅射镀膜工艺,在所述氮化硅层的表面上溅射厚度为200埃的钛元素;
采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为1200埃的铝元素;
采用磁控溅射镀膜工艺,在铝元素的表面上溅射厚度为200埃的钛元素;
采用磁控溅射镀膜工艺,在钛元素的表面上溅射厚度为200埃的锡元素。
6.根据权利要求1所述的方法,其特征在于,所述对所述氮化硅层和所述氮化铝镓势垒层进行干法刻蚀,形成栅极接触孔之前,还包括:
对所述欧姆电极金属进行退火,以形成良好的欧姆接触的欧姆电极金属。
7.根据权利要求6所述的方法,其特征在于,退火温度为840摄氏度,退火时间为30秒,退火环境为氮气。
8.根据权利要求1所述的方法,其特征在于,对所述栅极接触孔进行清洗时采用的清洗液为盐酸HCL清洗液。
9.一种氮化镓晶体管,其特征在于,包括:
硅衬底、依次设置在所述硅衬底上的氮化镓缓冲层、氮化铝镓势垒层和氮化硅层;
所述氮化硅层上依次设置有源端接触孔和漏端接触孔;
所述源端接触孔和所述漏端接触孔下方的氮化铝镓势垒层和氮化镓缓冲层内注入有硅离子;
所述源端接触孔和所述漏端接触孔内溅射有欧姆电极金属;
所述氮化硅层和所述氮化铝镓势垒层上设置有栅极接触孔;
所述栅极接触孔内依次淀积有氮化硅,以及以下元素中的任意一种:镍元素和金元素。
CN201610178236.3A 2016-03-25 2016-03-25 氮化镓晶体管及其制作方法 Pending CN107230622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610178236.3A CN107230622A (zh) 2016-03-25 2016-03-25 氮化镓晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610178236.3A CN107230622A (zh) 2016-03-25 2016-03-25 氮化镓晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN107230622A true CN107230622A (zh) 2017-10-03

Family

ID=59932807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178236.3A Pending CN107230622A (zh) 2016-03-25 2016-03-25 氮化镓晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN107230622A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
CN103928324A (zh) * 2014-03-24 2014-07-16 中国电子科技集团公司第五十五研究所 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法
CN103972061A (zh) * 2013-01-30 2014-08-06 台湾积体电路制造股份有限公司 将掺杂剂注入到iii族氮化物结构中的方法及形成的器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
CN103972061A (zh) * 2013-01-30 2014-08-06 台湾积体电路制造股份有限公司 将掺杂剂注入到iii族氮化物结构中的方法及形成的器件
CN103928324A (zh) * 2014-03-24 2014-07-16 中国电子科技集团公司第五十五研究所 铝镓氮化合物/氮化镓高电子迁移率晶体管的制造方法

Similar Documents

Publication Publication Date Title
CN103972069A (zh) AlGaN-GaN异质结欧姆接触制作方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN1964090B (zh) 氮化物基半导体器件及其制造方法
CN102037575A (zh) 发光元件及其制造方法
CN106683994B (zh) 一种p型碳化硅欧姆接触的制作方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN102110595B (zh) 一种对InGaAs与GaAs进行低温金属键合的方法
TW200812110A (en) Vertical nitride semiconductor light emitting diode and method of manufacturing the same
CN104681646B (zh) 碳化硅嵌入式电极平面型光导开关及其制作方法
CN102087969A (zh) 一种全硅化金属栅的制备方法
CN102446730A (zh) 一种微波退火形成镍硅化物的方法
CN109979813A (zh) 一种低温碳化硅欧姆接触的制备方法及金属结构
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
CN107230622A (zh) 氮化镓晶体管及其制作方法
CN102381718B (zh) 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法
CN101661885B (zh) 已减薄或划片的氮化镓基场效应管的退火处理方法
CN109524456A (zh) 适用于高温的碳化硅欧姆接触制作方法及碳化硅功率器件
CN105244267B (zh) 一种碳化硅PiN器件的欧姆接触方法
CN114784103A (zh) 基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法
CN209544384U (zh) 一种低漏电率led芯片
CN103996707B (zh) 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003

RJ01 Rejection of invention patent application after publication