CN107222204B - 基于FinFET晶体管的电流模RM或非-异或单元电路 - Google Patents
基于FinFET晶体管的电流模RM或非-异或单元电路 Download PDFInfo
- Publication number
- CN107222204B CN107222204B CN201710259212.5A CN201710259212A CN107222204B CN 107222204 B CN107222204 B CN 107222204B CN 201710259212 A CN201710259212 A CN 201710259212A CN 107222204 B CN107222204 B CN 107222204B
- Authority
- CN
- China
- Prior art keywords
- type finfet
- transistor
- finfet transistor
- type
- unit circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于FinFET晶体管的电流模RM或非‑异或单元电路，第一P型FinFET管、第二P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管和第七N型FinFET管，第一P型FinFET管和第二P型FinFET管分别为低阈值P型FinFET管，第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管和第七N型FinFET管为低阈值N型FinFET管，第六N型FinFET管为高阈值N型FinFET管；优点是在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小。
Description
技术领域
本发明涉及一种RM逻辑或非-异或单元电路，尤其是涉及一种基于FinFET晶体管的电流模RM或非-异或单元电路。
背景技术
基本门电路是数字电路中最基本的逻辑单元，异或、同或门电路是基本逻辑电路不可缺少的一部分。电流模逻辑电路具有工作频率高、功耗低、抗干扰能力强等特点，但传统的CMOS电流模逻辑还是面临着晶体管数量多、功耗大和设计复杂的问题。随着VLSI技术的不断进步，数字系统的运行速度和功耗要求不断提高，对基本逻辑单元的性能要求也更加苛刻，要求基本逻辑单元应该具有更低的功耗和更小的延时。
当普通CMOS晶体管的尺寸缩小到20nm以下时，器件的漏电流会急剧增大，电路会产生较大的漏功耗。并且，电路短沟道效应变得更加明显，器件变得相当不稳定，极大地限制了电路性能的提高。FinFET管(鳍式场效晶体管，Fin Field-Effect Transistor)是一种新的互补式金氧半导体(CMOS)晶体管为一种新型的3D晶体管，FinFET管的沟道采用零掺杂或是低掺杂，沟道被栅三面包围。这种特殊的三维立体结构，增强了栅对沟道的控制能力，极大地抑制了器件的短沟道效应，减小了漏电流。FinFET管具有功耗低，面积小的优点，已经成为接替普通CMOS器件，延续摩尔定律的优良器件之一。电流模逻辑电路的功耗与操作频率无关，且DRCML(Dual-Rail Current Mode Logic)电路具有门拓扑结构一致性的特点，可通过改变输入信号，执行不同的逻辑功能，这增加了对电路单元面积和时序可预测性，避免了为转换逻辑功能而发生的布尔运算。数字电路可以基于“或/异或”“与/同或”等运算集为基础的Reed-Muller(RM)逻辑来实现。研究表明，RM逻辑电路在实现成本、系统可测试性、电路性能改善(例如面积、速度、功耗等)等方面较TB逻辑更具优势。
现有的基于CMOS晶体管的电流模RM或非-异或单元电路的电路图如图1所示。该RM逻辑电路由11个CMOS管(P1、P2、N1、N2、N3、N4、N5、N6、N7、N8、N9)和运算放大器F1组成。该RM逻辑未避免下拉网络中CMOS管的串联，造成了三层逻辑，串联的CMOS管将导致电源至地的栈高度过长，为了使电路能正常工作，需要相应提高电路的工作电源，这样功耗就随之增大，同时电路使用的晶体管数目较多，由此导致电路面积、延时和功耗延时积均较大。
鉴此，设计一种具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小的基于FinFET晶体管的电流模RM或非-异或单元电路具有重要意义。
发明内容
本发明所要解决的技术问题是提供一种在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小的基于FinFET晶体管的电流模RM或非-异或单元电路。
本发明解决上述技术问题所采用的技术方案为：一种基于FinFET晶体管的RM或非-异或单元电路，其特征在于包括第一P型FinFET管、第二P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管和第七N型FinFET管，所述的第一P型FinFET管和所述的第二P型FinFET管分别为低阈值P型FinFET管，所述的第一N型FinFET管、所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第四N型FinFET管、所述的第五N型FinFET管和所述的第七N型FinFET管为低阈值N型FinFET管，所述的第六N型FinFET管为高阈值N型FinFET管；所述的第一P型FinFET管的源极和所述的第二P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅、所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅和所述的第二P型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第一控制端，所述的第一P型FinFET管的漏极、所述的第一N型FinFET管的漏极和所述的第三N型FinFET管的漏极连接，且其连接端为所述的电流模RM或非-异或单元电路的输出端，用于输出或非-异或逻辑信号，所述的第二P型FinFET管的漏极、所述的第二N型FinFET管的漏极和所述的第四N型FinFET管的漏极连接，所述的第一N型FinFET管的源极、所述的第二N型FinFET管的源极和所述的第五N型FinFET管的漏极连接，所述的第三N型FinFET管的源极、所述的第四N型FinFET管的源极和所述的第六N型FinFET管的漏极连接，所述的第五N型FinFET管的源极、所述的第六N型FinFET管的源极和所述的第七N型FinFET管的漏极连接，所述的第七N型FinFET管的源极接地，所述的第七N型FinFET管的前栅和所述的第七N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第二控制端，所述的第五N型FinFET管的背栅为所述的电流模RM或非-异或单元电路的第一输入端，接入第一输入信号，所述的第五N型FinFET管的前栅为所述的电流模RM或非-异或单元电路的第二输入端，接入第二输入信号，所述的第二N型FinFET管的前栅、所述的第二N型FinFET管的背栅、所述的第三N型FinFET管的前栅和所述的第三N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第三输入端，接入第三输入信号，所述的第六N型FinFET管的前栅为所述的电流模RM或非-异或单元电路的第一反相输入端，接入第一输入信号的反相信号，所述的第六N型FinFET管的背栅为所述的电流模RM或非-异或单元电路的第二反相输入端，接入第二输入信号的反相信号，所述的第一N型FinFET管的前栅、所述的第一N型FinFET管的背栅、所述的第四N型FinFET管的前栅和所述的第四N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第三反相输入端，接入第三输入信号的反相信号。
所述的第一P型FinFET管和所述的第二P型FinFET管的阈值电压均为0.17V，所述的第一N型FinFET管、所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第四N型FinFET管和所述的第七N型FinFET管的阈值电压为0.33V；所述的第五N型FinFET管的阈值电压为0.47v，所述的第六N型FinFET管的阈值电压为0.70v。
所述的第一P型FinFET管鳍的个数为1，所述的第二P型FinFET管鳍的个数为1，所述的第一N型FinFET管鳍的个数为2，所述的第二N型FinFET管鳍的个数为2，所述的第三N型FinFET管鳍的个数为2，所述的第四N型FinFET管鳍的个数为2，所述的第五N型FinFET管鳍的个数为4，所述的第六N型FinFET管鳍的个数为6，所述的第七N型FinFET管鳍的个数为6。
与现有技术相比，本发明的优点在于通过第一P型FinFET管和第二P型FinFET管构成电流模RM或非-异或单元电路的上拉电阻网络，第七N型FinFET管作为独立电流源，而第六N型FinFET管实现“与功能”，第五N型FinFET管实现“或功能”，由此将FinFET管、双规电流模结构和RM逻辑结合起来实现RM逻辑电路中的或非-异或(NOR-XOR)复合门电路，减小电路的面积，降低电路的延时，保留了电流模逻辑赋值电路的上拉电阻网络和独立电流源结构，通过控制的输入信号来实现不同的复杂门电路逻辑功能，不需要另外加反相器得到相反的逻辑输出，进一步减少了晶体管的个数，由此在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小。
附图说明
图1为现有的基于CMOS晶体管的电流模RM或非-异或单元电路的电路图；
图2为本发明的基于FinFET晶体管的电流模RM或非-异或单元电路的电路图；
图3为标准电压(1v)下本发明的基于FinFET晶体管的电流模RM或非-异或单元电路在BSIMIMG标准工艺下仿真波形图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2所示，一种基于FinFET晶体管的RM或非-异或单元电路，包括第一P型FinFET管P1、第二P型FinFET管P2、第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5、第六N型FinFET管N6和第七N型FinFET管N7，第一P型FinFET管P1和第二P型FinFET管P2分别为低阈值P型FinFET管，第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5和第七N型FinFET管N7为低阈值N型FinFET管，第六N型FinFET管N6为高阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅、第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅和第二P型FinFET管P2的背栅连接且其连接端为电流模RM或非-异或单元电路的第一控制端，接入第一电压控制信号Vrfp，第一P型FinFET管P1的漏极、第一N型FinFET管N1的漏极和第三N型FinFET管N3的漏极连接且其连接端为电流模RM或非-异或单元电路的输出端，用于输出或非-异或逻辑信号Y，第二P型FinFET管P2的漏极、第二N型FinFET管N2的漏极和第四N型FinFET管N4的漏极连接，第一N型FinFET管N1的源极、第二N型FinFET管N2的源极和第五N型FinFET管N5的漏极连接，第三N型FinFET管N3的源极、第四N型FinFET管N4的源极和第六N型FinFET管N6的漏极连接，第五N型FinFET管N5的源极、第六N型FinFET管N6的源极和第七N型FinFET管N7的漏极连接，第七N型FinFET管N7的源极接地，第七N型FinFET管N7的前栅和第七N型FinFET管N7的背栅连接且其连接端为电流模RM或非-异或单元电路的第二控制端，接入第二电压控制信号Vrfn，第五N型FinFET管N5的背栅为电流模RM或非-异或单元电路的第一输入端，接入第一输入信号A，第五N型FinFET管N5的前栅为电流模RM或非-异或单元电路的第二输入端，接入第二输入信号B，第二N型FinFET管N2的前栅、第二N型FinFET管N2的背栅、第三N型FinFET管N3的前栅和第三N型FinFET管N3的背栅连接且其连接端为电流模RM或非-异或单元电路的第三输入端，接入第三输入信号C，第六N型FinFET管N6的前栅为电流模RM或非-异或单元电路的第一反相输入端，接入第一输入信号的反相信号Ab，第六N型FinFET管N6的背栅为电流模RM或非-异或单元电路的第二反相输入端，接入第二输入信号的反相信号Bb，第一N型FinFET管N1的前栅、第一N型FinFET管N1的背栅、第四N型FinFET管N4的前栅和第四N型FinFET管N4的背栅连接且其连接端为电流模RM或非-异或单元电路的第三反相输入端，接入第三输入信号的反相信号Cb。
本实施例中，或非-异或逻辑信号Y的逻辑表达式为
本实施例中，第一电压控制信号Vrfp由偏置电路产生，通常为0.3V～0.8V，第二电压控制信号Vrfn通常由常规的电流镜的偏置实现，第二电压控制信号Vrfn为0.6V～1V。
实施例二：如图2所示，一种基于FinFET晶体管的RM或非-异或单元电路，包括第一P型FinFET管P1、第二P型FinFET管P2、第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5、第六N型FinFET管N6和第七N型FinFET管N7，第一P型FinFET管P1和第二P型FinFET管P2分别为低阈值P型FinFET管，第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5和第七N型FinFET管N7为低阈值N型FinFET管，第六N型FinFET管N6为高阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅、第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅和第二P型FinFET管P2的背栅连接且其连接端为电流模RM或非-异或单元电路的第一控制端，接入第一电压控制信号Vrfp，第一P型FinFET管P1的漏极、第一N型FinFET管N1的漏极和第三N型FinFET管N3的漏极连接且其连接端为电流模RM或非-异或单元电路的输出端，用于输出或非-异或逻辑信号Y，第二P型FinFET管P2的漏极、第二N型FinFET管N2的漏极和第四N型FinFET管N4的漏极连接，第一N型FinFET管N1的源极、第二N型FinFET管N2的源极和第五N型FinFET管N5的漏极连接，第三N型FinFET管N3的源极、第四N型FinFET管N4的源极和第六N型FinFET管N6的漏极连接，第五N型FinFET管N5的源极、第六N型FinFET管N6的源极和第七N型FinFET管N7的漏极连接，第七N型FinFET管N7的源极接地，第七N型FinFET管N7的前栅和第七N型FinFET管N7的背栅连接且其连接端为电流模RM或非-异或单元电路的第二控制端，接入第二电压控制信号Vrfn，第五N型FinFET管N5的背栅为电流模RM或非-异或单元电路的第一输入端，接入第一输入信号A，第五N型FinFET管N5的前栅为电流模RM或非-异或单元电路的第二输入端，接入第二输入信号B，第二N型FinFET管N2的前栅、第二N型FinFET管N2的背栅、第三N型FinFET管N3的前栅和第三N型FinFET管N3的背栅连接且其连接端为电流模RM或非-异或单元电路的第三输入端，接入第三输入信号C，第六N型FinFET管N6的前栅为电流模RM或非-异或单元电路的第一反相输入端，接入第一输入信号的反相信号Ab，第六N型FinFET管N6的背栅为电流模RM或非-异或单元电路的第二反相输入端，接入第二输入信号的反相信号Bb，第一N型FinFET管N1的前栅、第一N型FinFET管N1的背栅、第四N型FinFET管N4的前栅和第四N型FinFET管N4的背栅连接且其连接端为电流模RM或非-异或单元电路的第三反相输入端，接入第三输入信号的反相信号Cb。
本实施例中，或非-异或逻辑信号Y的逻辑表达式为
本实施例中，第一电压控制信号Vrfp由偏置电路产生，通常为0.3V～0.8V，第二电压控制信号Vrfn通常由常规的电流镜的偏置实现，第二电压控制信号Vrfn为0.6V～1V。
本实施例中，第一P型FinFET管P1和第二P型FinFET管P2的阈值电压均为0.17V，第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4和第七N型FinFET管N7的阈值电压为0.33V；第五N型FinFET管N5的阈值电压为0.47v，第六N型FinFET管N6的阈值电压为0.70v。
实施例三：如图2所示，一种基于FinFET晶体管的RM或非-异或单元电路，包括第一P型FinFET管P1、第二P型FinFET管P2、第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5、第六N型FinFET管N6和第七N型FinFET管N7，第一P型FinFET管P1和第二P型FinFET管P2分别为低阈值P型FinFET管，第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4、第五N型FinFET管N5和第七N型FinFET管N7为低阈值N型FinFET管，第六N型FinFET管N6为高阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅、第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅和第二P型FinFET管P2的背栅连接且其连接端为电流模RM或非-异或单元电路的第一控制端，接入第一电压控制信号Vrfp，第一P型FinFET管P1的漏极、第一N型FinFET管N1的漏极和第三N型FinFET管N3的漏极连接且其连接端为电流模RM或非-异或单元电路的输出端，用于输出或非-异或逻辑信号Y，第二P型FinFET管P2的漏极、第二N型FinFET管N2的漏极和第四N型FinFET管N4的漏极连接，第一N型FinFET管N1的源极、第二N型FinFET管N2的源极和第五N型FinFET管N5的漏极连接，第三N型FinFET管N3的源极、第四N型FinFET管N4的源极和第六N型FinFET管N6的漏极连接，第五N型FinFET管N5的源极、第六N型FinFET管N6的源极和第七N型FinFET管N7的漏极连接，第七N型FinFET管N7的源极接地，第七N型FinFET管N7的前栅和第七N型FinFET管N7的背栅连接且其连接端为电流模RM或非-异或单元电路的第二控制端，接入第二电压控制信号Vrfn，第五N型FinFET管N5的背栅为电流模RM或非-异或单元电路的第一输入端，接入第一输入信号A，第五N型FinFET管N5的前栅为电流模RM或非-异或单元电路的第二输入端，接入第二输入信号B，第二N型FinFET管N2的前栅、第二N型FinFET管N2的背栅、第三N型FinFET管N3的前栅和第三N型FinFET管N3的背栅连接且其连接端为电流模RM或非-异或单元电路的第三输入端，接入第三输入信号C，第六N型FinFET管N6的前栅为电流模RM或非-异或单元电路的第一反相输入端，接入第一输入信号的反相信号Ab，第六N型FinFET管N6的背栅为电流模RM或非-异或单元电路的第二反相输入端，接入第二输入信号的反相信号Bb，第一N型FinFET管N1的前栅、第一N型FinFET管N1的背栅、第四N型FinFET管N4的前栅和第四N型FinFET管N4的背栅连接且其连接端为电流模RM或非-异或单元电路的第三反相输入端，接入第三输入信号的反相信号Cb。
本实施例中，或非-异或逻辑信号Y的逻辑表达式为
本实施例中，第一电压控制信号Vrfp由偏置电路产生，通常为0.3V～0.8V，第二电压控制信号Vrfn通常由常规的电流镜的偏置实现，第二电压控制信号Vrfn为0.6V～1V。
本实施例中，第一P型FinFET管P1和第二P型FinFET管P2的阈值电压均为0.17V，第一N型FinFET管N1、第二N型FinFET管N2、第三N型FinFET管N3、第四N型FinFET管N4和第七N型FinFET管N7的阈值电压为0.33V；第五N型FinFET管N5的阈值电压为0.47v，第六N型FinFET管N6的阈值电压为0.70v。
本实施例中，第一P型FinFET管P1鳍的个数为1，第二P型FinFET管P2鳍的个数为1，第一N型FinFET管N1鳍的个数为2，第二N型FinFET管N2鳍的个数为2，第三N型FinFET管N3鳍的个数为2，第四N型FinFET管N4鳍的个数为2，第五N型FinFET管N5鳍的个数为4，第六N型FinFET管N6鳍的个数为6，第七N型FinFET管N7鳍的个数为6。
为了验证本发明的基于FinFET晶体管的电流模RM或非-异或单元电路的优益性，在BSIMIMG标准工艺下，使用电路仿真工具HSPICE在电路的输入频率为100MHz、200MHz、500MHz、1GHz的条件下，将本发明的一种基于FinFET晶体管的电流模RM或非-异或单元电路、图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路(简称同栅或非-异或单元电路)这两种双轨电流模RM或非-异或单元电路进行仿真比较分析，BSIMIMG工艺库对应的电源电压为1V。标准电压(1v)下，本发明的基于FinFET晶体管的电流模RM或非-异或单元电路基于BSIMIMG标准工艺的仿真波形图如图3所示。
在BSIMIMG标准工艺，输入频率为100MHz条件下对本发明的基于FinFET晶体管的电流模RM或非-异或单元电路、图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路进行仿真比较，其性能比较表如表1所示。
表1
| 电路类型 | 晶体管数目 | 延时(ps) | 功耗(μW) | 功耗延时积(fJ) |
| 本发明的或非-异或单元电路 | 16 | 22.65 | 57.86 | 1.310 |
| 同栅或非-异或单元电路 | 14 | 20.98 | 65.25 | 1.368 |
从表1中可以得出：本发明的基于FinFET晶体管的电流模RM或非-异或单元电路与图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路相比，晶体管数目减少了2个，延时增大了7.37％，功耗减小了11.33％，功耗延时积减小了4.23％。
在BSIMIMG标准工艺，输入频率为200MHz条件下对本发明的基于FinFET晶体管的电流模RM或非-异或单元电路、图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路进行仿真比较，其性能比较表如表2所示。
表2
| 电路类型 | 晶体管数目 | 延时(ns) | 功耗(μW) | 功耗延时积(fJ) |
| 本发明的异或/同或门电路 | 16 | 22.65 | 58.10 | 1.315 |
| 同栅异或/同或门电路 | 14 | 20.98 | 65.26 | 1.369 |
从表2中可以得出：本发明的基于FinFET晶体管的电流模RM或非-异或单元电路与图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路相比，晶体管数目减少了2个，延时增大了7.37％，功耗减小了了10.97％，功耗延时积减小了3.94％。
在BSIMIMG标准工艺，输入频率为500MHz条件下对本发明的基于FinFET晶体管的电流模RM或非-异或单元电路、图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路进行仿真比较，其性能比较表如表3所示。
表3
| 电路类型 | 晶体管数目 | 延时(ns) | 功耗(μW) | 功耗延时积(fJ) |
| 本发明的异或/同或门电路 | 16 | 22.65 | 58.79 | 1.331 |
| 同栅异或/同或门电路 | 14 | 20.98 | 65.28 | 1.370 |
从表3中可以得出：本发明的基于FinFET晶体管的电流模RM或非-异或单元电路与图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路相比，晶体管数目减少了2个，延时增大了7.37％，功耗减小了9.94％，功耗延时积减小了2.84％。
在BSIMIMG标准工艺，输入频率为1GHz条件下对本发明的一种基于FinFET晶体管的电流模RM或非-异或单元电路、图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路进行仿真比较，其性能比较表如表4所示。
表4
| 电路类型 | 晶体管数目 | 延时(ns) | 功耗(μW) | 功耗延时积(fJ) |
| 本发明的异或/同或门电路 | 16 | 22.65 | 59.41 | 1.345 |
| 同栅异或/同或门电路 | 14 | 20.98 | 65.31 | 1.370 |
从表4中可以得出：本发明的基于FinFET晶体管的电流模RM或非-异或单元电路与图1所示的现有的基于CMOS晶体管的电流模RM或非-异或单元电路相比，晶体管数目减少了2个，延时降低了7.37％，功耗减小了9.03％，功耗延时积减小了1.82％。
Claims (2)
1.一种基于FinFET晶体管的电流模RM或非-异或单元电路，其特征在于包括第一P型FinFET管、第二P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管和第七N型FinFET管，所述的第一P型FinFET管和所述的第二P型FinFET管分别为低阈值P型FinFET管，所述的第一N型FinFET管、所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第四N型FinFET管、所述的第五N型FinFET管和所述的第七N型FinFET管为低阈值N型FinFET管，所述的第六N型FinFET管为高阈值N型FinFET管；
所述的第一P型FinFET管的源极和所述的第二P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅、所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅和所述的第二P型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第一控制端，所述的第一P型FinFET管的漏极、所述的第一N型FinFET管的漏极和所述的第三N型FinFET管的漏极连接且其连接端为所述的电流模RM或非-异或单元电路的输出端，用于输出或非-异或逻辑信号，所述的第二P型FinFET管的漏极、所述的第二N型FinFET管的漏极和所述的第四N型FinFET管的漏极连接，所述的第一N型FinFET管的源极、所述的第二N型FinFET管的源极和所述的第五N型FinFET管的漏极连接，所述的第三N型FinFET管的源极、所述的第四N型FinFET管的源极和所述的第六N型FinFET管的漏极连接，所述的第五N型FinFET管的源极、所述的第六N型FinFET管的源极和所述的第七N型FinFET管的漏极连接，所述的第七N型FinFET管的源极接地，所述的第七N型FinFET管的前栅和所述的第七N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第二控制端，所述的第五N型FinFET管的背栅为所述的电流模RM或非-异或单元电路的第一输入端，接入第一输入信号，所述的第五N型FinFET管的前栅为所述的电流模RM或非-异或单元电路的第二输入端，接入第二输入信号，所述的第二N型FinFET管的前栅、所述的第二N型FinFET管的背栅、所述的第三N型FinFET管的前栅和所述的第三N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第三输入端，接入第三输入信号，所述的第六N型FinFET管的前栅为所述的电流模RM或非-异或单元电路的第一反相输入端，接入第一输入信号的反相信号，所述的第六N型FinFET管的背栅为所述的电流模RM或非-异或单元电路的第二反相输入端，接入第二输入信号的反相信号，所述的第一N型FinFET管的前栅、所述的第一N型FinFET管的背栅、所述的第四N型FinFET管的前栅和所述的第四N型FinFET管的背栅连接且其连接端为所述的电流模RM或非-异或单元电路的第三反相输入端，接入第三输入信号的反相信号；
所述的第一P型FinFET管和所述的第二P型FinFET管的阈值电压均为0.17V，所述的第一N型FinFET管、所述的第二N型FinFET管、所述的第三N型FinFET管、所述的第四N型FinFET管和所述的第七N型FinFET管的阈值电压为0.33V；所述的第五N型FinFET管的阈值电压为0.47v，所述的第六N型FinFET管的阈值电压为0.70v。
2.根据权利要求1所述的一种基于FinFET晶体管的电流模RM或非-异或单元电路，其特征在于所述的第一P型FinFET管鳍的个数为1，所述的第二P型FinFET管鳍的个数为1，所述的第一N型FinFET管鳍的个数为2，所述的第二N型FinFET管鳍的个数为2，所述的第三N型FinFET管鳍的个数为2，所述的第四N型FinFET管鳍的个数为2，所述的第五N型FinFET管鳍的个数为4，所述的第六N型FinFET管鳍的个数为6，所述的第七N型FinFET管鳍的个数为6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710259212.5A CN107222204B (zh) | 2017-04-20 | 2017-04-20 | 基于FinFET晶体管的电流模RM或非-异或单元电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710259212.5A CN107222204B (zh) | 2017-04-20 | 2017-04-20 | 基于FinFET晶体管的电流模RM或非-异或单元电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107222204A CN107222204A (zh) | 2017-09-29 |
| CN107222204B true CN107222204B (zh) | 2020-07-24 |
Family
ID=59927902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710259212.5A Active CN107222204B (zh) | 2017-04-20 | 2017-04-20 | 基于FinFET晶体管的电流模RM或非-异或单元电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107222204B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842048B2 (en) * | 2002-11-22 | 2005-01-11 | Advanced Micro Devices, Inc. | Two transistor NOR device |
| CN1726588A (zh) * | 2002-12-20 | 2006-01-25 | 前进应用科学股份有限公司 | N沟道上拉元件和逻辑电路 |
| CN104617925A (zh) * | 2013-11-01 | 2015-05-13 | 恩智浦有限公司 | 锁存电路 |
| CN105720969A (zh) * | 2016-01-22 | 2016-06-29 | 宁波大学 | 一种基于FinFET器件的一位全加器 |
| CN105720970A (zh) * | 2016-01-22 | 2016-06-29 | 宁波大学 | 一种基于 FinFET 器件的异或/同或门电路 |
| CN106385250A (zh) * | 2016-09-21 | 2017-02-08 | 宁波大学 | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 |
-
2017
- 2017-04-20 CN CN201710259212.5A patent/CN107222204B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842048B2 (en) * | 2002-11-22 | 2005-01-11 | Advanced Micro Devices, Inc. | Two transistor NOR device |
| CN1726588A (zh) * | 2002-12-20 | 2006-01-25 | 前进应用科学股份有限公司 | N沟道上拉元件和逻辑电路 |
| CN104617925A (zh) * | 2013-11-01 | 2015-05-13 | 恩智浦有限公司 | 锁存电路 |
| CN105720969A (zh) * | 2016-01-22 | 2016-06-29 | 宁波大学 | 一种基于FinFET器件的一位全加器 |
| CN105720970A (zh) * | 2016-01-22 | 2016-06-29 | 宁波大学 | 一种基于 FinFET 器件的异或/同或门电路 |
| CN106385250A (zh) * | 2016-09-21 | 2017-02-08 | 宁波大学 | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 |
Non-Patent Citations (4)
| Title |
|---|
| "CMOS logic design with independent-gate FinFETs";Anish Muttreja等;《2007 25th International Conference on Computer Design》;20080819;第560页到第567页 * |
| "Dual logic and its application in logic minimization";Wang Lunyao等;《2011 International Conference on Electronics, Communications and Control (ICECC)》;20111203;第239页到第242页 * |
| "Reed-Muller逻辑电路的功耗估算技术";叶锡恩等;《浙江大学学报(理学版)》;20080925;第35卷(第5期);第526页到第529页 * |
| "异或门低功耗优化展开方法";骆祖莹等;《计算机辅助设计与图形学学报》;20030131;第15卷(第1期);第107页到第110页及第117页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107222204A (zh) | 2017-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102857217B (zh) | 一种低功耗异或/同或门电路 | |
| CN106385250B (zh) | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 | |
| CN105720970B (zh) | 一种基于FinFET器件的异或/同或门电路 | |
| US10056134B2 (en) | Ternary 2-9 line address decoder realized by CNFET | |
| CN111313889A (zh) | 一种正反馈异或/同或门及混合逻辑加法器 | |
| CN107222187B (zh) | 一种基于FinFET器件的短脉冲型D触发器 | |
| US20170117881A1 (en) | Carbon nanotube field effect transistor-based pulse generator | |
| Kamsani et al. | A low power multiplexer based pass transistor logic full adder | |
| Dadoria et al. | Integrating sleep and pass transistor logic for leakage power reduction in FinFET circuits | |
| CN107222200B (zh) | 基于FinFET器件的电流模RM或非-异或单元电路 | |
| CN104836570A (zh) | 一种基于晶体管级的与/异或门电路 | |
| CN107222204B (zh) | 基于FinFET晶体管的电流模RM或非-异或单元电路 | |
| CN103957002A (zh) | 一种栅压自举异或/同或电路及栅压自举一位全加器 | |
| US9239703B2 (en) | Full adder circuit | |
| CN105720948A (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN104951411A (zh) | 低功耗存储器 | |
| CN104579251A (zh) | 一种门控时钟触发器 | |
| CN210120546U (zh) | 一种cmos组合逻辑电路 | |
| Singh et al. | Analysis and design guidelines for customized logic families in CMOS | |
| Choudhary et al. | 2-Bit CMOS comparator by hybridizing PTL and pseudo logic | |
| CN107196627B (zh) | 一种基于FinFET器件的电流模D触发器 | |
| Kumar et al. | Low power dual edge triggered flip flop using multi threshold CMOS | |
| CN108494386B (zh) | 一种基于FinFET的主从触发器 | |
| CN111600596B (zh) | 一种基于三输入fet器件的一位全加器 | |
| Bansal et al. | Low-power stack pseudo domino logic using contention-alleviated precharge keeper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |