CN107222198A - 电平移位电路 - Google Patents

Abstract

本发明提供一种电平转移电路，包括升压模块和第一反相模块，升压模块的第一端与电平转移电路的输入端相连，第二端与第一高电平信号端相连，第三端与低电平信号端相连，第四端与第一反相模块的第一端相连；第一反相模块的第二端与第一高电平信号端相连，第三端与低电平信号端相连，第四端与电平转移电路的第一输出端相连，第一反相模块用于在第一端接收到高电平信号时，将其第三端与第四端导通；并在其第一端接收到低电平信号时，将第二端与第四端导通；第一反相模块的第二端与第四端之间或第三端与第四端之间设置有第一限流模块，用于限定流过其自身的电流，使电流的最大值不超过第一预定值。本发明能够在提高驱动能力的同时，减小尖峰电流。

Description

电平移位电路

技术领域

本发明涉及半导体集成电路领域，具体涉及一种电平移位电路。

背景技术

电平移位电路将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出级的控制，在有机电致发光、FLASH存储等方面有着广泛的应用。电平移位电路作为连接控制电路和输出驱动级的关键电路，一方面要求很高的驱动能力，满足输出级的驱动要求；另一方面要求有比较低的静态电流，从而降低功耗。

图1是传统的电平移位电路的结构示意图，包括四个晶体管(第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4)以及一个低压反相器10。第一晶体管M1和第二晶体管M2为NMOS管，第三晶体管M3和第四晶体管M4为PMOS管。该电平移位电路基本工作过程为：当输入端IN输入低电平信号时，第一晶体管M1关闭而第二晶体管M2开启，输出端OUT与低电平信号端VSS导通而输出低电平信号；当输入端IN输入高电平信号(该高电平信号的电压小于第一高电平信号端V1的电压)时，第二晶体管M2关闭而第一晶体管M1开启，从而使得第四晶体管M4开启，输出端OUT第一高电平信号端V1导通而输出高电平信号。

但是这种结构的电平转换电路的驱动能力有限，无法驱动较大的负载，为此，现有技术中采用在图1的基础上串接高压反相器的方式，得到图2的电平转移电路，从而提高电平转移电路的驱动能力。其中，高压反相器包括第五晶体管M5(其为PMOS管)和第六晶体管M6(其为NMOS管)，在高压反相器的翻转过程中(即，第五晶体管M5的栅极接收到的信号在高电平与低电平转换过程中)的某一阶段，第五晶体管M5和第六晶体管M6会同时处于弱开启状态，第一高电平信号端V1与低电平信号端VSS之间导通，从而产生很大的尖峰电流，这不仅会增加功耗，而且还会对器件的可靠性造成影响。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种电平转移电路，以在提高驱动能力的同时，减小尖峰电流，从而降低功耗。

为了解决上述技术问题之一，本发明提供一种电平转移电路，包括升压模块和第一反相模块，

所述升压模块的第一端与所述电平转移电路的输入端相连，第二端与第一高电平信号端相连，第三端与低电平信号端相连，第四端与第一反相模块的第一端相连；所述升压模块用于在所述电平转移电路的输入端接收到高电平信号和低电平信号中的一者时，将所述升压模块的第二端与第四端导通；并在所述电平转移电路的输入端接收到高电平信号和低电平信号中的另一者时，将所述升压模块的第三端与第四端导通；所述电平转移电路的输入端接收到的高电平信号的电压小于所述第一高电平信号端的信号电压；

所述第一反相模块的第二端与所述第一高电平信号端相连，第三端与所述低电平信号端相连，第四端与所述电平转移电路的第一输出端相连，所述第一反相模块用于在其第一端接收到高电平信号时，将其第三端与第四端导通；并在其第一端接收到低电平信号时，将其第二端与第四端导通；

所述第一反相模块的第二端与第四端之间或者所述第一反相模块的第三端与第四端之间设置有第一限流模块，该第一限流模块用于限定流过其自身的电流，使该电流的最大值不超过第一预定值。

优选地，所述第一反相模块包括：

第一P型晶体管，所述第一P型晶体管的栅极与所述第一反相模块的第一端相连，所述第一P型晶体管的第一极与所述第一反相模块的第二端相连，所述第一P型晶体管的第二极与所述第一反相模块的第四端相连；

第一N型晶体管，所述第一N型晶体管的栅极与所述第一反相模块的第一端相连，所述第一N型晶体管的第一极与所述第一反相模块的第四端相连，所述第一N型晶体管的第二极与所述第一反相模块的第三端相连。

优选地，所述升压模块用于在其第一端接收到高电平信号时，将所述升压模块的第二端与第四端导通；

所述第一限流模块包括第二N型晶体管，所述第二N型晶体管的栅极与第一限流控制端相连，所述第二N型晶体管的第一极与所述第一反相模块的第四端相连，所述第二N型晶体管的第二极与所述第一N型晶体管的第一极相连；所述第一限流控制端用于在所述电平转移电路的输入端接收到低电平信号时，提供低电平信号，以使得所述第二N型晶体管关断；并在所述电平转移电路的输入端接收到的高电平信号时，提供能够使所述第二N型晶体管处于饱和区的高电平信号；所述第一预定值为所述第二N型晶体管在饱和区时，所述第二N型晶体管第一极与第二极之间的驱动电流。

优选地，所述第二N型晶体管的宽长比小于所述第一N型晶体管的宽长比和所述第一P型晶体管的宽长比。

优选地，所述电平转移电路还包括第二反相模块，所述第二反相模块的第一端与所述升压模块的第五端相连，第二端与所述第一高电平信号端相连，第三端与所述低电平信号端相连，第四端与所述电平转移电路的第二输出端相连；所述第二反相模块用于在其第一端接收到高电平信号时，将其第三端与第四端导通；并在其第一端接收到低电平信号时，将其第二端与第四端导通；

所述升压模块用于在其第一端接收到高电平信号时，将所述升压模块的第二端与第四端导通、第三端与第五端导通；并在所述升压模块的第一端接收到低电平信号时，将所述升压模块的第三端与第四端导通、第二端与第五端导通。

优选地，所述第二反相模块包括：

第二P型晶体管，所述第二P型晶体管的栅极与所述第二反相模块的第一端相连，所述第二P型晶体管的第一极与所述第二反相模块的第二端相连，所述第二P型晶体管的第二极与所述第二反相模块的第四端相连；

第三N型晶体管，所述第三N型晶体管的栅极与所述第二反相模块的第一端相连，所述第三N型晶体管的第一极与所述第二反相模块的第四端相连，所述第三N型晶体管的第二极与所述第二反相模块的第三端相连。

优选地，所述第二反相模块的第二端与第四端之间或者所述第二反相模块的第三端与第四端之间设置有第二限流模块，该第二限流模块用于限定流过其自身的电流，使该电流的最大值不超过第二预定值。

优选地，所述第二限流模块包括第四N型晶体管，所述第四N型晶体管的栅极与第二限流控制端相连，所述第四N型晶体管的第一极与所述第二反相模块的第四端相连，所述第四N型晶体管的第二极与所述第三N型晶体管的第一极相连；所述第二限流控制端用于在所述电平转移电路的输入端接收到高电平信号时，提供低电平信号，以使得所述第四N型晶体管关断；并在所述电平转移电路的输入端接收到的低电平信号时，提供使得所述第四N型晶体管处于饱和区的高电平信号；所述第二预定值为所述第四N型晶体管在饱和区时，所述第四N型晶体管第一极与第二极之间的驱动电流。

优选地，所述第四N型晶体管的宽长比小于所述第三N型晶体管的宽长比和所述第二P型晶体管的宽长比。

优选地，所述升压模块包括反相器、第五N型晶体管、第六N型晶体管、第三P型晶体管和第四P型晶体管：

所述反相器的第一输入端与所述升压模块的第一端相连，所述反相器的第二输入端与第二高电平信号端相连，所述反相器的第三输入端与所述低电平信号端相连，所述反相器的输出端与所述第六N型晶体管的栅极相连；所述反相器用于在其第一输入端接收到高电平信号时，将所述反相器的第三输入端与输出端导通，并在所述反相器的第一输入端接收到低电平信号时，将所述反相器的第二输入端与输出端导通；所述第二高电平信号端的电压小于所述第一高电平信号端的电压；

所述第五N型晶体管的栅极与所述升压模块的第一端相连，第一极与所述升压模块的第五端相连，第二极与所述升压模块的第三端相连；

所述第六N型晶体管的第一极与所述升压模块的第四端相连，第二极与所述升压模块的第三端相连；

所述第三P型晶体管的栅极与所述升压模块的第四端相连，第一极与所述升压模块的第二端相连，第二极与所述升压模块的第五端相连；

所述第四P型晶体管的栅极与所述升压模块的第五端相连，第一极与所述升压模块的第二端相连，第二极与所述升压模块的第四端相连。

在本发明中，电平转移电路包括第一反相模块、第二反相模块、第一限流模块、第二限流模块，第一限流模块和第二限流模块可以降低电平转移电路产生的尖峰电流、提高翻转速度，从而在保证驱动能力的同时，降低功耗；并且，同时设置第一反相模块和第二反相模块能够实现双向驱动。另外，电平转移电路的结构简单，适用于实际工业生产，尤其是对电平移位有着广泛需求的驱动类芯片。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是现有的第一种电平移位电路的示意图；

图2是现有的第二种电平移位电路的示意图；

图3是本发明实施例中第一种电平移位电路的模块结构示意图；

图4是本发明实施例中第一种电平移位电路的具体结构示意图；

图5是图1、图2和图4中的电平转移电路产生的尖峰电流对比图；

图6是图1、图2和图4中的电平转移电路的输出电压变化对比图；

图7是本发明实施例中第二种电平移位电路的模块结构示意图；

图8是本发明实施例中第二种电平移位电路的具体结构示意图。

其中，部分附图标记为：

10、低压反相器；M1、第一晶体管；M2、第二晶体管；M3、第三晶体管；M4、第四晶体管；M5、第五晶体管；M6、第六晶体管；IN、电平移位电路的输入端；OUT、电平移位电路的输出端；V1、第一高电平信号端；V2、第二高电平信号端；VSS、低电平信号端；OUT1、电平移位电路的第一输出端；OUT2、电平移位电路的第二输出端；

20、升压模块；21、反相器；30、第一反相模块；40、第一限流模块；50、第二反相模块；60、第二限流模块；MP1、第一P型晶体管；MP2、第二P型晶体管；MP3、第三P型晶体管；MP4、第四P型晶体管；MN1、第一N型晶体管；MN2、第二N型晶体管；MN3、第三N型晶体管；MN4、第四N型晶体管；MN5、第五N型晶体管；MN6、第六N型晶体管。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的一方面，提供一种电平转移电路，如图3所示，所述电平转移电路包括升压模块20和第一反相模块30。

升压模块20的第一端a1与电平转移电路的输入端IN相连，升压模块20的第二端a2与第一高电平信号端V1相连，升压模块20的第三端a3与低电平信号端VSS相连，升压模块20的第四端a4与第一反相模块30的第一端b1相连。升压模块20用于在电平转移电路的输入端IN接收到高电平信号和低电平信号中的一者时，将升压模块20的第二端a2与第四端a4导通；并在所述电平转移电路的输入端IN接收到高电平信号和低电平信号中的另一者时，将升压模块20的第三端a3与第四端a4导通；所述电平转移电路的输入端IN接收到的高电平信号的电压V_low小于第一高电平信号端V1的信号电压V_hi。

第一反相模块30的第二端b2与第一高电平信号端V1相连，第一反相模块30的第三端b3与低电平信号端VSS相连，第一反相模块30的第四端b4与所述电平转移电路的第一输出端OUT1相连；第一反相模块30用于在其第一端b1接收到高电平信号时，将第一反相模块30的第三端b3与第四端b4导通；并在第一反相模块30的第一端b1接收到低电平信号时，将第一反相模块30的第二端b2与第四端b4导通。

第一反相模块30的第二端b2与第四端b4之间或者第一反相模块30的第三端b3与第四端b4之间设置有第一限流模块40，该第一限流模块40用于限定流过其自身的电流，使该电流的最大值不超过第一预定值。所述第一预定值应当小于在未设置限流模块40的情况下，第一反相模块30翻转过程中，第一高电平信号端V1通过第一反相模块30与低电平信号端VSS之间发生短时间导通而产生的尖峰电流的值。

所述电平转移电路尤其适用于高压电路，将低压信号转换为高压信号，转换的差值在10V以上。升压模块20可以用于在输入端IN接收到高电平信号时，将升压模块20的第二端a2与第四端a4导通、第三端a3与第四端a4断开；在输入端IN输入低电平信号时，将升压模块20的第三端a3与第四端a4导通、第二端a2与第四端a4断开。这种情况下，当输入端IN接收到低电平信号时，升压模块20的第三端a3与第四端a4导通、第二端a2与第四端a4断开，从而使得反相模块20的第一端b1接收到低电平信号，进而使得反相模块20的第四端与第二端导通，电平移位电路的第一输出端OUT1输出电压为V_hi的高电平信号；当输入端IN输入电压为V_low的高电平信号时，升压模块20的第二端a2与第四端a4导通，从而使得第一反相模块30的第一端b1与第一高电平信号端V1导通而接收到电压较高的高电平信号，进而使得第一反相模块30的第三端b3与第四端b4导通，电平移位电路的第一输出端OUT1输出低电平信号；从而实现电平的转换，且第一输出端OUT1的输出信号与输入端IN的输入信号反相。

升压模块20也可以用于在电平转移电路的输入端IN接收到低电平信号时，将升压模块20的第二端a2与第四端a4导通、第三端a3与第四端a4断开；在电平转移电路的输入端IN接收到高电平信号时，将升压模块20的第三端a3与第四端a4导通、第二端a2与第四端a4断开。这种情况下，当输入端IN输入电压为V_low的高电平信号时，升压模块20的第三端a3与第四端a4导通，从而使得第一反相模块30的第一端b1接收到低电平信号，进而使得电平移位电路的第一输出端OUT1与第一高电平信号端V1导通而输出电压为V_hi的高电平信号；当输入端IN输入低电平信号时，升压模块20的第二端a2与第四端a4导通，从而使得反相模块20的第一端b1与第一高电平信号端导通，进而使得第一反相模块30的第三端b3与第四端b4导通，电平移位电路的第一输出端OUT1输出低电平信号；从而也可以实现电平的转换，且第一输出端OUT1的输出信号与输入端IN的输入信号同相。

当升压模块20的第四端a4直接作为电平移位电路的输出端输出信号时，虽然能够实现电平转换的功能，但是驱动能力较差。在升压模块20的第四端a4串接第一反相模块30后，第一反相模块30内的器件特性(晶体管的宽长比)更容易调节，且第一反相模块30能够对输出电压起到整形的作用，因此，设置第一反相模块30后能够提高电平转移电路的驱动能力。且由于第一反相模块30的第二端b4与第四端b4之间或者第一反相模块30的第三端b3与第四端b4之间设置有第一限流模块40，因此，可以减小第一反相模块30在翻转过程中因第一高电平信号端V1与低电平信号端VSS之间短时间导通而出现的尖峰电流，从而减少功耗，防止过大的尖峰电流对器件造成影响。并且，当第一反相模块30的第二端b2与第四端b4之间设置第一限流模块40时，第一反相模块30第四端b4与第三端b3的导通速度更快，即第一输出端OUT1由高电平到低电平的翻转速度更快，可以利用下降沿进行驱动；当第一反相模块30的第三端b3与第四端b4之间设置第一限流模块40时，第一反相模块30的第四端b4与第二端b2的导通速度更快，即第一输出端OUT1由低电平到高电平的翻转速度更快，可以利用上升沿进行驱动。

下面结合图3和图4对所述电平转移电路的第一种结构进行具体介绍。其中，升压模块20用于在其第一端a1接收到高电平信号时，将升压模块20的第二端a2与第四端a4导通、第三端a3与第五端a5导通；在第一端a1接收到低电平信号时，将升压模块20的第三端a3与第四端a4导通、第二端a2与第五端a5导通。

第一反相模块30包括第一P型晶体管MP1和第一N型晶体管MN1。其中，第一P型晶体管MP1的栅极与第一反相模块30的第一端相连，第一P型晶体管MP1的第一极与第一反相模块30的第二端b2相连，第一P型晶体管MP1的第二极与第一反相模块30的第四端b4相连。第一N型晶体管MN1的栅极与第一反相模块30的第一端b1相连，第一N型晶体管MN1的第一极通过第一限流模块40与第一反相模块30的第四端b4间接相连，第一N型晶体管MN1的第二极与第一反相模块30的第三端b3相连。

第一限流模块40包括第二N型晶体管MN2，第二N型晶体管MN2的栅极与第一限流控制端相连，第二N型晶体管MN2的第一极与第一反相模块30的第四端b4相连，第二N型晶体管MN2的第二极与第一N型晶体管MN1的第一极相连，从而与第一反相模块30的第三端b3间接相连；所述第一限流控制端用于在所述电平转移电路的输入端IN接收到低电平信号时，为第二N型晶体管MN2的栅极提供低电平信号，以使第二N型晶体管MN2关闭；并在所述电平转移电路的输入端IN接收到的高电平信号时，提供能够使第二N型晶体管MN2处于饱和区的高电平信号。所述第一预定值为第二N型晶体管MN2在饱和区时，第二N型晶体管MN2第一极与第二极之间的驱动电流。

可以理解，流过晶体管的驱动电流与晶体管的宽长比成正比，为了保证第二N型晶体管MN2起到限流作用，第二N型晶体管MN2的宽长比小于第一N型晶体管MN1的宽长比和第一P型晶体管MP1的宽长比。具体地，第二N型晶体管MN2的宽长比可以为第一N型晶体管MN1宽长比的0.2～0.4倍，从而能够有效地控制尖峰电流，同时不会影响电平转移电路的驱动能力。

其中，所述第一限流控制端可以为单独设置的信号端口，为了简化电路结构，优选地，所述第一限流控制端与电平转移电路的输入端IN形成为一体结构，如图3所示，通过电平转移电路的输入端IN直接控制第二N型晶体管MN2。

升压模块20包括反相器21、第五N型晶体管MN5、第六N型晶体管MN6、第三P型晶体管MP3和第四P型晶体管MP4。其中：

反相器21的第一输入端与升压模块20的第一端a1相连，反相器21的第二输入端与第二高电平信号端V2相连，反相器21的第三输入端与低电平信号端VSS相连，反相器21的输出端与第六N型晶体管MN6的栅极相连；反相器21用于在其第一输入端接收到高电平信号时，将反相器21的第三输入端与输出端导通，并在反相器21的第一输入端接收到低电平信号时，将反相器21的第二输入端与输出端导通。第二高电平信号端V2的电压小于第一高电平信号端V1的电压，具体地，第二高电平信号端V2的电压为上述V_low。

第五N型晶体管MN5的栅极与升压模块20的第一端a1相连，第五N型晶体管MN5的第一极与升压模块20的第五端a5相连，第五N型晶体管MN5的第二极与升压模块20的第三端a3相连。

第六N型晶体管MN6的第一极与升压模块20的第四端a4相连，第六N型晶体管MN6的第二极与升压模块20的第三端a3相连。

第三P型晶体管MP3的栅极与升压模块20的第四端a4相连，第三P型晶体管MP3的第一极与升压模块20的第二端a2相连，第三P型晶体管的MP3第二极与升压模块20的第五端a5相连。

第四P型晶体管MP4的栅极与升压模块20的第五端a5相连，第四P型晶体管MP4的第一极与升压模块20的第二端a2相连，第四P型晶体管MP4的第二极与升压模块20的第四端a4相连。

图4所示的电平转移电路的工作过程如下：

当电平转移电路的输入端IN输入低电平信号时，反相器21的输出端输出高电平信号，此时，第五N型晶体管MN5关闭而第六N型晶体管MN6开启，因而使得升压模块20的第四端a4与低电平信号端VSS导通，从而使得第三P型晶体管MP3开启。由于第五N型晶体管MN5的关闭以及第六N型晶体管MN6的开启，使得第四P型晶体管MP4逐渐关闭，反过来又加速了升压模块20第四端a4与低电平信号端VSS的导通，于是第一P型晶体管MP1逐渐开启；同时第二N型晶体管MN2由于输入端IN输入低电平信号而关闭，从而使电平转移电路的第一输出端OUT1与第一高电平信号端V1导通而输出电压为V_hi的高电平信号。

当电平转移电路的输入端IN输入为电压为V_low的高电平信号(V_low<V_hi)时，反相器21的输出端输出低电平信号，此时，第六N型晶体管MN6关闭而第五N型晶体管MN5开启，从而使得第四P型晶体管MP4的栅极(升压模块20的第五端a5)与低电平信号端VSS导通，以使第四P型晶体管MP4开启，第一P型晶体管MP1的栅极(升压模块20的第四端a4)与第一高电平信号端V1导通。由于第六N型晶体管MN6的关闭以及第五N型晶体管MN5的开启使得第三P型晶体管MP3关闭，反过来又加速了第五N型晶体管MN5的开启，从而使第四P型晶体管MP4的栅极接收到低电平信号而开启，以使第一P型晶体管MP1逐渐关闭、第一N型晶体管MN1逐渐开启，同时第二N型晶体管MN2由于输入端IN输入的高电平信号而开启，从而使得第一输出端OUT1输出低电平。

图5为图1、图2和图4中的电平转移电路产生的尖峰电流对比图，图中I1为图1的电平转移电路产生的尖峰电流，I2为图2的电平转移电流产生的尖峰电流，I3为图3的电平转移电路产生的尖峰电流。从图5可以看出，本发明中图4的电平转移电路产生的尖峰电流明显小于图2的电平转移电路产生的尖峰电流，略大于图1的电平转移电路(其驱动能力很低)产生的尖峰电流。

图6为图1、图2和图4中的电平转移电路的输出电压变化对比图，其中，u1为图1的电平转移电路的输出电压曲线；u2为图2的电平转移电路的输出电压曲线；u3为图4的电平转移电路的输出电压曲线。从图6可以看出，在上升沿部分，图4的电平转移电路的翻转速度大于图1和图2的电平转移电路的翻转速度，可以利用图4的电路进行上升沿驱动，从而可以进一步降低功耗。

可见，和现有技术中的电平转移电路相比，本发明提供的图4中的电平转移电流能够降低下降沿的尖峰电流、提高上升沿的翻转速度。需要说明的是，当电路用于下降沿驱动时，为了减小下降沿的尖峰电流、提高翻转速度，可以将第一限流模块40设置在第一反相模块30的第二端a2与第四端a4之间，这种情况下，第一限流模块40包括P型晶体管，且该P型晶体管能够在电平转移电路的输入端IN输入高电平时处于关闭状态、在输入端IN输入低电平时处于饱和状态。

还需要说明的是，图4的电平转移电路能够实现反相输出，当然，如上文所述，升压模块20也可以用于在电平转移电路的输入端IN接收到低电平信号时，将升压模块20的第二端与第四端导通；在电平转移电路的输入端IN接收到高电平信号时，将升压模块20的第三端与第四端导通，从而实现同相输出。这种情况下，可以将第三P的第二极作为升压模块20的第四端，第四P型晶体管MP4的第二极作为升压模块20的第五端，即，第一反相模块30的第一端与第三P型晶体管MP3的第二极相连，从而实现在同相输出的情况下，提高驱动能力并降低功耗，具体工作原理如图4的工作原理类似，这里不再详细说明。

图7是电平转移电路的第二种结构的模块示意图，图8为电平转移电路的第二种结构的具体结构示意图。在电平转移电路的第二种结构中，同样包括上述升压模块20、第一反相模块30和第一限流模块40，各模块的结构与图4的结构相同，不再赘述，下面仅对两种结构的不同之处进行介绍。

如图7和图8所示，第二种结构的电平转移电路中除了包括上述升压模块20、第一反相模块30和第一限流模块40以外，还包括第二反相模块50和第二限流模块60。第二反相模块50的第一端c1与升压模块20的第五端a5相连，第二反相模块50的第二端c2与第一高电平信号端V1相连，第二反相模块50的第三端c3与低电平信号端VSS相连，第二反相模块50的第四端与所述电平转移电路的第二输出端OUT2相连；第二反相模块50用于在其第一端c1接收到高电平信号时，将其第三端c3与第四端c4导通；并在其第一端c1接收到低电平信号时，将其第二端c2与第四端c4导通。第二反相模块50的第二端c2与第四端c4之间或者第二反相模块50的第三端c3与第四端c4之间设置有第二限流模块60，该第二限流模块60用于限定流过其自身的电流，使该电流的最大值不超过第二预定值。

如上文所述，升压模块20能够在其第一端a1接收到高电平信号时，将升压模块20的第二端a2与第四端a4导通、第三端a3与第五端a5导通；并在升压模块20的第一端a1接收到低电平信号时，将升压模块20的第三端a3与第四端a4导通、第二端a2与第五端a5导通。因此，当电平转移电路的输入端IN输入电压为V_low高电平信号时，电平转移电路的第一输出端OUT1能够输出低电平信号，第二输出端OUT2与第一高电平信号端V1导通而输出电压为V_hi的高电平信号；当电平转移电路的输入端IN输入低电平信号时，第一输出端OUT1能够输出电压为V_hi的高电平信号、第二输出端OUT2输出低电平信号，从而实现双向输出。和第一限流模块40相同的，第二限流模块60能够减小第二输出端OUT2产生的尖峰电流。

具体地，如图8所示，第二反相模块50包括第二P型晶体管MP2和第三N型晶体管MN3。第二P型晶体管MP2的栅极与第二反相模块50的第一端c1相连；第二P型晶体管MP2的第一极与第二反相模块50的第二端c2相连，第二P型晶体管MP2的第二极与第二反相模块50的第四端c4相连。第三N型晶体管MN3的栅极与第二反相模块50的第一端c1相连，第三N型晶体管MN3的第一极与第二反相模块50的第四端c4相连，第三N型晶体管MN3的第二极与第二反相模块50的第三端c3相连。

其中，第三N型晶体管MN3的第一极通过第二限流模块60与第二反相模块50的第一端间接相连。第二限流模块60包括第四N型晶体管MN4，第四N型晶体管MN4的栅极与第二限流控制端相连，第四N型晶体管MN4的第一极与第二反相模块50的第四端c4相连，第四N型晶体管MN4的第二极通过第三N型晶体管MN3与第二反相模块50的第三端c3间接相连。第二限流控制端60用于在所述电平转移电路的输入端IN接收到高电平信号时，提供低电平信号，以使得第四N型晶体管MN4关断；并在所述电平转移电路的输入端IN接收到的低电平信号时，提供使得第四N型晶体管MN4处于饱和区的高电平信号；所述第二预定值为第四N型晶体管MN4时，第四N型晶体管MN4第一极与第二极之间的驱动电流。

优选地，第二限流控制端与反相器21的输出端形成为一体。进一步地，第四N型晶体管MN4的宽长比小于第三N型晶体管MN3的宽长比和第二P型晶体管MP2的宽长比。其中，第四N型晶体管MN4的宽长比可以为第三N型晶体管MN3的宽长比的0.2～0.4倍，从而保证在提高第二输出端OUT2的驱动能力的同时，降低第二输出端OUT2的尖峰电流。

图8所示的电平转移电路在工作过程中，升压模块20的各端口的电压、第一反相模块30各端口的电压、升压模块20和第一反相模块30中各晶体管的开启状态均与图4的电平转移电路相同，具体可参见上文图4的工作过程。另外，在图8所示的电平转移电路中，当电平转移电路的输入端IN输入低电平信号时，反相器21的输出端输出高电平信号，以使第四N型晶体管MN4开启；同时，如上文所述，第五N型晶体管关闭MN5、第三P型晶体管MP3开启，从而使得升压模块20的第五端a5与第一高电平信号端V1导通，进而使得第三N型晶体管MN3开启、第二P型晶体管MP2关闭，第二输出端OUT2与低电平信号端VSS导通而输出低电平信号；而此时第一输出端OUT1输出电压为V_hi的高电平信号。当电平转移电路的输入端IN输入电压为V_low的高电平信号时，反相器21的输出端输出低电平信号，以使得第四N型晶体管MN4关闭；同时，如上文所述，第五N型晶体管MN5开启、第三P型晶体管MP3关闭，从而使得升压模块20的第五端a5与低电平信号端VSS导通，进而使得第三N型晶体管MN3关闭、第二P型晶体管MP2开启，第二输出端OUT2与第一高电平信号端V1导通而输出电压为V_hi的高电平信号；而此时，第一输出端OUT1输出低电平信号。

在本发明中，各个晶体管均可以为金属氧化物半导体晶体管(MOS管)。各个晶体管的第一极为源极和漏极中的一者，第二极为源极和漏极中的另一者。

以上为对本发明提供的电平转移电路的描述，可以看出，本发明的电平转移电路包括第一反相模块、第二反相模块、第一限流模块、第二限流模块，第一限流模块和第二限流模块可以降低电平转移电路产生的尖峰电流、提高翻转速度，从而在保证驱动能力的同时，降低功耗；并且，同时设置第一反相模块和第二反相模块能够实现双向驱动。另外，电平转移电路的结构简单，适用于实际工业生产，尤其是对电平移位有着广泛需求的驱动类芯片。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种电平转移电路，其特征在于，包括升压模块和第一反相模块，

所述升压模块的第一端与所述电平转移电路的输入端相连，第二端与第一高电平信号端相连，第三端与低电平信号端相连，第四端与第一反相模块的第一端相连；所述升压模块用于在所述电平转移电路的输入端接收到高电平信号和低电平信号中的一者时，将所述升压模块的第二端与第四端导通；并在所述电平转移电路的输入端接收到高电平信号和低电平信号中的另一者时，将所述升压模块的第三端与第四端导通；所述电平转移电路的输入端接收到的高电平信号的电压小于所述第一高电平信号端的信号电压；

所述第一反相模块的第二端与所述第一高电平信号端相连，第三端与所述低电平信号端相连，第四端与所述电平转移电路的第一输出端相连，所述第一反相模块用于在其第一端接收到高电平信号时，将其第三端与第四端导通；并在其第一端接收到低电平信号时，将其第二端与第四端导通；

所述第一反相模块的第二端与第四端之间或者所述第一反相模块的第三端与第四端之间设置有第一限流模块，该第一限流模块用于限定流过其自身的电流，使该电流的最大值不超过第一预定值。

2.根据权利要求1所述的电平转移电路，其特征在于，所述第一反相模块包括：

第一P型晶体管，所述第一P型晶体管的栅极与所述第一反相模块的第一端相连，所述第一P型晶体管的第一极与所述第一反相模块的第二端相连，所述第一P型晶体管的第二极与所述第一反相模块的第四端相连；

第一N型晶体管，所述第一N型晶体管的栅极与所述第一反相模块的第一端相连，所述第一N型晶体管的第一极与所述第一反相模块的第四端相连，所述第一N型晶体管的第二极与所述第一反相模块的第三端相连。

3.根据权利要求2所述的电平转移电路，其特征在于，所述升压模块用于在其第一端接收到高电平信号时，将所述升压模块的第二端与第四端导通；

所述第一限流模块包括第二N型晶体管，所述第二N型晶体管的栅极与第一限流控制端相连，所述第二N型晶体管的第一极与所述第一反相模块的第四端相连，所述第二N型晶体管的第二极与所述第一N型晶体管的第一极相连；所述第一限流控制端用于在所述电平转移电路的输入端接收到低电平信号时，提供低电平信号，以使得所述第二N型晶体管关断；并在所述电平转移电路的输入端接收到的高电平信号时，提供能够使所述第二N型晶体管处于饱和区的高电平信号；所述第一预定值为所述第二N型晶体管在饱和区时，所述第二N型晶体管第一极与第二极之间的驱动电流。

4.根据权利要求3所述的电平转移电路，其特征在于，所述第二N型晶体管的宽长比小于所述第一N型晶体管的宽长比和所述第一P型晶体管的宽长比。

5.根据权利要求1所述的电平转移电路，其特征在于，

所述电平转移电路还包括第二反相模块，所述第二反相模块的第一端与所述升压模块的第五端相连，第二端与所述第一高电平信号端相连，第三端与所述低电平信号端相连，第四端与所述电平转移电路的第二输出端相连；所述第二反相模块用于在其第一端接收到高电平信号时，将其第三端与第四端导通；并在其第一端接收到低电平信号时，将其第二端与第四端导通；

所述升压模块用于在其第一端接收到高电平信号时，将所述升压模块的第二端与第四端导通、第三端与第五端导通；并在所述升压模块的第一端接收到低电平信号时，将所述升压模块的第三端与第四端导通、第二端与第五端导通。

6.根据权利要求5所述的电平转移电路，其特征在于，所述第二反相模块包括：

第二P型晶体管，所述第二P型晶体管的栅极与所述第二反相模块的第一端相连，所述第二P型晶体管的第一极与所述第二反相模块的第二端相连，所述第二P型晶体管的第二极与所述第二反相模块的第四端相连；

第三N型晶体管，所述第三N型晶体管的栅极与所述第二反相模块的第一端相连，所述第三N型晶体管的第一极与所述第二反相模块的第四端相连，所述第三N型晶体管的第二极与所述第二反相模块的第三端相连。

7.根据权利要求6所述的电平转移电路，其特征在于，所述第二反相模块的第二端与第四端之间或者所述第二反相模块的第三端与第四端之间设置有第二限流模块，该第二限流模块用于限定流过其自身的电流，使该电流的最大值不超过第二预定值。

8.根据权利要求7所述的电平转移电路，其特征在于，所述第二限流模块包括第四N型晶体管，所述第四N型晶体管的栅极与第二限流控制端相连，所述第四N型晶体管的第一极与所述第二反相模块的第四端相连，所述第四N型晶体管的第二极与所述第三N型晶体管的第一极相连；所述第二限流控制端用于在所述电平转移电路的输入端接收到高电平信号时，提供低电平信号，以使得所述第四N型晶体管关断；并在所述电平转移电路的输入端接收到的低电平信号时，提供使得所述第四N型晶体管处于饱和区的高电平信号；所述第二预定值为所述第四N型晶体管在饱和区时，所述第四N型晶体管第一极与第二极之间的驱动电流。

9.根据权利要求8所述的电平转移电路，其特征在于，所述第四N型晶体管的宽长比小于所述第三N型晶体管的宽长比和所述第二P型晶体管的宽长比。

10.根据权利要求1至9中任意一项所述的电平转移电路，其特征在于，所述升压模块包括反相器、第五N型晶体管、第六N型晶体管、第三P型晶体管和第四P型晶体管：

所述反相器的第一输入端与所述升压模块的第一端相连，所述反相器的第二输入端与第二高电平信号端相连，所述反相器的第三输入端与所述低电平信号端相连，所述反相器的输出端与所述第六N型晶体管的栅极相连；所述反相器用于在其第一输入端接收到高电平信号时，将所述反相器的第三输入端与输出端导通，并在所述反相器的第一输入端接收到低电平信号时，将所述反相器的第二输入端与输出端导通；所述第二高电平信号端的电压小于所述第一高电平信号端的电压；

所述第五N型晶体管的栅极与所述升压模块的第一端相连，第一极与所述升压模块的第五端相连，第二极与所述升压模块的第三端相连；

所述第六N型晶体管的第一极与所述升压模块的第四端相连，第二极与所述升压模块的第三端相连；

所述第三P型晶体管的栅极与所述升压模块的第四端相连，第一极与所述升压模块的第二端相连，第二极与所述升压模块的第五端相连；

所述第四P型晶体管的栅极与所述升压模块的第五端相连，第一极与所述升压模块的第二端相连，第二极与所述升压模块的第四端相连。