CN107210334B - 用于制造多个半导体芯片和的方法和半导体芯片 - Google Patents

用于制造多个半导体芯片和的方法和半导体芯片 Download PDF

Info

Publication number
CN107210334B
CN107210334B CN201680006363.3A CN201680006363A CN107210334B CN 107210334 B CN107210334 B CN 107210334B CN 201680006363 A CN201680006363 A CN 201680006363A CN 107210334 B CN107210334 B CN 107210334B
Authority
CN
China
Prior art keywords
semiconductor
functional layer
layer
carrier
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680006363.3A
Other languages
English (en)
Other versions
CN107210334A (zh
Inventor
迈克尔·胡贝尔
洛伦佐·齐尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107210334A publication Critical patent/CN107210334A/zh
Application granted granted Critical
Publication of CN107210334B publication Critical patent/CN107210334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Laser Beam Processing (AREA)

Abstract

提出一种用于制造多个半导体芯片(10)的方法。提供具有载体(4)、半导体层序列(2)和功能层(3)的复合件(1)。功能层(3)借助于相干辐射沿着分割图案(15)切断。分离沟槽(45)在载体(4)中沿着分割图案(15)构成。对功能层(3)朝分离沟槽(45)限界的保护层(5)施加在要分割的半导体芯片(10)的各至少一个侧面(101)上。分割的半导体芯片(10)分别具有半导体层序列(2)的、载体(4)的和功能层(3)的一部分。此外，提出一种半导体芯片(10)。

Description

用于制造多个半导体芯片和的方法和半导体芯片
技术领域
提出一种用于制造多个半导体芯片的方法以及一种半导体芯片。
本专利申请要求德国专利申请102015100686.3的优先权，其公开内容通过参引的方式并入本文。
背景技术
为了由半导体晶片制造多个半导体芯片，尤其为了将半导体晶片分割成半导体芯片，能够应用不同的方法，所述方法尤其切断衬底材料。然而，大多数分割方法的效率与要切断的材料极度相关。
发明内容
一个目的是提出一种方法，所述方法有助于简单地且有效地制造半导体芯片，以及实现其长寿命的可靠运行。
根据本申请的第一方面，提出一种用于制造多个半导体芯片的方法。半导体芯片尤其能够为光电子半导体芯片，例如发光二极管芯片或光电二极管芯片。
在根据第一方面的至少一个实施方式中，提供一种复合件。复合件沿竖直方向在复合件的第一主面和第二主面之间延伸，其中竖直方向能够垂直于第一主面和/或第二主面伸展。主面例如能够为复合件的覆盖面和底面。本方法尤其涉及将复合件沿着分割图案分割成多个半导体芯片。分割尤其横向于第一主面和/或第二主面进行，例如沿竖直方向进行。
例如，分割图案能够网格形地根据规则的多边形网格的类型构成。在此，分割不必强制性地沿着直线伸展的线进行。更确切地说，通过分割也能够形成半导体芯片，所述半导体芯片在分割时形成的侧面至少局部地被弯曲或者具有至少一个弯折部。
在根据第一方面的至少一个实施方式中，复合件具有载体。载体例如包含半导体材料、例如硅、锗、磷化镓或砷化镓或由这种材料构成。载体能够导电地或电绝缘地构成。
在根据第一方面的至少一个实施方式中，复合件具有半导体层序列。半导体层序列例如外延地、如借助于溅射、MOVPE、MOCVD或MBE来沉积。半导体层序列能够沉积在载体上或沉积在与载体不同的生长衬底上。例如，半导体层序列包含设置用于产生辐射的和/或用于接收辐射的有源区域。
例如，半导体层序列、尤其有源区域包含III-V族化合物半导体材料。III-V族化合物半导体材料尤其适合于产生紫外光谱范围(AlxInyGa1-x-yN)经由可见光谱范围(尤其针对蓝色至绿色辐射为AlxInyGa1-x-yN，尤其针对黄色至红色辐射为AlxInyGa1-x-yP)直至红外光谱范围(AlxInyGa1-x-yAs)的辐射。在这种情况下，分别适用的是0≤x≤1、0≤y≤1并且x+y≤1，尤其其中x≠1、y≠1、x≠0和/或y≠0。此外，在产生辐射时，借助尤其出自所提及的材料体系的III-V族化合物半导体材料能够实现高的内部量子效率。
第一主面尤其位于半导体层序列的背离载体的一侧上。相应地，第二主面尤其位于载体的背离半导体层序列的一侧上。
在根据第一方面的至少一个实施方式中，复合件具有功能层。功能层能够单层地或多层地构成。功能层能够具有金属层和/或介电层。
例如，功能层或其子层与半导体层序列导电地连接。
此外可行的是：功能层或其子层与半导体层序列和/或载体直接接触。
功能层或其子层还能够构成为用于在半导体层序列中待产生或待检测的辐射的镜层。例如，对于该辐射的反射率为至少60％。
功能层或其子层还能够构成为用于材料配合的连接的连接层，例如半导体层序列和载体之间的材料配合的连接。在这种情况下，功能层例如包括焊料或粘合剂。
分割的半导体芯片尤其分别具有半导体层序列的、载体的和功能层的一部分。
在根据第一方面的至少一个实施方式中，尤其沿着分割图案借助于相干辐射切断功能层。例如，处于脉冲运行、尤其处于脉冲持续时间最高为100ps、优选最高为10ps的脉冲运行的激光器适合作为辐射源。这种短的激光脉冲的特征在于尤其小的材料选择性。因此，在很大程度上与功能层的材料或功能层的各个子层的材料无关地进行材料剥离。此外，在这种情况下，将辐射源的取决于短的脉冲持续时间的功率输出以及与之相对应地将要分割的半导体芯片、尤其功能层的热负荷保持为低的。
在根据第一方面的至少一个实施方案变型形式中，在切断功能层时在半导体层序列中已经构成台面沟槽。台面沟槽限定各个半导体本体，所述半导体本体从半导体层序列中产生。例如，台面沟槽完全地延伸穿过半导体层序列。换言之，半导体层序列在切断功能层时就已经被切断。因此，分割图案在复合件的俯视图中沿着台面沟槽伸展。相应地，沿着台面沟槽切断功能层。
在根据第一方面的至少一个替选的实施方案变型形式中，在切断功能层时也至少部分地切断半导体层序列。
在根据第一方面的至少一个实施方式中，在切断功能层时，也至少部分地切断载体。因此，例如在切断功能层时限定要分割的半导体芯片的各个载体本体。对此，示例地，在载体的朝向功能层的一侧上沿着分割图案构成凹部。因此，换言之，划刻载体。
在根据第一方面的至少一个实施方式中，在载体中尤其沿着分割图案构成分离沟槽。分离沟槽的构成能够在切断功能层之前或之后进行。分离沟槽例如能够借助于化学方法构成。在各个半导体芯片中，分离沟槽的侧面尤其形成沿横向方向对半导体芯片限界的侧面。
将横向方向理解为如下方向，所述方向沿着半导体层序列的半导体层的主延伸平面伸展。横向方向例如能够平行于第一主面和/或第二主面伸展。
在根据第一方面的至少一个实施方式中，将保护层施加在分别要分割的半导体芯片的至少一个侧面上。保护层尤其朝向分离沟槽对功能层限界。在切断功能层之后施加保护层。例如，能够将保护层施加到已经分割的半导体芯片上或施加到具有切断的功能层的半导体芯片的复合件上。
保护层尤其用于封装半导体芯片，使得有助于：保护半导体芯片的相应的侧面防止外部因素影响，例如湿气和有害气体。此外，在对分割的半导体芯片借助例如环氧材料进行稍后的挤压包封时、即在所谓的“mold chip in frame框架中模制芯片”中，能够避免与半导体芯片的侧面、尤其功能层反应。
保护层例如能够在构成分离沟槽期间施加。例如，保护层是在化学方法中使用的钝化层。保护层例如能够包含如下材料中的一种、由如下材料中的一种构成、或者由与如下材料中的一种发生反应而产生：八氟环丁烷、四氟甲烷、二氧化硅、五氧化二钽、氧化铝、氮化硅、氧化钛(IV)。
在根据第一方面的至少一个实施方式中，提供复合件，所述复合件具有载体、半导体层序列和功能层。借助于相干辐射沿着分割图案切断功能层。在载体中沿着分割图案构成分离沟槽。将朝向分离沟槽对功能层限界的保护层施加在要分割的半导体芯片的各至少一个侧面上。从复合件中分割的半导体芯片分别具有半导体层序列的、载体的和功能层的一部分。
通过借助于相干辐射进行材料剥离，在半导体芯片的在分割时形成的侧面上局部地形成通过相干辐射产生的材料剥离的痕迹。
通过所描述的方法，载体能够简单地且有效地被切断，尤其借助于化学方法切断。而尤其也在分割图案的区域中设置在载体上的功能层在构成分离沟槽之前或之后借助于相干辐射移除，其中所述功能层借助化学方法无法被剥离或者仅极其缓慢地被剥离。
相应的半导体芯片的在借助于相干辐射切断功能层时露出的侧面通过施加保护层来保护防止外部影响。有利地，因此有助于各个半导体芯片的长寿命可靠的功能。此外，功能层的子层的相对于外部影响尤其敏感的材料、如银能够通过保护层基本上与外部影响无关地设置在功能层之内，使得尤其沿横向方向实现功能层的子层的可变的设置方式。
借助根据第一方面的所描述的方法，因此尤其能够将在化学方法中、如等离子分离方法中的对于半导体材料的高的剥离速率与用于功能层的不同的材料的辐射引发的材料剥离的广泛的可用性结合，并且同时实现分割的半导体芯片的长寿命的功能。
借助可用的设备系统能够容易地将根据第一方面的方法的方法步骤自动化，例如借助于用于接收一个或多个复合件的半导体储盒、以及用于自动化地运输半导体储盒、定位相应的复合件和执行方法的方法步骤(所谓的“cassette-to-cassette”或者储盒间系统)的设备。
在根据第一方面的至少一个实施方式中，功能层具有金属层和/或介电层。在此可行的是：功能层由至少一种金属构成或由至少一种介电材料构成。此外可行的是：功能层由金属和介电层构成的组合形成。
在根据第一方面的至少一个实施方式中，载体包含半导体材料。在此可行的是：载体由半导体材料构成。
特别地，根据第一方面的所描述的方法尤其适合于复合件的构成，其中功能层具有金属层和/或介电层，并且载体包含半导体材料。借助所应用的方法，由于对复合件的不同的区域应用不同的分离方法，也在材料的所述组合的情况下实现尤其有效的且精确的材料剥离。特别地，在这种情况下，与单级的分割方法相比，借助于具有纳秒范围中脉冲持续时间的激光辐射能够得到更高产量的分割的半导体芯片和/或半导体芯片的更大的有源面，因为能够尽可能避免分割的半导体芯片的侧面的熔化。
在根据第一方面的至少一个实施方式中，功能层设置在半导体层序列和载体之间。例如，功能层包含连接层，借助所述连接层将半导体层序列固定在载体上，所述连接层例如是焊料层。但是与其不同，功能层也能够设置在载体的背离半导体层序列的一侧上或设置在半导体层序列的背离载体的一侧上。
在根据第一方面的至少一个实施方式中，功能层在借助于相干辐射切断复合件之前整面地在复合件之上延伸。因此，功能层沿横向方向能够是完全未结构化的。在在切断功能层之前构成分离沟槽的情况下(如果在切断功能层之前构成分离沟槽)，相邻的半导体芯片在载体中构成分离沟槽之后例如分别经由功能层机械地彼此连接。
在根据第一方面的至少一个实施方式中，分离沟槽借助于化学方法构成。特别地，借助于等离子分离方法、例如借助于ICP(Inductively Coupled Plasma，电感耦合等离子)方法或借助于深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)进行。该方法也称作为“Bosch工艺”。等离子分离方法尤其在半导体材料中的特征能够在于高的刻蚀速率。特别地，化学方法为多级刻蚀工艺，所述刻蚀工艺包括刻蚀步骤和钝化步骤。分离沟槽的构成尤其各向异性地沿竖直方向进行，使得将沿横向方向的材料剥离保持为低的，并且实现载体的有效的切断。
在根据第一方面的至少一个实施方式中，保护层是化学方法的钝化层。化学方法例如包括交替的刻蚀和钝化步骤，所述刻蚀和钝化步骤实现沿竖直方向各向异性地构成分离沟槽。在此，钝化步骤包括施加钝化层，所述钝化层尤其覆盖半导体芯片的侧面，并且对所述侧面进行保护防止在稍后的刻蚀步骤中的化学的材料剥离或刻蚀反应。在达到分离沟槽的预设的深度时，尤其当分离沟槽完全地延伸穿过载体时，以钝化步骤结束化学方法。有利地，在功能层已经沿着分割图案切断的情况下，通过钝化层覆盖半导体芯片的侧面上的功能层。这种方式实现在没有附加方法步骤的情况下简单且可靠地封装各个半导体芯片。
在根据第一方面的至少一个实施方式中，保护层包含下述材料中的至少一种或由下述材料中的至少一种构成：八氟环丁烷、四氟甲烷、二氧化硅、五氧化二钽、氧化铝、氮化硅、氧化钛(IV)。附加地和/或替选地，保护层例如能够由与上面提出的材料之一发生反应来产生。
在根据第一方面的至少一个实施方式中，分离沟槽完全地延伸穿过载体。例如，复合件在构成分离沟槽之后仅还经由功能层保持在一起。
在根据第一方面的至少一个实施方式中，构成分离沟槽在切断功能层之后进行。例如，首先将设置在半导体层序列和载体之间的功能层借助于相干辐射切断并且随后借助于等离子分离方法切断载体。特别地，因此能够将在构成分离沟槽期间施加的钝化层用作为用于功能层的保护层。此外，已经切断的功能层能够用作为用于构成分离沟槽的掩模。分离沟槽尤其以自校准的方式在如下区域中形成，在所述区域中移除功能层。功能层和在分割时形成的载体本体能够沿横向方向齐平。但是与此不同，也能够设有附加的掩模或掩模层。
在根据第一方面的至少一个实施方式中，在构成分离沟槽之后施加保护层。有利地，能够在用于构成分离沟槽的化学方法期间施加保护层。特别地，在这种情况下，构成分离沟槽和施加保护层在相同的工艺腔中进行。以这种方式，通过分离产生的侧面在换到另一工艺腔中时例如不被灰尘污染。
在根据第一方面的至少一个实施方式中，复合件具有另一功能层。特别地，功能层和另一功能层沿竖直方向彼此间隔开。例如，功能层和另一功能层设置在载体的相对置的侧上。另一功能层尤其能够如在功能层的上下文中所描述的那样构成。例如借助于相干辐射或机械负荷、例如借助于对复合件沿倾斜于或垂直于复合件的主面伸展的方向的压力作用能够切断另一功能层。
在分割之前，功能层和另一功能层能够在横向方向上是完全未结构化的，并且尤其沿着分割图案完全地覆盖载体。在分割时，功能层和另一功能层能够沿着分割图案被切断，其中例如在切断功能层和切断另一功能层之间执行分离沟槽的构成。
在根据第一方面的至少一个实施方式中，复合件在分割之前、尤其在构成分离沟槽之前和/或在切断功能层之前固定在辅助载体上。例如薄膜、刚性载体或板适合作为辅助载体，其中还处于复合件中的或已经分割的半导体芯片借助于负压吸住或借助于静电力固定。在分割之后，半导体芯片能够以几何排列、例如以矩阵形结构存在于辅助载体上。半导体芯片的进一步加工由此被简化。
根据本发明的第二方面，提出一种半导体芯片。半导体芯片尤其能够借助在此描述的方法制造，使得所有对于本方法公开的特征也对于半导体芯片公开并且反之亦然。
在根据第二方面的至少一个实施方式中，半导体芯片具有半导体本体、载体本体和功能层，所述半导体本体、所述载体本体和所述功能层沿竖直方向相叠地设置，以及半导体芯片具有保护层，所述保护层设置在半导体芯片的至少一个侧面上。功能层在半导体芯片的至少一个侧面上具有通过相干辐射进行材料剥离的痕迹。为了制造这种半导体芯片能够放弃在借助于相干辐射切断之前对功能层进行结构化。功能层在半导体芯片的侧面上具有通过相干辐射产生的材料剥离的痕迹的特征为实体特征，所述实体特征能够借助半导体技术的分析方法在制成的半导体芯片上明确地证实。例如，所述痕迹与能够通过锯割、折断、刻蚀或其他分离技术产生的痕迹明确地区分。因此，所提出的特征尤其不是方法特征。
在根据第二方面的至少一个实施方式中，载体本体在半导体芯片的至少一个侧面上具有化学材料剥离的痕迹。在此，其同样为实体特征，所述实体特征能够借助半导体技术的分析方法在制成的半导体芯片上明确地证实。
在根据第二方面的至少一个实施方式中，功能层在半导体芯片的具有该痕迹的至少一个侧面上由保护层覆盖。通过保护层尤其有助于：保护功能层防止外部影响因素，例如湿气或有害气体。有利地，因此有助于各个半导体芯片的长寿命的可靠功能。保护层例如能够包含如下材料中的一种或由如下材料中的一种构成：八氟环丁烷、四氟甲烷、二氧化硅、五氧化二钽、氧化铝、氮化硅、氧化钛(IV)。
在根据第二方面的至少一个实施方式中，功能层设置在载体本体和半导体本体之间。功能层或其子层例如能够构成为用于半导体本体和载体本体之间的材料配合的连接的连接层。在材料配合连接的情况下，优选预制的连接配合物借助于分子和/或原子力保持在一起。材料配合的连接例如能够借助于连接机构、例如粘合剂或焊料实现。通常，分离连接与破坏连接机构和/或连接配合物中的至少一个一起进行。例如，半导体芯片构成为薄膜半导体芯片，其中移除用于半导体本体的半导体层序列的生长衬底，并且载体本体机械地稳定半导体本体。
在根据第二方面的至少一个实施方式中，半导体芯片具有另一功能层，所述另一功能层设置在载体本体的背离半导体本体的一侧上。另一功能层在半导体芯片的至少一个侧面上例如具有通过相干辐射进行材料剥离的痕迹，或者具有由于机械负荷产生的断裂棱边。另一功能层例如能够构成为用于外部电接触半导体芯片的载体侧的电接触部。
附图说明
从实施例结合附图的下面的描述中得出其他的特征、设计方案和有利方案。
附图示出：
图1a至1d根据分别在示意剖面图中示出的中间步骤示出用于制造多个半导体芯片的方法的第一实施例；
图2a至2d根据分别在示意剖面图中示出的中间步骤示出用于制造多个半导体芯片的方法的第二实施例；
图3a至3e根据分别在示意剖面图中示出的中间步骤示出用于制造多个半导体芯片的方法的第三实施例；
图4a和4b根据分别在示意剖面图中示出的中间步骤示出用于制造多个半导体芯片的替选的方法；
图5a和5b示出各一个分割的半导体芯片的示意图。
相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和附图中示出的元件彼此间的大小比例不能够视为是合乎比例的。更确切地说，为了更好的示出和/或为了更好的理解能够夸大地示出个别元件和尤其层厚度。
具体实施方式
用于制造多个半导体芯片的方法的第一实施例根据图1a至1d分别以示意剖面图示出。如在图1a中示出的，提供复合件1，所述复合件设置用于分割成多个半导体芯片10。例如，半导体芯片10是光电子半导体芯片，所述半导体芯片具有设置用于产生和/或用于接收辐射的有源区域(在附图中为了简化示出而未明确地示出)。在图1a中示出的实施例中，复合件1包括半导体层序列2，所述半导体层序列借助于台面沟槽25划分成多个半导体本体20。半导体层序列2例如具有1μm和20μm之间的厚度，其中包括边界值。在该实施例中，半导体层序列2尤其具有7μm和8μm之间的厚度，其中包括边界值。半导体层序列2、尤其有源区域例如包含在说明书的概述部分中提出的化合物半导体材料中的一种。半导体层序列2设置在载体4上。载体4例如包含半导体材料，例如硅或锗。也能够应用其他的半导体材料、例如磷化镓或砷化镓。
在半导体层序列2和载体4之间设置有功能层3。功能层3例如包含连接层，借助所述连接层将半导体层序列2材料配合地固定在载体4上，所述连接层例如是焊料层或导电的粘接层。功能层3还能够具有子层，所述子层设置作为用于要在半导体本体20中产生的或吸收的辐射的金属镜层。功能层3例如还能够包括用于电接触或用于电流扩展的层。例如，镜层包含银。替选地或补充地，功能层3也能够包括介电层。
复合件1构成用于制造薄膜半导体芯片、尤其薄膜发光二极管芯片。用于半导体层序列2的外延沉积的生长衬底在图1a中示出的阶段中已经被移除。载体4机械地稳定半导体层序列。
在竖直方向上，复合件1在第一主面11和第二主面12之间延伸。第一主面11通过半导体层序列2形成。然而与此不同，在半导体层序列2上能够设置有一个或多个层，例如钝化层和/或用于电接触的或用于电流扩展的层。
复合件1借助第二主面12固定在辅助载体6上。辅助载体6例如能够是夹在框架上的薄膜。替选地，辅助载体6也能够是刚性载体或如下设备，在所述设备中借助于负压或借助于静电力固定复合件1和尤其随后分割的半导体芯片10。借助于辅助载体6，分割的半导体芯片10能够以几何排列、例如矩阵状地存在。由此简化进一步加工。
如图1b中示出的，复合件1从第一主面11起沿着分割图案15加载有相干辐射7、例如具有皮秒范围中的脉冲持续时间的激光辐射。优选地，相干辐射7具有最高100ps、优选最高10ps的脉冲持续时间。
分割图案15例如能够具有网格结构，所述网格结构具有沿着第一方向的第一分割线并且具有第二分割线，所述第二分割线倾斜于或垂直于第一分割线伸展。但是，分割图案15也能够至少局部弯曲地伸展或者构成为，使得分割的半导体芯片10在俯视图中具有如下基本形状，所述基本形状具有多于四个的角，例如六边形的基本形状。
分割图案15在该实施例中沿着台面沟槽25伸展。与此不同也能够考虑：半导体层序列2和功能层3在共同的制造步骤中借助于相干辐射7切断。
基于尤其在处于皮秒范围中的脉冲运行的激光器的情况下借助于相干辐射7的剥离的小的材料选择性，很大程度上与功能层3或其子层的材料组成成分无关地切断功能层3。即使在复合件1之上沿横向方向出现材料组成成分的波动，例如连接层中的合金或焊料组成部分中的或相分布中的波动也不会引起功能层3的不期望的不均匀的材料剥离。材料剥离能够通过设定激光器的参数，尤其波长、脉冲持续时间、频率和脉冲形状以及通过另外的方法参数，如尤其射束焦散曲线、射束几何形状、进给速度和光学功率来控制。
在切断如下复合件1时，能够在没有大的研发耗费的情况下将该激光剥离工艺的简单的调整快速地匹配于变化的条件，所述复合件在功能层3的组成成分方面区别相当大。
与所描述的实施例不同，复合件1在功能层3已经被切断之后才能够固定在辅助载体6上。也还能够考虑的是：各个步骤在不同的辅助载体上进行。对此，能够执行一个或多个粘贴或重粘步骤。构成为薄膜的辅助载体6能够在两个步骤之间在需要的情况下扩展开。
具有部分切断的功能层3的复合件1同样在图1b中示出。下面，沿着分割图案15在载体4中构成分离沟槽45。这样分割的半导体芯片10在图1c中示出，所述半导体芯片分别具有半导体本体20和从载体4中产生的载体本体40。
优选地，借助于化学方法，尤其借助于干化学方法，如等离子分离方法构成分离沟槽45。例如，能够应用ICP(电感耦合等离子)分离方法或深反应离子刻蚀。借助这种方法尤其能够以高的剥离速率移除半导体材料，如硅和锗。这样形成的分离沟槽45沿竖直方向完全地延伸穿过载体4，使得半导体芯片10仅还经由辅助载体6彼此连接。
在该实施例中，因此，在从复合件的同一侧起构成分离沟槽45之前，借助于相干辐射移除功能层3。在这种情况下，功能层3能够用作为用于构成分离沟槽45的掩模。因此，能够放弃在构成分离沟槽45时的掩模。但是与此不同地也能够考虑：在另一功能层3上设有掩模或掩模层。
所描述的分离方法将用于激光剥离方法的介电材料和金属材料的小的材料选择性的可由此实现的高的剥离速率与用于半导体材料的化学分离方法，尤其等离子方法的高的剥离速率结合。已经证实：这种双级的方法整体上的特征在于尤其高的可靠性和高的通过速率。
特别地，该方法相对于用于制造复合件1的位于之前的步骤中的工艺波动，例如关于功能层3的层厚度中的波动尤其是敏感度低的。此外，该方法能够以简化的方式自动化地执行，例如通过储盒间工艺执行。
所描述的方法很大程度上与要从复合件1中分割半导体芯片10的具体的设计方案无关。例如，半导体芯片10还能够具有两个前侧的或两个后侧的接触部。此外，在半导体层序列2上或半导体本体20上能够设置有一个或多个另外的层，例如钝化层，如氧化层或氮化物层，和/或包含TCO(透明导电氧化物)材料的层，和/或包含设置用于辐射转换的发光材料的层。在该实施例中，化学方法包括刻蚀步骤和钝化步骤，所述刻蚀步骤和钝化步骤交替地执行，直至分离沟槽45完全地延伸穿过载体4。复合件1在这种情况中能够首先用保护漆(未示出)覆盖，例如聚乙烯醇层覆盖，所述保护漆尤其保护半导体层序列2防止随后的刻蚀和钝化步骤的影响。保护漆尤其在切断功能层3之前施加。
在化学方法的钝化步骤中，尤其在分离沟槽45的区域中导入气体混合物，所述气体混合物例如包括八氟环丁烷(C4F8)或四氟甲烷(CF4/H2)，所述气体混合物在化学方法中通过等离子活化，在分离沟槽45的侧面上形成聚合物钝化层。随后，交替地执行刻蚀和钝化步骤。
在达到分离沟槽45的预设的深度时，尤其当分离沟槽45完全地延伸穿过载体4时，执行钝化步骤，随后不进行其他刻蚀步骤。最后施加的钝化层在该阶段中覆盖分离沟槽45的、功能层3的和半导体层序列2的侧面、以及覆盖复合件1的第一主面11。通过移除保护漆能够有针对性地移除钝化层，使得至少功能层3还保持由作为保护层5的钝化层的一部分完全地覆盖。因此，不需要另外的方法步骤以施加保护层5。
在其他实施例中，保护层5替选地能够在单独的步骤中施加。例如，用二氧化硅层(SiO2)或五氧化二钽层(Ta2O5)对半导体芯片10进行最终封装。在这种情况中能够考虑：对此执行一个或多个粘贴步骤或重粘步骤。例如，为此将辅助载体6上的复合件1或分割的半导体芯片10输送给单独的设备。
在图2a至2d中示出的第二实施例和在图3a至3e中示出的第三实施例与结合图1a和1d描述的第一实施例的区别尤其在于：复合件1具有另一功能层35，所述另一功能层设置在载体4的背离功能层3的一侧上。另一功能层35能够如结合功能层3描述的那样构成。例如，另一功能层35构成为用于外部电接触半导体芯片10的载体侧的电接触部。
在第二实施例中，提供具有已经沿着分割图案15分割的另一功能层35的复合件1(图2a)。
在第三实施例中，提供具有构成为连贯层的另一功能层35的复合件1(图3a)。如在图3e中示出的，另一功能层35在施加保护层5之后才被切断，尤其借助于相干辐射或机械负荷，例如通过液体射束8切断。
在一个替选的制造方法(图4a和4b)中，复合件401从第一主面411起沿着分割图案415借助相干辐射407，例如具有纳秒范围脉冲持续时间的激光辐射来加载。在此，辐射源的功率输出高至使得沿着分割图案415将复合件401的部分区域熔化成熔渣，所述熔渣形成保护层405。保护层405有助于：保护功能层403防止外部影响，例如湿气或有害气体影响。在此，保护层405能够沿竖直方向在功能层403之上延伸。
图5a示出分割的半导体芯片10的示意图，所述半导体芯片例如通过实施例中描述的方法中的一个方法制造。载体本体40具有对于化学材料剥离典型的凹槽形的结构。功能层3、即该实施例中的金属层示出对于通过相干辐射7进行材料剥离典型的痕迹30。
图5b示出分割的半导体芯片410的示意图，所述半导体芯片例如根据在图4a和4b中描述的方法制造。载体本体440在侧面4101处借助作为保护层405的熔渣包覆，所述熔渣对于借助于具有纳秒范围中的脉冲持续时间的相干辐射407进行的材料剥离是典型的。
本发明不局限于根据所述实施例进行的描述。更确切地说，本发明包括各个新的特征以及特征的各个组合，这尤其包含专利权利要求中的特征的各个组合，即使所述特征或所述组合本身没有在专利权利要求或实施例中明确地说明时也是如此。

Claims (10)

1.一种用于制造多个半导体芯片(410)的方法，所述方法具有按给定顺序的如下步骤：
a)提供复合件(401)，所述复合件具有载体(404)、半导体层序列(402)和功能层(403)；
b)借助于相干辐射(407)沿着分割图案(415)切断所述功能层(403)；
c)在所述载体(404)中沿着所述分割图案(415)构成分离沟槽，其中所述分离沟槽借助于相干辐射构成，并且其中所述相干辐射将所述复合件的部分区域熔化成熔渣，所述熔渣在要分割的所述半导体芯片(410)的各至少一个侧面(4101)上形成朝向所述分离沟槽对所述功能层(403)限界的保护层(405)；
其中分割的所述半导体芯片(410)分别具有所述半导体层序列(402)的、所述载体(404)的和所述功能层(403)的一部分。
2.根据权利要求1所述的方法，其中所述功能层(403)具有金属层和/或介电层。
3.根据权利要求1或2所述的方法，其中所述载体(404)包含半导体材料。
4.根据权利要求1或2所述的方法，其中所述功能层(403)设置在所述半导体层序列(402)和所述载体(404)之间。
5.根据权利要求1或2所述的方法，其中所述功能层(403)在步骤b)之前整面地在所述复合件(401)之上延伸。
6.根据权利要求1或2所述的方法，其中所述复合件(401)在分割之前固定在辅助载体(406)上，并且所述半导体芯片(410)在分割之后以几何排列存在于所述辅助载体(406)上。
7.一种半导体芯片(410)，其具有半导体本体(420)、载体本体(440)、和功能层(403)，所述半导体本体、所述载体本体和所述功能层沿竖直方向相叠地设置，以及所述半导体芯片具有通过熔渣形成的保护层(405)，所述保护层设置在所述半导体芯片(410)的至少一个侧面(4101)上，其中所述熔渣在所述至少一个侧面(4101)上通过相干辐射(7)进行材料剥离来形成。
8.根据权利要求7所述的半导体芯片(410)，其中所述功能层(403)在所述半导体芯片(410)的具有所述材料剥离的痕迹的至少一个侧面(4101)上由所述保护层(405)覆盖。
9.根据权利要求7或8所述的半导体芯片(410)，其中所述功能层(403)设置在所述载体本体(440)和所述半导体本体(420)之间。
10.一种半导体芯片(410)，其具有半导体本体(420)、载体本体(440)、和功能层(403)，所述半导体本体、所述载体本体和所述功能层沿竖直方向相叠地设置，以及所述半导体芯片具有通过熔渣形成的保护层(405)，所述保护层设置在所述半导体芯片(410)的至少一个侧面(4101)上，其中所述熔渣在所述至少一个侧面(4101)上通过相干辐射(407)进行材料剥离来形成，其中所述功能层(403)在所述半导体芯片(410)的具有所述材料剥离的痕迹的至少一个侧面(4101)上由所述保护层(405)覆盖，并且
所述保护层(405)沿竖直方向在所述功能层(403)之上延伸。
CN201680006363.3A 2015-01-19 2016-01-11 用于制造多个半导体芯片和的方法和半导体芯片 Active CN107210334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015100686.3A DE102015100686A1 (de) 2015-01-19 2015-01-19 Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015100686.3 2015-01-19
PCT/EP2016/050392 WO2016116316A1 (de) 2015-01-19 2016-01-11 Verfahren zur herstellung einer mehrzahl von halbleiterchips und halbleiterchip

Publications (2)

Publication Number Publication Date
CN107210334A CN107210334A (zh) 2017-09-26
CN107210334B true CN107210334B (zh) 2020-12-25

Family

ID=55077528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680006363.3A Active CN107210334B (zh) 2015-01-19 2016-01-11 用于制造多个半导体芯片和的方法和半导体芯片

Country Status (6)

Country Link
US (1) US10629486B2 (zh)
JP (1) JP6667540B2 (zh)
KR (1) KR102557927B1 (zh)
CN (1) CN107210334B (zh)
DE (2) DE102015100686A1 (zh)
WO (1) WO2016116316A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110429A1 (de) * 2015-06-29 2017-01-12 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
KR102629307B1 (ko) * 2022-04-26 2024-01-29 숭실대학교산학협력단 질화물 반도체 소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652169A (en) * 1994-06-16 1997-07-29 Lg Semicon Co., Ltd. Method for fabricating a programmable semiconductor element having an antifuse structure
CN103889643A (zh) * 2011-10-28 2014-06-25 欧司朗光电半导体有限公司 用于分割半导体器件复合件的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402972B2 (ja) * 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
JP2004179565A (ja) 2002-11-29 2004-06-24 Sony Corp 電子部品の製造方法及びダイシング方法、並びにこれらを実施するための製造装置
JP2004311487A (ja) 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
TWI270223B (en) * 2005-11-21 2007-01-01 Epistar Corp A method of making a light emitting element
JP2008300645A (ja) 2007-05-31 2008-12-11 Sharp Corp 窒化物系半導体ｌｅｄチップの製造方法
KR101470020B1 (ko) 2008-03-18 2014-12-10 엘지이노텍 주식회사 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
JP5237764B2 (ja) 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101007137B1 (ko) 2010-03-08 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102011015725B4 (de) * 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP6062429B2 (ja) * 2011-07-15 2017-01-18 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体デバイスを支持基板に接合する方法
JP2013058707A (ja) 2011-09-09 2013-03-28 Hitachi Cable Ltd 半導体発光素子の製造方法
JP5916105B2 (ja) 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP5880243B2 (ja) 2012-04-18 2016-03-08 富士通セミコンダクター株式会社 半導体装置とその製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9082719B2 (en) * 2012-10-19 2015-07-14 Infineon Technologies Ag Method for removing a dielectric layer from a bottom of a trench
DE102012112530A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
DE102013104840A1 (de) * 2013-05-10 2014-11-13 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
US20150011073A1 (en) 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652169A (en) * 1994-06-16 1997-07-29 Lg Semicon Co., Ltd. Method for fabricating a programmable semiconductor element having an antifuse structure
CN103889643A (zh) * 2011-10-28 2014-06-25 欧司朗光电半导体有限公司 用于分割半导体器件复合件的方法

Also Published As

Publication number Publication date
DE112016000371A5 (de) 2017-10-19
DE112016000371B4 (de) 2024-03-07
JP6667540B2 (ja) 2020-03-18
WO2016116316A1 (de) 2016-07-28
CN107210334A (zh) 2017-09-26
JP2018507547A (ja) 2018-03-15
US10629486B2 (en) 2020-04-21
KR20170106438A (ko) 2017-09-20
KR102557927B1 (ko) 2023-07-19
US20180012801A1 (en) 2018-01-11
DE102015100686A1 (de) 2016-07-21

Similar Documents

Publication Publication Date Title
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
US9165816B2 (en) Method for singulating a component composite assembly
US8952413B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
KR100610632B1 (ko) 수직 구조 발광 다이오드 제조 방법
US8969175B2 (en) Method for producing singulated semiconductor devices
US9728459B2 (en) Method for singulating an assemblage into semiconductor chips, and semiconductor chip
US9721940B2 (en) Radiation-emitting semiconductor chip and method of producing radiation-emitting semiconductor chips
US20160093769A1 (en) Light-emitting diode with passivation layer
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
US9825198B2 (en) Method of producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip
JP2014515559A (ja) 発光デバイスを支持基板に取り付ける方法
US10263155B2 (en) Method for producing an optoelectronic component
CN107210334B (zh) 用于制造多个半导体芯片和的方法和半导体芯片
US9847467B2 (en) Optoelectronic component and method for the production thereof
US10232471B2 (en) Method for dividing a composite into semiconductor chips, and semiconductor chip
US20160163939A1 (en) Optoelectronic semiconductor chip, semiconductor component and method of producing optoelectronic semiconductor chips
CN103165768A (zh) 发光二极管的制作方法
CN107408531B (zh) 用于制造半导体本体的方法
US10622508B2 (en) Method for manufacturing an optoelectronic component, and optoelectronic component
US10903119B2 (en) Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant