CN107195639A - 一种阵列基板母板的制备方法、阵列基板母板和检测方法 - Google Patents

一种阵列基板母板的制备方法、阵列基板母板和检测方法 Download PDF

Info

Publication number
CN107195639A
CN107195639A CN201710499346.4A CN201710499346A CN107195639A CN 107195639 A CN107195639 A CN 107195639A CN 201710499346 A CN201710499346 A CN 201710499346A CN 107195639 A CN107195639 A CN 107195639A
Authority
CN
China
Prior art keywords
scale graph
film
edge
underlay substrate
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710499346.4A
Other languages
English (en)
Other versions
CN107195639B (zh
Inventor
付方彬
郭会斌
王守坤
韩皓
宋勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710499346.4A priority Critical patent/CN107195639B/zh
Publication of CN107195639A publication Critical patent/CN107195639A/zh
Priority to PCT/CN2018/085276 priority patent/WO2019001133A1/zh
Priority to US16/331,766 priority patent/US10847554B2/en
Application granted granted Critical
Publication of CN107195639B publication Critical patent/CN107195639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种阵列基板母板的制备方法、阵列基板母板和检测方法，所述阵列基板母板的制备方法包括：在衬底基板上沉积第一薄膜，第一薄膜的边缘与衬底基板的边缘存在间隙，在第一薄膜上涂覆光刻胶，进行曝光、显影，以使光刻胶形成第一刻度图形，第一刻度图形与衬底基板的边缘平齐，且覆盖第一薄膜，从而可以通过第一刻度图形读取出第一薄膜的边缘与衬底基板的边缘的距离，相比于手动测量的方法，测量效率较高，且省时省力，而且，通过光刻工艺形成的第一刻度图形的精度为微米级，相比于现有毫米级的刻度尺，测量精度较高，测量偏差较小。

Description

一种阵列基板母板的制备方法、阵列基板母板和检测方法
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板母板的制备方
法、阵列基板母板和检测方法。
背景技术
现有阵列基板母板通过多次构图工艺，以在阵列基板上形成栅极、源漏极、薄膜晶体管和像素电极等阵列图形。不同的阵列图形需要通过构图工艺沉积不同的薄膜，具体包括通过PVD(Physical Vapor Deposition，物理气相沉积)方法沉积金属或金属氧化物薄膜和通过CVD(Chemical Vapor Deposition,化学气相沉积)方法沉积单晶、多晶或化合物薄膜。由于PVD设备和CVD设备均存在工艺极限，所以通过PVD工艺或CVD工艺沉积的薄膜的边缘与阵列基板母板的边缘存在一定的距离，且通过CVD工艺沉积的薄膜的边缘与列基板母板的边缘的距离大于通过PVD工艺沉积的薄膜的边缘与阵列基板母板的边缘的距离。
由于PVD设备故障、CVD设备故障、阵列基板母板在PVD设备内位置偏离或阵列基板母板在CVD设备内位置偏离等不同因素，使通过PVD工艺或CVD工艺沉积在阵列基板母板的薄膜发生较大偏差，导致通过PVD工艺或CVD工艺沉积的薄膜的边缘与阵列基板母板的边缘的距离较大，从而邻近阵列母板的边缘的位置无法形成阵列图形，使阵列基板母板出现不良。为了监控通过PVD工艺或CVD工艺沉积的薄膜的边缘与阵列基板母板的边缘之间的距离，现有通过人工手动利用刻度尺对所述沉积的薄膜的边缘与阵列基板母板的边缘的距离进行测量，以确定所述沉积的薄膜的位置是否与阵列基板母板发生偏差。
但是，现有监控方式存在以下问题：
1.通过PVD工艺和CVD工艺沉积的薄膜，薄膜的位置偏差通常为几十微米，而手动测量的刻度尺的最小刻度为毫米级，因此，测量偏差较大，精度较低。
2.手动测量通过PVD工艺或CVD工艺沉积的薄膜的边缘与阵列基板母板边缘的距离，花费时间较长，且费时费力。
发明内容
本发明针对现有技术中存在的上述不足，提供一种阵列基板母板的制备方法、阵列基板母板和检测方法，用以至少部分解决现有检测薄膜位置的方法，精度不高，且效率较低的问题。
为实现上述目的，本发明提供一种阵列基板母板的制备方法，包括：
在衬底基板上沉积第一薄膜，所述第一薄膜的边缘与所述衬底基板的边缘存在间隙；
在所述第一薄膜上涂覆光刻胶，对完成上述步骤的衬底基板进行曝光、显影，以使光刻胶形成第一刻度图形，所述第一刻度图形的一端与所述衬底基板的边缘平齐，且另一端覆盖所述第一薄膜。
优选的，所述第一薄膜为金属薄膜。
优选的，所述衬底基板进行曝光、显影之后，所述光刻胶还形成第一光刻图形，所述第一光刻图形与所述第一刻度图形同步形成，且位于所述衬底基板的显示区域。
优选的，所述光刻胶形成第一刻度图形和第一光刻图形之后，所述方法还包括：
通过刻蚀工艺去除未被所述第一刻度图形和第一光刻图形覆盖的所述第一薄膜，并剥离所述第一刻度图形和第一光刻图形，以形成第二刻度图形和第一图形。
优选的，所述第一图形为栅极图形。
本发明还提供一种阵列基板母板，采用上述所述的方法制备，包括第二刻度图形，所述第二刻度图形设置在衬底基板上，且所述第二刻度图形的边缘与所述衬底基板的边缘存在间隙。
优选的，所述第二刻度图形为多个，且在所述衬底基板的四周均匀分布。
优选的，在形成所述第二刻度图形之前，所述阵列基板母板还包括由光刻胶形成的第一刻度图形，所述第一刻度图形与所述衬底基板的边缘平齐，且与所述第二刻度图形部分重合。
优选的，所述衬底基板的显示区域包括栅极图形、有源层图形、源漏极图形、公共电极图形和像素电极图形。
本发明还提供一种检测方法，应用于上述所述的阵列基板母板，所述方法包括：
在所述第二刻度图形上形成部分覆盖所述第二刻度图形的第二薄膜之后，采集所述第二刻度图形的图像；
根据所述第二刻度图形的图像，确定覆盖所述第二刻度图形的第二薄膜的边缘与所述衬底基板的边缘的距离。
优选的，所述方法还包括：
在所述第一薄膜上形成第一刻度图形之后，采集所述第一刻度图形的图像；
根据第一刻度图形的图像，确定被所述第一刻度图形覆盖的第一薄膜的边缘与所述衬底基板的边缘的距离。
本发明具有以下有益效果：
本发明提供一种阵列基板母板的制备方法、阵列基板母板和检测方法，所述阵列基板母板的制备方法包括：在衬底基板上沉积第一薄膜，第一薄膜的边缘与衬底基板的边缘存在间隙；在第一薄膜上涂覆光刻胶，进行曝光、显影，以使光刻胶形成第一刻度图形，第一刻度图形的一端与衬底基板的边缘平齐，且另一端覆盖第一薄膜，从而可以通过第一刻度图形读取出第一薄膜的边缘与衬底基板的边缘的距离，相比于手动测量的方法，测量效率较高，且省时省力，而且，通过光刻工艺形成的第一刻度图形的精度为微米级，相比于现有毫米级的刻度尺，测量精度较高，测量偏差较小。
附图说明
图1为本实施例1提供的阵列基板母板的结构示意图一；
图2为本实施例1提供的阵列基板母板的结构示意图二；
图3为本实施例1提供的阵列基板母板的结构示意图三；
图4为本实施例1提供的第一刻度图形的局部放大图；
图5为本实施例1提供的阵列基板母板的结构示意图四；
图6为本实施例1提供的阵列基板母板的结构示意图五；
图7为本实施例1提供的第二刻度图形的局部放大图；
图8为本实施例3提供的检测方法的示意图一；
图9为本实施例3提供的检测方法的示意图二。
图例说明：
1、衬底基板 2、第一薄膜 3、第一刻度图形 31、第一刻度线
32、第一刻度值 4、第一光刻图形 6、第二刻度图形
61、第二刻度线 62、第二刻度值 7、第一图形 8、第二薄膜
10、图像采集单元 11、图像处理单元
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种阵列基板母板的制备方法、阵列基板母板和检测方法进行详细描述。
实施例1
本发明实施例1提供一种阵列基板母板的制备方法，结合图1至图4所示，所述阵列基板母板的制备方法包括以下步骤：
步骤1，在衬底基板1上沉积第一薄膜2，第一薄膜2的边缘与衬底基板1的边缘存在第一间隙d1，如图1所示。
具体的，第一薄膜2位于衬底基板1的中间位置。第一薄膜2的材料可以为金属或金属氧化物，例如：铜、铝或氧化铟锡，也可以为单晶、多晶或化合物，例如：非晶硅、氮化硅或氧化硅。
步骤2，在第一薄膜2上涂覆光刻胶14，如图2所示。
具体的，在衬底基板1和第一薄膜2的表面涂覆光刻胶14，光刻胶14完全覆盖第一薄膜2，且光刻胶14的边缘与衬底基板1上的边缘平齐。
步骤3，进行曝光、显影，以使光刻胶14形成第一刻度图形3，第一刻度图形3的一端与衬底基板1的边缘平齐，且另一端覆盖第一薄膜2，如图3所示。
具体的，可以利用掩模板对光刻胶14进行曝光，在该掩膜板的边缘设置有与第一刻度图形3相对应的第一掩模图形，在显影后，相应光刻胶14可以形成第一刻度图形3。第一刻度图形3与第一薄膜2的边缘垂直，且第一刻度图形3在衬底基板1上的投影和第一薄膜2在衬底基板1上的投影部分重合。
第一刻度图形3的具体结构如图4所示，包括：多条第一刻度线31和多个第一刻度值32，第一刻度线31沿垂直于衬底基板1边缘的方向等间距排列，第一刻度值32与第一刻度线31相对应。优选的，与衬底基板1的边缘平齐的第一刻度线31对应的第一刻度值32为0，这样，可以通过第一刻度值32直接读取出第一薄膜2的边缘与衬底基板1的边缘的距离。
本发明实施例1提供的阵列基板母板的制备方法，在曝光、显影后，由光刻胶14形成第一刻度图形3，第一刻度图形3的一端与衬底基板1的边缘平齐，且另一端覆盖第一薄膜2。如图4所示，可以通过第一刻度图形3读取出第一薄膜2的边缘与衬底基板1的边缘的第一间隙d1的距离，相比于手动测量的方法，测量效率较高，且省时省力，而且，通过光刻工艺形成的第一刻度图形3的精度为微米级，相比于毫米级的刻度尺，测量精度较高，测量偏差较小。
优选的，如图3所示，所述衬底基板1进行曝光、显影之后，光刻胶14还形成第一光刻图形4，第一光刻图形4与第一刻度图形3同步形成，且位于衬底基板1的显示区域。也就是说，在掩模板的中间位置设置有与第一光刻图形4相对应的第二掩膜板图形，在掩模板的边缘位置设置与第一刻度图形3相对应的第一掩模图形，在显影后，相应光刻胶可以同步形成第一刻度图形3和第一光刻图形4。通过一张掩膜板同步形成第一光刻图形4和第一刻度图形3，制备方法简单，且成本较低。
需要说明的是，第一光刻图形4可以为栅极光刻图形、源漏极光刻图形、薄膜晶体管光刻图形、绝缘层光刻图形或像素电极光刻图形。
进一步的，如图5所示，在光刻胶14形成第一刻度图形3和第一光刻图形4之后，还可以包括：
步骤4，通过刻蚀工艺去除未被第一刻度图形3和第一光刻图形4覆盖的第一薄膜2，并剥离第一刻度图形3和第一光刻图形4，以使第一薄膜2形成第二刻度图形6和第一图形7。
具体的，通过刻蚀工艺去除未被第一刻度图形3和第一光刻图形4覆盖的第一薄膜2，相应的，刻蚀后，被第一刻度图形3所覆盖的第一薄膜2形成第二刻度图形6，被第一光刻图形4所覆盖的第一薄膜2形成第一图形7。在第一薄膜2形成第二刻度图形6和第一图形7后，可以利用剥离液将第一刻度图形3和第一光刻图形4从第一薄膜2的表面剥离，即去除第一薄膜2上的光刻胶。
需要说明的是，刻蚀工艺包括干法刻蚀和湿法刻蚀，当第一薄膜2的材料为金属或金属氧化物时，通常采用湿法刻蚀利用酸液刻蚀第一薄膜2。当第一薄膜2的材料为单晶、多晶或化合物时，通常采用干法刻蚀利用等离子刻蚀第一薄膜2。
结合图6和图7所示，所述第一薄膜2形成第二刻度图形6和第一图形7之后，可以在第二刻度图形6、第一图形7和衬底基板1的表面沉积第二薄膜8，且第二薄膜8与衬底基板1的边缘存在第二间隙d2。当第二薄膜8部分覆盖第二刻度图形6时，可以通过第二刻度图形6读取出第二薄膜8的边缘与衬底基板1之间第二间隙9的距离。
具体的，如图7所示，第二刻度图形6包括：多条第二刻度线61和多个第二刻度值62，第二刻度线61沿垂直于衬底基板1边缘的方向等间距排列，第二刻度值62与第二刻度线61相对应，可以通过第二刻度值62直接读取出第二薄膜8的边缘与衬底基板1的边缘的距离。
由于衬底基板1上首先形成栅极图形，因此，优选的，第一图形7为栅极图形。也就是说，在衬底基板1上同步形成栅极图形和第二刻度图形6，这样，之后沉积的各层薄膜均可以通过第二刻度图形6读取出其边缘与衬底基板1的边缘的距离。
需要说明的是，在衬底基板1上同步形成栅极图形和第二刻度图形6之后，后续沉积的第二薄膜8可以为金属或金属氧化物，也可以为单晶、多晶或化合物，当后续沉积的第二薄膜8为金属或金属氧化物时，需要执行步骤2和步骤3，即在形成第二薄膜8所对应的光刻图形的过程中，通过光刻胶额外形成相应的刻度图形，通过该额外形成的刻度图形读取第二薄膜8的边缘与衬底基板1的边缘的距离。当后续沉积的第二薄膜8为单晶、多晶或化合物时，由于第二刻度图形6与栅极图形同步形成，相应第二刻度图形6的材料为金属，金属薄膜的边缘与衬底基板1的边缘的距离小于非金属薄膜的边缘与衬底基板1的边缘的距离，因此，第二薄膜8能够部分覆盖第二刻度图形6，即可以通过第二刻度图形6读取出第二薄膜8的边缘与衬底基板1的边缘的距离，从而在后续形成第二薄膜8所对应的光刻图形的过程中，不再需要通过光刻胶额外形成相应的刻度图形，从而减少刻度图形占用衬底基板1的空间，提高衬底基板1的利用率。
实施例2
本实施例2提供一种阵列基板母板，结合图6和图7所示，所述阵列基板母板包括第二刻度图形6，第二刻度图形6设置在衬底基板1上，且第二刻度图形6的边缘与衬底基板1的边缘存间隙。
具体的，第二刻度图形6包括多条第二刻度线61和多个第二刻度值62，第二刻度线61沿垂直于衬底基板1边缘的方向等间距排列，第二刻度值62与第二刻度线61相对应。相邻第二刻度线61之间的距离即为最小刻度值，优选的，最小刻度值可以为1-20um。
本发明实施例2提供的阵列基板母板，在第二薄膜8部分覆盖第二刻度图形6之后，根据第二薄膜8的边缘与第二刻度线61的相对位置，利用第二刻度值62读取出第二薄膜8的边缘和衬底基板1的边缘之间的第二间隙d2的距离，相比于手动测量的方法，测量效率较高，且省时省力，而且，第二刻度图形6的最小刻度值为微米级，相比于毫米级的刻度尺，测量精度较高，测量偏差较小。
当第二刻度图形6的量程较大时，第二刻度图形6占用衬底基板1的空间较大，当第二刻度图形6的量程较小时，第二薄膜8可能无法覆盖第二刻度图形6，因此，第二刻度图形6的量程需要根据实际情况而定。
如图6所示，第二刻度图形6为多个。优选的，第二刻度图形6在衬底基板1的四周均匀分布，这样，通过不同位置的第二刻度图形6可以读取出部分覆盖其上的第二薄膜8的边缘与衬底基板1边缘的距离，得出第二薄膜8和衬底基板1之间的相对偏差。
需要说明的是，衬底基板1的显示区域还可以包括栅极图形，有源层图形，源漏极图形，像素电极图形和公共电极图形，优选的，第二刻度图形6与栅极图形同层设置。
结合图3和图4所示，在形成第二刻度图形6之前，所述阵列基板母板还可以包括由光刻胶14形成的第一刻度图形3，第一刻度图形3的一端与衬底基板1的边缘平齐，且另一端与第二刻度图形6部分重合。具体的，第一刻度图形3包括多条第一刻度线31和多个第一刻度值32，第一刻度线31沿垂直于衬底基板1边缘的方向等间距排列，第一刻度值32与第一刻度线31相对应。优选的，与衬底基板1的边缘平齐的第一刻度线31对应的第一刻度值32为0，这样，可以通过第一刻度值32直接读取出第一薄膜2的边缘与衬底基板1的边缘的距离。
实施例3
本发明实施3提供一种检测方法，应用于实施例2中提供的阵列基板母板，如图8所示，所述检测方法用于检测形成在第二刻度图形6上的第二薄膜8的位置，其中，第二薄膜8部分覆盖第二刻度图形6。所述方法包括以下步骤：
步骤1，采集第二刻度图形6的图像。
具体的，可以利用图像采集单元10采集第二刻度图形6的图像，并将第二刻度图形6的图像发送至图像处理单元11。
优选的，图像采集单元10包括发射单元和接收单元，发送单元用于向第二刻度图形6发射光信号，接收单元用于接收经第二刻度图形6反射的光信号，并将第二刻度图形6反射的光信号发送至图像处理单元11。
步骤2，根据第二刻度图形6的图像，确定覆盖第二刻度图形6的第二薄膜8的边缘与衬底基板1的边缘的距离。
具体的，可以利用图像处理单元11根据图像采集单元10采集的第二刻度图形6的图像，确定出覆盖第二刻度图形6的第二薄膜8的边缘与衬底基板1的边缘的距离。
当图像处理单元11接收到的信号为第二刻度图形6反射的光信号时，由于第二刻度图形6覆盖了第二薄膜8的区域的反射率，与第二刻度图形6未覆盖第二薄膜8的区域的反射率不同，因此，图像处理单元11可以根据第二刻度图形6上不同区域的反射率得到第二薄膜8的边缘与衬底基板1的边缘的距离。
需要说明的是，图像处理单元11可以为单片机，也可以为微控制单元，当然，也可以是其他图像处理器件。
进一步的，如图9所示，所述检测方法还用于检测第一薄膜2的位置，即所述方法还可以包括以下步骤：
在第一薄膜2上形成第一刻度图形3之后，采集第一刻度图形3的图像，并根据第一刻度图形3的图像，确定被第一刻度图形3覆盖的第一薄膜2的边缘与衬底基板1的边缘的距离。
具体的，可以利用图像采集单元10采集第一刻度图形3的图像，并将第一刻度图形3的图像发送至图像处理单元11，图像处理单元11可以根据第一刻度图形3的图像，确定被第一刻度图形3覆盖的第一薄膜2的边缘与衬底基板1的边缘的距离。
当图像处理单元11接收到接收单元采集的第一刻度图形3反射的光信号时，由于第一刻度图形3覆盖第一薄膜2的区域的反射率，与第一刻度图形3未覆盖第一薄膜2的区域的反射率不同，因此，图像处理单元11可以根据第一刻度图形3上不同区域的反射率得出第一薄膜2边缘与衬底基板1的边缘的距离。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种阵列基板母板的制备方法，其特征在于，包括：
在衬底基板上沉积第一薄膜，所述第一薄膜的边缘与所述衬底基板的边缘存在间隙；
在所述第一薄膜上涂覆光刻胶，对完成上述步骤的衬底基板进行曝光、显影，以使光刻胶形成第一刻度图形，所述第一刻度图形的一端与所述衬底基板的边缘平齐，且另一端覆盖所述第一薄膜。
2.根据权利要求1所述的阵列基板母板的制备方法，其特征在于，所述第一薄膜为金属薄膜。
3.根据权利要求2所述的阵列基板母板的制备方法，其特征在于，所述衬底基板进行曝光、显影之后，所述光刻胶还形成第一光刻图形，所述第一光刻图形与所述第一刻度图形同步形成，且位于所述衬底基板的显示区域。
4.根据权利要求3所述的阵列基板母板的制备方法，其特征在于，所述光刻胶形成第一刻度图形和第一光刻图形之后，所述方法还包括：
通过刻蚀工艺去除未被所述第一刻度图形和第一光刻图形覆盖的所述第一薄膜，并剥离所述第一刻度图形和第一光刻图形，以形成第二刻度图形和第一图形。
5.根据权利要求4所述的阵列基板母板的制备方法，其特征在于，所述第一图形为栅极图形。
6.一种阵列基板母板，其特征在于，采用如权利要求4所述的方法制备，包括第二刻度图形，所述第二刻度图形设置在衬底基板上，且所述第二刻度图形的边缘与所述衬底基板的边缘存在间隙。
7.根据权利要求6所述的阵列基板母板，其特征在于，所述第二刻度图形为多个，且在所述衬底基板的四周均匀分布。
8.根据权利要求6所述的阵列基板母板，其特征在于，在形成所述第二刻度图形之前，所述阵列基板母板还包括由光刻胶形成的第一刻度图形，所述第一刻度图形与所述衬底基板的边缘平齐，且与所述第二刻度图形部分重合。
9.根据权利要求6所述的阵列基板母板，其特征在于，所述衬底基板的显示区域包括栅极图形、有源层图形、源漏极图形、公共电极图形和像素电极图形。
10.一种检测方法，应用于权利要求8所述的阵列基板母板，其特征在于，所述方法包括：
在所述第二刻度图形上形成部分覆盖所述第二刻度图形的第二薄膜之后，采集所述第二刻度图形的图像；
根据所述第二刻度图形的图像，确定覆盖所述第二刻度图形的第二薄膜的边缘与所述衬底基板的边缘的距离。
11.根据权利要求10所述的检测方法，其特征在于，所述方法还包括：
在所述第一薄膜上形成第一刻度图形之后，采集所述第一刻度图形的图像；
根据第一刻度图形的图像，确定被所述第一刻度图形覆盖的第一薄膜的边缘与所述衬底基板的边缘的距离。
CN201710499346.4A 2017-06-27 2017-06-27 一种阵列基板母板的制备方法、阵列基板母板和检测方法 Active CN107195639B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710499346.4A CN107195639B (zh) 2017-06-27 2017-06-27 一种阵列基板母板的制备方法、阵列基板母板和检测方法
PCT/CN2018/085276 WO2019001133A1 (zh) 2017-06-27 2018-05-02 阵列基板母板的制备方法、阵列基板母板和检测方法
US16/331,766 US10847554B2 (en) 2017-06-27 2018-05-02 Method for fabricating array substrate motherboard, array substrate motherboard and detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710499346.4A CN107195639B (zh) 2017-06-27 2017-06-27 一种阵列基板母板的制备方法、阵列基板母板和检测方法

Publications (2)

Publication Number Publication Date
CN107195639A true CN107195639A (zh) 2017-09-22
CN107195639B CN107195639B (zh) 2020-04-03

Family

ID=59880463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710499346.4A Active CN107195639B (zh) 2017-06-27 2017-06-27 一种阵列基板母板的制备方法、阵列基板母板和检测方法

Country Status (3)

Country Link
US (1) US10847554B2 (zh)
CN (1) CN107195639B (zh)
WO (1) WO2019001133A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001133A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 阵列基板母板的制备方法、阵列基板母板和检测方法
CN110047804A (zh) * 2019-04-30 2019-07-23 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏
CN110148570A (zh) * 2019-05-17 2019-08-20 业成科技（成都）有限公司 显示面板及显示面板的制作方法
CN114527609A (zh) * 2022-02-24 2022-05-24 广州小米光电科技有限公司 一种液晶显示器阵列基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078832A (zh) * 2006-05-24 2007-11-28 群康科技(深圳)有限公司 液晶显示面板
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN101661220A (zh) * 2008-08-27 2010-03-03 北京京东方光电科技有限公司 液晶显示器面板和掩模板
CN104637395A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 用于基板上的标识结构、基板以及形成基板的标识结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284332B2 (en) * 2008-08-01 2012-10-09 3M Innovative Properties Company Touch screen sensor with low visibility conductors
CN101980071B (zh) 2009-03-10 2012-07-04 华映光电股份有限公司 导线图案以及监控膜材贴附偏差的方法
US9164607B2 (en) * 2012-11-30 2015-10-20 3M Innovative Properties Company Complementary touch panel electrodes
CN107039305B (zh) * 2017-04-12 2019-10-01 武汉华星光电技术有限公司 监控衬底涂布位置的方法
CN107195639B (zh) 2017-06-27 2020-04-03 京东方科技集团股份有限公司 一种阵列基板母板的制备方法、阵列基板母板和检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078832A (zh) * 2006-05-24 2007-11-28 群康科技(深圳)有限公司 液晶显示面板
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN101661220A (zh) * 2008-08-27 2010-03-03 北京京东方光电科技有限公司 液晶显示器面板和掩模板
CN104637395A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 用于基板上的标识结构、基板以及形成基板的标识结构的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001133A1 (zh) * 2017-06-27 2019-01-03 京东方科技集团股份有限公司 阵列基板母板的制备方法、阵列基板母板和检测方法
US10847554B2 (en) 2017-06-27 2020-11-24 Beijing Boe Display Technology Co., Ltd. Method for fabricating array substrate motherboard, array substrate motherboard and detection method
CN110047804A (zh) * 2019-04-30 2019-07-23 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏
CN110047804B (zh) * 2019-04-30 2021-08-03 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板、拼接屏
CN110148570A (zh) * 2019-05-17 2019-08-20 业成科技（成都）有限公司 显示面板及显示面板的制作方法
CN110148570B (zh) * 2019-05-17 2020-12-22 业成科技（成都）有限公司 显示面板及显示面板的制作方法
CN114527609A (zh) * 2022-02-24 2022-05-24 广州小米光电科技有限公司 一种液晶显示器阵列基板及其制造方法

Also Published As

Publication number Publication date
WO2019001133A1 (zh) 2019-01-03
US10847554B2 (en) 2020-11-24
CN107195639B (zh) 2020-04-03
US20190363111A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
CN107195639A (zh) 一种阵列基板母板的制备方法、阵列基板母板和检测方法
US9123649B1 (en) Fit-to-pitch overlay measurement targets
WO2021027922A1 (zh) 触控基板、触控显示面板及触控显示装置
CN102487042B (zh) 阵列基板及其制造方法和检测方法、液晶面板
JP2007192622A (ja) 湿度センサおよびそれを有する半導体装置
CN105867689A (zh) 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN102707575A (zh) 掩模板及制造阵列基板的方法
CN108919527A (zh) 一种便捷式量测框胶宽度的基板及显示装置
TWI602702B (zh) 一種多層結構
CN107315114B (zh) 一种电容测试单元以及电容测试方法
CN106887405A (zh) 一种阵列基板及其制作方法
Wilbers et al. 3D-fabrication of tunable and high-density arrays of crystalline silicon nanostructures
CN110426451A (zh) 蚀刻速率量测装置及侧向蚀刻速率的量测方法
CN104332460B (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
CN110515280B (zh) 一种制备窄间距的手性微纳结构的方法
CN105093819A (zh) 光掩模的制造方法以及光掩模基板
CN102543266A (zh) 具有铜导线的透明导电膜
US20140152909A1 (en) Touch panel and manufacturing method thereof
TWI625228B (zh) 一種具有複合靶材的捲對捲濺鍍製程與其製成品
CN104089572B (zh) 一种利用电容变化检测刻蚀侧壁粗糙的方法
CN103887235B (zh) 一种阵列基板及其制造方法、显示装置
CN109426397A (zh) 触控结构的制备方法、触控结构
CN101603861B (zh) 一种红外探测器热绝缘结构及其制备方法
CN102243382B (zh) 液晶显示装置及其制作方法、检测及改善装置
CN102832222B (zh) 一种传感器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant