CN107168503A - 一种用于可停机芯片的偏置电流和上电复位电路 - Google Patents

一种用于可停机芯片的偏置电流和上电复位电路 Download PDF

Info

Publication number
CN107168503A
CN107168503A CN201710352280.6A CN201710352280A CN107168503A CN 107168503 A CN107168503 A CN 107168503A CN 201710352280 A CN201710352280 A CN 201710352280A CN 107168503 A CN107168503 A CN 107168503A
Authority
CN
China
Prior art keywords
connection
pmos
drain electrode
nmos tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710352280.6A
Other languages
English (en)
Other versions
CN107168503B (zh
Inventor
黄爱华
王健
余生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.
Original Assignee
Shanghai Fun Network Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fun Network Technology Co Ltd filed Critical Shanghai Fun Network Technology Co Ltd
Priority to CN201710352280.6A priority Critical patent/CN107168503B/zh
Publication of CN107168503A publication Critical patent/CN107168503A/zh
Application granted granted Critical
Publication of CN107168503B publication Critical patent/CN107168503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提出了一种用于可停机芯片的偏置电流和上电复位电路，属于模拟集成电路技术领域。该用于可停机芯片的偏置电流和上电复位电路包括相互连接的上电复位电路和电流偏置电路，电流偏置电路包括相互连接的启动电路和偏置电流产生电路。上电复位电路在上电时，确保停机信号的逻辑为非停机逻辑，直至在此过程中启动电路对偏置电流产生电路充电至可停机芯片摆脱简并偏置点。上电复位电路还用于在上电结束后产生上电复位信号，并监听外部停机信号，并在外部停机信号的逻辑为停机逻辑时，使偏置电流产生电路进入高阻状态，可停机芯片进入停机状态。本发明能够确保芯片正常启动和停机，大大提高了芯片停机和启动的可靠性。

Description

一种用于可停机芯片的偏置电流和上电复位电路
技术领域
本发明属于模拟集成电路技术领域，涉及一种电路，尤其是偏置电流和上电复位电路。
背景技术
偏置电路和上电复位电路为现代芯片中不可或缺的组成部分，分别为芯片中其他电路提供电压/电流偏置和复位逻辑，避免逻辑状态不稳定。
如今，低功耗设计在集成电路设计领域成为重要规范。对于偏置电路和上电复位电路等常见的长时间连续工作的电路，低功耗的需求要求他们具有停机和再启动功能。通常，电路的停机由停机信号来控制，但在上电过程中，在上电复位电路发出上电复位信号之前，芯片中的逻辑(包括停机信号)处于逻辑不稳定状态。由于停机信号同时控制偏置电路和上电复位电路的停机，这就可能造成在上电复位电路产生复位信号之前，停机信号已经为停机有效的状态(通常为逻辑1)，从而偏置电路和上电复位电路无法正常工作，整个芯片无法完成上电进入正常工作模式。
发明内容
本发明的目的在于提供一种能够确保芯片正常启动和停机的偏置电流和上电复位电路。
为了达到上述目的，本发明的解决方案是：
一种用于可停机芯片的偏置电流和上电复位电路，包括相互连接的上电复位电路和电流偏置电路，所述电流偏置电路包括相互连接的启动电路和偏置电流产生电路；所述上电复位电路在上电时，确保停机信号的逻辑为非停机逻辑，直至在此过程中所述启动电路对所述偏置电流产生电路充电至所述可停机芯片摆脱简并偏置点；所述上电复位电路还用于在上电结束后产生上电复位信号，并监听外部停机信号，并在所述外部停机信号的逻辑为停机逻辑时，使所述偏置电流产生电路进入高阻状态，所述可停机芯片进入停机状态。
所述上电复位电路产生内部停机信号，并且将所述内部停机信号与所述外部停机信号经过逻辑运算产生停机信号。
所述启动电路包括PMOS管M1、PMOS管M2、PMOS管M5，NMOS管M3、NMOS管M4、NMOS管M6；其中：
PMOS管M1的栅极连接内部停机信号端，源极连接电源，漏极连接PMOS管M2的源极；
PMOS管M2的源极连接PMOS管M1的漏极，栅极与漏极相连并一同连接NMOS管M3的漏极；
PMOS管M5的源极连接电源，栅极连接反内部停机信号端，漏极连接所述偏置电流产生电路的第一电压偏置端；所述反内部停机信号端的信号逻辑与所述内部停机信号端的信号逻辑相反；
NMOS管M3的漏极连接PMOS管M2的漏极，栅极连接所述偏置电流产生电路的第二电压偏置端，源极接地；
NMOS管M4的源极接地，栅极连接内部停机信号端，漏极连接NMOS管M3的漏极；
NMOS管M6的栅极连接NMOS管M3的漏极，源极接地，漏极连接第一电压偏置端。
所述偏置电流产生电路包括电阻R1，PMOS管M7、PMOS管M8、PMOS管M12，NMOS管M9、NMOS管M10、NMOS管M11，PNP型三极管Q1、PNP型三极管Q2；其中：
电阻R1一端连接NMOS管M9的源极，另一端连接PNP型三极管Q1的发射极；
PMOS管M7的源极连接电源，栅极与漏极相连产生第一偏置电压；
PMOS管M8的源极连接电源，栅极连接第一电压偏置端，漏极连接NMOS管M10的漏极；
NMOS管M9的源极连接电阻R1的一端，栅极连接第二电压偏置端，漏极连接PMOS管M7的漏极；
NMOS管M10的源极连接PNP型三极管Q2的发射极，栅极与漏极相连产生第二偏置电压，并一同连接PMOS管M8的漏极；
NMOS管M11的源极接地，栅极连接所述内部停机信号端，漏极连接第二电压偏置端；
PNP型三极管Q1的发射极连接电阻R1的另一端，基极和集电极接地；
PNP型三极管Q2的发射极连接NMOS管M10的源极，基极和集电极接地；
PMOS管M12的源极连接电源，栅极连接第一电压偏置端，漏极输出电流并连接所述上电复位电路。
或者，所述偏置电流产生电路包括电阻R1，PMOS管M7、PMOS管M8、PMOS管M12，NMOS管M9、NMOS管M10、NMOS管M11，PNP型三极管Q1、PNP型三极管Q2；其中：
电阻R1一端连接NMOS管M9的源极，另一端连接PNP型三极管Q1的发射极；
PMOS管M7的漏极连接电源，栅极与源极相连产生第一偏置电压；
PMOS管M8的漏极连接电源，栅极连接第一电压偏置端，源极连接NMOS管M10的漏极；
NMOS管M9的漏极连接电阻R1的一端，栅极连接第二电压偏置端，源极连接PMOS管M7的源极；
NMOS管M10的漏极连接PNP型三极管Q2的发射极，栅极与源极相连产生第二偏置电压，并一同连接PMOS管M8的漏极；
NMOS管M11的源极接地，栅极连接所述内部停机信号端，漏极连接第二电压偏置端；
PNP型三极管Q1的发射极连接电阻R1的另一端，基极和集电极接地；
PNP型三极管Q2的发射极连接NMOS管M10的源极，基极和集电极接地；
PMOS管M12的源极连接电源，栅极连接第一电压偏置端，漏极输出电流并连接所述上电复位电路。
所述上电复位电路包括PMOS管M13、PMOS管M15、NMOS管M14、NMOS管M16，施密特触发器U1，反相器U2、反相器U3、反相器U4、反相器U6、反相器U7、反相器U9、反相器U10，与非门U5和与非门U8；其中：
PMOS管M13的源极连接电源，栅极连接反相器U4的输出端，漏极连接PMOS管M12的漏极；
NMOS管M14的栅极连接PMOS管M12的漏极，源极和漏极接地；
PMOS管M15的栅极连接反相器U2的输出端，源极和漏极连接电源；
NMOS管M16的栅极连接反相器U3的输出端，源极和漏极接地；
施密特触发器U1的电源正极连接电源，电源负极接地，输入端连接PMOS管M13的漏极，输出端连接反相器U2的输入端；
反相器U2的电源正极连接电源，电源负极接地，输入端连接施密特触发器U1的输出端，输出端连接PMOS管M15的栅极和反相器U3的输入端；
反相器U3的电源正极连接电源，电源负极接地，输入端连接PMOS管M15的栅极和反相器U2的输出端，输出端连接NMOS管M16的栅极和反相器U4的输入端；
反相器U4的电源正极连接电源，电源负极接地，输入端连接NMOS管M16的栅极和反相器U3的输出端，输出端连接PMOS管M13的栅极、与非门U5的第二输入端和反相器U7的输入端；
与非门U5的电源正极连接电源，电源负极接地，第一输入端连接施密特触发器U1的输出端，第二输入端连接反相器U4的输出端，输出端连接反相器U6的输入端；
反相器U6的电源正极连接电源，电源负极接地，输入端连接与非门U5的输出端，输出端输出上电复位信号；
反相器U7的电源正极连接电源，电源负极接地，输入端连接反相器U4的输出端，输出端连接与非门U8的第二输入端；
与非门U8的电源正极连接电源，电源负极接地，第一输入端连接外部停机信号端，第二输入端连接反相器U7的输出端，输出端连接反相器U9的输入端；
反相器U9的电源正极连接电源，电源负极接地，输入端连接与非门U8的输出端，输出端产生所述内部停机信号；
反相器U10的电源正极连接电源，电源负极接地，输入端连接反相器U9的输出端，输出端产生所述反内部停机信号。
所述非停机逻辑为0。
所述上电复位信号为脉冲信号。
所述电流偏置产生电路为正温度系数电流电路。
由于采用上述方案，本发明的有益效果是：本发明提出了一种可停机芯片的偏置电流和上电复位电路，避免了上电时停机信号为停机逻辑的混乱，保证了停机信号在上电过程中复位信号产生之前不起作用，从而确保芯片顺利上电。此外，在停机再启动后，确保了上电复位信号不会再次出现，进一步保障了再启动后芯片的逻辑正确。本发明大大提高了芯片停机和启动的可靠性。
附图说明
图1为本发明实施例中可停机芯片的偏置电流和上电复位电路的结构框图；
图2为该实施例中电流偏置电路的电路原理图；
图3为该实施例中上电复位电路的电路原理图；
图4为该实施例中上电复位信号POR、U7的输入信号U7_in、U7的输出信号U7_out和内部停机信号SD的仿真图。
具体实施方式
以下结合附图所示实施例对本发明作进一步的说明。
本发明提出了一种用于可停机芯片的偏置电流和上电复位电路，图1所示为其结构框图。
该可停机芯片的偏置电流和上电复位电路包括相互连接的上电复位电路和电流偏置电路，电流偏置电路包括相互连接的启动电路和偏置电流产生电路。其中：上电复位电路在上电时，确保停机信号的逻辑为非停机逻辑(本实施例中为0)，直至在此过程中启动电路对偏置电流产生电路充电至可停机芯片摆脱简并偏置点。上电复位电路还用于在上电结束后产生上电复位信号，并监听外部停机信号，并在外部停机信号的逻辑为停机逻辑时，使偏置电流产生电路进入高阻状态，可停机芯片进入停机状态。在收到再启动信号后，启动电路再次工作，可停机芯片进入正常工作状态。
上电复位电路产生内部停机信号，并且将内部停机信号与外部停机信号经过逻辑运算产生停机信号。
图2所示为本实施例中电流偏置电路的电路原理图，其中虚线以左为启动电路，虚线以右为偏置电流产生电路。启动电路包括3个PMOS管M1、M2、M5，3个NMOS管M3、M4、M6。其中：
M1的栅极连接内部停机信号端，源极连接电源，漏极连接M2的源极。
M2的源极连接M1的漏极，栅极与漏极相连并一同连接M3的漏极。
M5的源极连接电源，栅极连接反内部停机信号端，漏极连接电流偏置产生电路的第一电压偏置端。其中，反内部停机信号端输出的信号为反内部停机信号，内部停机信号端输出的信号为内部停机信号，反内部停机信号与内部停机信号的逻辑相反。
M3的漏极连接M2的漏极，栅极连接电流偏置产生电路的第二电压偏置端，源极接地。
M4的源极接地，栅极连接内部停机信号端，漏极连接M3的漏极。
M6的栅极连接M3的漏极，源极接地，漏极连接第一电压偏置端。
电流偏置产生电路为正温度系数电流电路，包括电阻R1，3个PMOS管M7、M8、M12，3个NMOS管M9、M10、M11，两个PNP型三极管Q1、Q2。其中：
电阻R1一端连接M9的源极，另一端连接Q1的发射极。
M7的源极连接电源，栅极与漏极相连产生第一偏置电压VBP1(从而M7的栅极和漏极为第一电压偏置端)，并一同连接M9的漏极。
M8的源极连接电源，栅极连接第一电压偏置端，漏极连接M10的漏极。
M9的源极连接R1的一端，栅极连接第二电压偏置端，漏极连接M7的漏极。
M10的源极连接Q2的发射极，栅极与漏极相连产生第二偏置电压VBN1(从而M10的栅极和漏极为第二电压偏置端)，并一同连接M8的漏极。
M11的源极接地，栅极连接内部停机信号端，漏极连接第二电压偏置端。
Q1的发射极连接R1的上述另一端，基极和集电极接地。
Q2的发射极连接M10的源极，基极和集电极接地。
M12的源极连接电源，栅极连接第一电压偏置端，漏极输出电流IPOR，并连接上电复位电路。
启动电路的工作原理为：在上电或从停机状态转至工作状态时，内部停机信号SD的逻辑为0，反内部停机信号SDB的逻辑为1，M1处于导通状态，M4处于截至状态，M5也处于截至状态。
若此时其他电路处于非理想工作点，即第一偏置电压VBP1的电压很高从而导致M7，M8的输出电流为零，造成第二偏置电压VBN1的电压很低，从而导致启动电路中的M3截至。此时，由于M1、M2导通，从而将M6的栅极电位拉高，M6导通，从而将第一偏置电压VBP1拉低，使得PMOS管M7，M8导通，电路开始工作，M12产生电流IPOR。
当PMOS管M8导通时，M8的漏极电流流经NMOS管M10的漏极，使得第二偏置电压VBN1被拉高，M3开始导通，将M6的栅极电位拉低，M6关断，使得启动电路与其他电路分离。
进入停机状态时，内部停机信号SD的逻辑为1，反内部停机信号SDB的逻辑为0，此时M1截至，M4导通，将M6的栅极电位拉低；同时M7导通，将第二偏置电压VBP1拉高，整个电路(包括启动电路)进入高阻状态。
偏置电流产生电路的工作原理为：由于M7与M8、M9与M10两个电流镜的作用，M9的源极电压与M10的源极电压相等，也就是Q2的基极发射极电压等于电阻R1两端电压与Q1的基极发射极电压之和，因此流过R1两端的电流I1为：
其中：VBE2为Q2的基极-发射极电压，VBE1为Q1的基极-发射极电压，ΔVBE为VBE2与VBE1之差。
因为ΔVBE具有正的温度系数，因此I1为一个和电源电压无关的正温度系数电流。流过R1两端的电流同样流过M7，因此M7的电流也为正温度系数。
又由于M12和M7的栅极同样连接VBP1，它们的源极同样连接电源，因此IPOR同样为正温度系数，具体为：
其中：W12与L12分别为M12的沟道宽度和长度，W7与L7分别为M7的沟道宽度和长度。
图3所示为上电复位电路的电路原理图。上电复位电路包括2个PMOS管M13、M15，2个NMOS管M14、M16，施密特触发器U1，7个反相器U2、U3、U4、U6、U7、U9、U10，2个与非门U5和U8。其中：
M13的源极连接电源，栅极连接U4的输出端，漏极连接M12的漏极。
M14的栅极连接M12的漏极，源极和漏极接地。
M15的栅极连接U2的输出端，源极和漏极连接电源。
M16的栅极连接U3的输出端，源极和漏极接地。
U1的电源正极连接电源(图2和图3中的VDD)，电源负极接地，输入端连接M13的漏极，即连接M12的漏极，输出端连接U2的输入端。
U2的电源正极连接电源，电源负极接地，输入端连接U1的输出端，输出端连接M15的栅极和U3的输入端。
U3的电源正极连接电源，电源负极接地，输入端连接M15的栅极和U2的输出端，输出端连接M16的栅极和U4的输入端。
U4的电源正极连接电源，电源负极接地，输入端连接M16的栅极和U3的输出端，输出端连接M13的栅极、U5的第二输入端和U7的输入端。
U5的电源正极连接电源，电源负极接地，第一输入端连接U1的输出端，第二输入端连接U4的输出端，输出端连接U6的输入端。
U6的电源正极连接电源，电源负极接地，输入端连接U5的输出端，输出端输出上电复位信号POR。
U7的电源正极连接电源，电源负极接地，输入端连接U4的输出端，输出端连接U8的第二输入端。
U8的电源正极连接电源，电源负极接地，第一输入端连接外部停机信号端，第二输入端连接U7的输出端，输出端连接U9的输入端。
U9的电源正极连接电源，电源负极接地，输入端连接U8的输出端，输出端产生前述内部停机信号SD(从而U9的输出端为内部停机信号端)。
U10的电源正极连接电源，电源负极接地，输入端连接U9的输出端，输出端产生前述反内部停机信号SDB(从而U10的输出端为反内部停机信号端)。
上电复位电路的工作原理为：上电之初，电源电压为0，作为电容使用的M14的栅极电压也为0。当电源达到预定值时，由于IPOR的值很小，M14的栅极电压仍然接近0。此时U1的输出为0，U2的输出为VDD，U3的输出为0，U4的输出为VDD，U7的输出(即U8的第一输入)为0，因此无论外部停机信号shutdown的逻辑为1还是0，内部停机信号SD的逻辑都为0。
保证内部停机信号SD的逻辑为0后，启动电路开始工作，M12开始输出IPOR。IPOR持续对M14的栅极充电，当M14栅极电压达到U1的阈值电压时，U1的输出开始翻转为VDD，此时U2的输出为0，U3的输出为VDD，U4的输出也为0，但较U1的输出有一个延迟(由于U2，M15，U3，M16的延迟作用)，因此在U6的输出产生一个复位脉冲POR，即上电复位信号。
同时，由于此时U7的输出为VDD，内部停机信号开始跟随外部停机信号shutdown，当shutdown的逻辑为1时，上电复位电路给出一个逻辑为1的内部停机信号，使其他电路进入微功耗高阻状态。
另外，当U4的输出变为0后，M13的栅极电位被拉低，进而将M14的栅极电位拉高。这避免了在停机状态下由于漏电流的存在，造成M14栅极电压变低，在再启动过程中会再产生一个上电复位信号POR，进而使芯片重新复位，使得停机前的逻辑被复位，造成逻辑混乱。
图4所示为本实施例中上电复位信号POR、U7的输入信号U7_in、U7的输出信号U7_out和内部停机信号SD的仿真图。从图4中可以看出，在上电过程直到上电复位信号POR产生之前，U7的输入信号U7_in一直跟随电源，U7的输出一直为0，因此内部停机信号SD的逻辑也一直为0，从而确保了上电过程中不会误产生关机信号。
此外，为了提高电源抑制比，上述由M7、M8、M9、M10组成的电流镜也可以由共源共栅电流镜替代，即上述M7、M8、M9、M10各自的漏极和源极的连接可以对换。
本发明提出了一种可停机芯片的偏置电流和上电复位电路，避免了上电时停机信号为停机逻辑的混乱，保证了停机信号在上电过程中上电复位信号产生之前不起作用，从而确保芯片顺利上电。此外，在停机再启动后，确保了上电复位信号不会再次出现，进一步保障了再启动后芯片的逻辑正确。本发明大大提高了芯片停机和启动的可靠性。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (9)

1.一种用于可停机芯片的偏置电流和上电复位电路，其特征在于：包括相互连接的上电复位电路和电流偏置电路，所述电流偏置电路包括相互连接的启动电路和偏置电流产生电路；
所述上电复位电路在上电时，确保停机信号的逻辑为非停机逻辑，直至在此过程中所述启动电路对所述偏置电流产生电路充电至所述可停机芯片摆脱简并偏置点；
所述上电复位电路还用于在上电结束后产生上电复位信号，并监听外部停机信号，并在所述外部停机信号的逻辑为停机逻辑时，使所述偏置电流产生电路进入高阻状态，所述可停机芯片进入停机状态。
2.根据权利要求1所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述上电复位电路产生内部停机信号，并且将所述内部停机信号与所述外部停机信号经过逻辑运算产生停机信号。
3.根据权利要求2所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述启动电路包括PMOS管M1、PMOS管M2、PMOS管M5，NMOS管M3、NMOS管M4、NMOS管M6；其中：
PMOS管M1的栅极连接内部停机信号端，源极连接电源，漏极连接PMOS管M2的源极；
PMOS管M2的源极连接PMOS管M1的漏极，栅极与漏极相连并一同连接NMOS管M3的漏极；
PMOS管M5的源极连接电源，栅极连接反内部停机信号端，漏极连接所述偏置电流产生电路的第一电压偏置端；所述反内部停机信号端的信号逻辑与所述内部停机信号端的信号逻辑相反；
NMOS管M3的漏极连接PMOS管M2的漏极，栅极连接所述偏置电流产生电路的第二电压偏置端，源极接地；
NMOS管M4的源极接地，栅极连接内部停机信号端，漏极连接NMOS管M3的漏极；
NMOS管M6的栅极连接NMOS管M3的漏极，源极接地，漏极连接第一电压偏置端。
4.根据权利要求2所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述偏置电流产生电路包括电阻R1，PMOS管M7、PMOS管M8、PMOS管M12，NMOS管M9、NMOS管M10、NMOS管M11，PNP型三极管Q1、PNP型三极管Q2；其中：
电阻R1一端连接NMOS管M9的源极，另一端连接PNP型三极管Q1的发射极；
PMOS管M7的源极连接电源，栅极与漏极相连产生第一偏置电压；
PMOS管M8的源极连接电源，栅极连接第一电压偏置端，漏极连接NMOS管M10的漏极；
NMOS管M9的源极连接电阻R1的一端，栅极连接第二电压偏置端，漏极连接PMOS管M7的漏极；
NMOS管M10的源极连接PNP型三极管Q2的发射极，栅极与漏极相连产生第二偏置电压，并一同连接PMOS管M8的漏极；
NMOS管M11的源极接地，栅极连接所述内部停机信号端，漏极连接第二电压偏置端；
PNP型三极管Q1的发射极连接电阻R1的另一端，基极和集电极接地；
PNP型三极管Q2的发射极连接NMOS管M10的源极，基极和集电极接地；
PMOS管M12的源极连接电源，栅极连接第一电压偏置端，漏极输出电流并连接所述上电复位电路。
5.根据权利要求2所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述偏置电流产生电路包括电阻R1，PMOS管M7、PMOS管M8、PMOS管M12，NMOS管M9、NMOS管M10、NMOS管M11，PNP型三极管Q1、PNP型三极管Q2；其中：
电阻R1一端连接NMOS管M9的源极，另一端连接PNP型三极管Q1的发射极；
PMOS管M7的漏极连接电源，栅极与源极相连产生第一偏置电压；
PMOS管M8的漏极连接电源，栅极连接第一电压偏置端，源极连接NMOS管M10的漏极；
NMOS管M9的漏极连接电阻R1的一端，栅极连接第二电压偏置端，源极连接PMOS管M7的源极；
NMOS管M10的漏极连接PNP型三极管Q2的发射极，栅极与源极相连产生第二偏置电压，并一同连接PMOS管M8的漏极；
NMOS管M11的源极接地，栅极连接所述内部停机信号端，漏极连接第二电压偏置端；
PNP型三极管Q1的发射极连接电阻R1的另一端，基极和集电极接地；
PNP型三极管Q2的发射极连接NMOS管M10的源极，基极和集电极接地；
PMOS管M12的源极连接电源，栅极连接第一电压偏置端，漏极输出电流并连接所述上电复位电路。
6.根据权利要求4或5所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述上电复位电路包括PMOS管M13、PMOS管M15、NMOS管M14、NMOS管M16，施密特触发器U1，反相器U2、反相器U3、反相器U4、反相器U6、反相器U7、反相器U9、反相器U10，与非门U5和与非门U8；其中：
PMOS管M13的源极连接电源，栅极连接反相器U4的输出端，漏极连接PMOS管M12的漏极；
NMOS管M14的栅极连接PMOS管M12的漏极，源极和漏极接地；
PMOS管M15的栅极连接反相器U2的输出端，源极和漏极连接电源；
NMOS管M16的栅极连接反相器U3的输出端，源极和漏极接地；
施密特触发器U1的电源正极连接电源，电源负极接地，输入端连接PMOS管M13的漏极，输出端连接反相器U2的输入端；
反相器U2的电源正极连接电源，电源负极接地，输入端连接施密特触发器U1的输出端，输出端连接PMOS管M15的栅极和反相器U3的输入端；
反相器U3的电源正极连接电源，电源负极接地，输入端连接PMOS管M15的栅极和反相器U2的输出端，输出端连接NMOS管M16的栅极和反相器U4的输入端；
反相器U4的电源正极连接电源，电源负极接地，输入端连接NMOS管M16的栅极和反相器U3的输出端，输出端连接PMOS管M13的栅极、与非门U5的第二输入端和反相器U7的输入端；
与非门U5的电源正极连接电源，电源负极接地，第一输入端连接施密特触发器U1的输出端，第二输入端连接反相器U4的输出端，输出端连接反相器U6的输入端；
反相器U6的电源正极连接电源，电源负极接地，输入端连接与非门U5的输出端，输出端输出上电复位信号；
反相器U7的电源正极连接电源，电源负极接地，输入端连接反相器U4的输出端，输出端连接与非门U8的第二输入端；
与非门U8的电源正极连接电源，电源负极接地，第一输入端连接外部停机信号端，第二输入端连接反相器U7的输出端，输出端连接反相器U9的输入端；
反相器U9的电源正极连接电源，电源负极接地，输入端连接与非门U8的输出端，输出端产生所述内部停机信号；
反相器U10的电源正极连接电源，电源负极接地，输入端连接反相器U9的输出端，输出端产生所述反内部停机信号。
7.根据权利要求1所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述非停机逻辑为0。
8.根据权利要求1或6所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述上电复位信号为脉冲信号。
9.根据权利要求1所述的可停机芯片的偏置电流和上电复位电路，其特征在于：所述电流偏置产生电路为正温度系数电流电路。
CN201710352280.6A 2017-05-18 2017-05-18 一种用于可停机芯片的偏置电流和上电复位电路 Active CN107168503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710352280.6A CN107168503B (zh) 2017-05-18 2017-05-18 一种用于可停机芯片的偏置电流和上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710352280.6A CN107168503B (zh) 2017-05-18 2017-05-18 一种用于可停机芯片的偏置电流和上电复位电路

Publications (2)

Publication Number Publication Date
CN107168503A true CN107168503A (zh) 2017-09-15
CN107168503B CN107168503B (zh) 2020-03-27

Family

ID=59816755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710352280.6A Active CN107168503B (zh) 2017-05-18 2017-05-18 一种用于可停机芯片的偏置电流和上电复位电路

Country Status (1)

Country Link
CN (1) CN107168503B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618602A (zh) * 2019-08-30 2019-12-27 华中师范大学 计时电路、芯片、时间振幅转换器及其控制方法
CN110739945A (zh) * 2019-11-04 2020-01-31 上海南芯半导体科技有限公司 一种高精度、可配置的上电复位电路及其配置方法
CN110794942A (zh) * 2018-08-03 2020-02-14 圣邦微电子（北京）股份有限公司 一种复位芯片电路
CN112290923A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 基于偏置电路的低功耗上电复位电路和方法
CN115202300A (zh) * 2022-01-26 2022-10-18 深圳市海格金谷工业科技有限公司 确定空分装置压缩机组的停机故障的方法及控制装置
CN116505925A (zh) * 2023-03-21 2023-07-28 湖南芯易德科技有限公司 带温度补偿的低功耗上下电复位电路及复位装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521808A (en) * 1994-05-06 1996-05-28 Alcatel Network Systems, Inc. Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit
JP2001008492A (ja) * 1999-04-30 2001-01-12 Internatl Rectifier Corp 故障保護回路を備えたモータコントローラ
CN101071154A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种环路振荡器启动电路
CN103427812A (zh) * 2012-05-25 2013-12-04 国家电网公司 一种上电复位电路及其方法
CN105305890A (zh) * 2015-09-30 2016-02-03 武汉船用机械有限责任公司 一种电机控制系统
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521808A (en) * 1994-05-06 1996-05-28 Alcatel Network Systems, Inc. Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit
JP2001008492A (ja) * 1999-04-30 2001-01-12 Internatl Rectifier Corp 故障保護回路を備えたモータコントローラ
CN101071154A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种环路振荡器启动电路
CN103427812A (zh) * 2012-05-25 2013-12-04 国家电网公司 一种上电复位电路及其方法
CN105305890A (zh) * 2015-09-30 2016-02-03 武汉船用机械有限责任公司 一种电机控制系统
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110794942A (zh) * 2018-08-03 2020-02-14 圣邦微电子（北京）股份有限公司 一种复位芯片电路
CN110794942B (zh) * 2018-08-03 2021-07-09 圣邦微电子（北京）股份有限公司 一种复位芯片电路
CN110618602A (zh) * 2019-08-30 2019-12-27 华中师范大学 计时电路、芯片、时间振幅转换器及其控制方法
CN110739945A (zh) * 2019-11-04 2020-01-31 上海南芯半导体科技有限公司 一种高精度、可配置的上电复位电路及其配置方法
CN112290923A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 基于偏置电路的低功耗上电复位电路和方法
CN115202300A (zh) * 2022-01-26 2022-10-18 深圳市海格金谷工业科技有限公司 确定空分装置压缩机组的停机故障的方法及控制装置
CN115202300B (zh) * 2022-01-26 2023-08-04 深圳市海格金谷工业科技有限公司 确定空分装置压缩机组的停机故障的方法及控制装置
CN116505925A (zh) * 2023-03-21 2023-07-28 湖南芯易德科技有限公司 带温度补偿的低功耗上下电复位电路及复位装置
CN116505925B (zh) * 2023-03-21 2024-02-02 湖南芯易德科技有限公司 带温度补偿的低功耗上下电复位电路及复位装置

Also Published As

Publication number Publication date
CN107168503B (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
CN107168503A (zh) 一种用于可停机芯片的偏置电流和上电复位电路
CN104362585B (zh) 一种过温保护电路
CN103427812A (zh) 一种上电复位电路及其方法
CN204190734U (zh) 一种上电复位电路
TWI505083B (zh) 電源控制電路及具有該電源控制電路的電子裝置
US20140097873A1 (en) Power-on-reset (por) circuit with zero steady-state current consumption and stable pull-up voltage
TWI631450B (zh) 基體偏壓產生電路
CN102385407A (zh) 一种带隙基准电压源
CN110837267B (zh) 一种高可靠性上电复位电路
CN204465489U (zh) 一种新型低压上电复位电路
CN114050816B (zh) 一种防i2c接口倒灌电流的电路
CN113114210B (zh) 一种自偏置过温保护电路
CN110703841A (zh) 带隙基准源的启动电路、带隙基准源以及启动方法
CN105159377B (zh) 一种低功耗的电源调节电路
CN101782790B (zh) 用于功率芯片的基准电压和偏置电流产生电路
CN106602532B (zh) 限流电路及其驱动方法、pmic保护系统和显示装置保护系统
CN106354189B (zh) 一种具有迟滞功能的低阈值使能电路
CN206133348U (zh) 一种具有迟滞功能的低阈值使能电路
CN204361662U (zh) 一种过温保护电路
CN209118088U (zh) 一种供电装置
US20240056079A1 (en) Interface circuit
CN101183862A (zh) 自启动电流偏置电路
CN201589987U (zh) 一种基准电压和偏置电流产生电路
CN102135781B (zh) 基准电压电路的启动加速电路
CN104571434A (zh) 服务器及其重新开机方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 17, Shanghai, Xuhui District, 681 wooden bridge road, Shanghai, 200030 floor, building

Applicant after: Shanghai interesting network Polytron Technologies Inc

Address before: 17, Shanghai, Xuhui District, 681 wooden bridge road, Shanghai, 200030 floor, building

Applicant before: Shanghai Interest Network Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200433 room 6015-4, 335 Guo Ding Road, Yangpu District, Shanghai.

Patentee after: SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.

Address before: 17th floor, Shanghai Waijing building, No. 681, xiaomuqiao Road, Xuhui District, Shanghai 200030

Patentee before: SHANGHAI QUZHI NETWORK TECHNOLOGY CO.,LTD.