CN105159377B

CN105159377B - 一种低功耗的电源调节电路

Info

Publication number: CN105159377B
Application number: CN201510452351.0A
Authority: CN
Inventors: 俞德军; 刘洋; 宁宁; 段开锋; 梁孝亿; 于奇
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2015-07-28
Filing date: 2015-07-28
Publication date: 2016-10-19
Anticipated expiration: 2035-07-28
Also published as: CN105159377A

Abstract

一种低功耗的电源调节电路，包括第一电源调节模块、关断模块、第二电源调节模块和基准电压模块；第一电源调节模块的输入端接输入电源，输出端接输出电源、关断模块的输入端和基准电压模块的输入端；关断模块的输入端接外部关断信号、输入电源和第一电源调节模块的输出端，输出端接第二电源调节模块和基准电压模块的输入；基准电压的输出端接第二电源调节模块的输入端；第二电源调节模块输入端接输入电源、关断模块和基准电压模块，输出端为输出电源。本发明通过两级电源调节模块级联的方式，实现当输入电源电压高于设置电压时输出电源恒定为设置电压，输入电源电压低于设置电压高于电源调节电路工作电压时，输出电源电压为输入电源电压。

Description

一种低功耗的电源调节电路

技术领域

本发明涉及一种电子电路，具体涉及一种低功耗的电源调节电路。

背景技术

图1为传统的电源调节电路，通常放置于受电单元前，其工作原理如下：输入电源V_IN上电之后，MP10、R9支路流过电流，通过MP10和MP11构成的电流镜作用，MP11流过电流并不断抬高齐纳管D2阴极端电位；此时，若V_IN电压小于齐纳管D2的反向击穿电压V_BV，则齐纳管D2阴极端电位最终稳到V_IN电压，输出电源VCC电压为VCC＝V_IN-V_THN；若V_IN电压大于V_BV，则D2阴极端电位被钳制为V_BV，输出电源VCC电压为VCC＝V_BV-V_THN。其中V_THN为MN12管的阈值电压。通过上述分析可知，在输入电源电压高于齐纳管击穿电压时，该电路输出电源电压随齐纳管击穿电压和NMOS管阈值电压变化而变化；在输入电源电压低于齐纳管击穿电压时，输出电源电压为输入电源电压减去一个NMOS管阈值电压，这就要求输入电源电压必须比受电单元的工作电压高一个NMOS管的阈值电压才能保证受电单元正常工作，大大缩小电源调节电路的应用范围。

发明内容

本发明针对背景技术存在的缺陷，提出了一种低功耗的电源调节电路。通过两级电源调节模块级联的方式，以达到当输入电源电压高于设置电压时输出电源电压恒定为设置电压，当输入电源电压低于设置电压高于电源调节电路工作电压时，输出电源电压跟随输入电源电压；当外部关断信号低于一阈值时，本发明可关闭电源调节电路的大部分耗电单元，从而降低电源调节电路的关断功耗，实现较低功耗。

本发明的技术方案如下：

一种低功耗的电源调节电路，包括第一电源调节模块、关断模块、第二电源调节模块和基准电压模块；所述第一电源调节模块的输入端连接输入电源，输出端连接输出电源、关断模块的输入端和基准电压模块的输入端；所述关断模块的输入端连接外部关断信号SD、输入电源和第一电源调节模块的输出端，输出端连接第二电源调节模块和基准电压模块的输入；基准电压的输出端连接第二电源调节模块的输入端；所述第二电源调节模块输入端连接输入电源、关断模块和基准电压模块，输出端为输出电源。

进一步地，所述第一电源调节模块包括第一NMOS管MN0、第二PMOS管MP1和第三PMOS管MP2、第二NMOS管MN1、第一电阻R0、第一齐纳管D0；所述第一电阻R0一端接第二NMOS管MN1的栅端、第二NMOS管MN1的漏端、关断模块和第二电源调节模块中的参考电压，另一端接第二PMOS管MP1的栅端、第二PMOS管MP1的漏端和第三PMOS管MP2的栅端；第二NMOS管MN1的源端接地；第三PMOS管MP2的源端接输入电源；第二PMOS管MP1的源端接输入电源；第一NMOS管MN0的漏端接输入电源，第一NMOS管MN0源端接输出电源、第二电源调节模块中的参考电压模块、基准电压模块和第二电源模块输出端，栅端接第一齐纳管D0的阴极端和第三PMOS管MP2的漏端；第一齐纳管D0阳极端接地，阴极端接第一NMOS管MN0的栅端和第三PMOS管MP2的漏端。

进一步地，所述关断模块包括第四NMOS管MN3、第五NMOS管MN4、第六NMOS管MN5、第七NMOS管MN6、第三PMOS管MP2、第四PMOS管MP3、第五PMOS管MP4、第四电阻R3、第二齐纳管D1、第一反相器INV1、第二反相器INV2；所述第七NMOS管MN6漏端接输入关断信号，栅端接输出电源，源端接第一反相器INV1输入端和第四电阻R3的一端；所述第四电阻R3的另一端接地；所述第一反相器INV1输出端接第二反相器INV2输入端和第六NMOS管MN5的栅端；所述第二反相器INV2输出端接第五NMOS管MN4的栅端、第二电源调节模块、基准电压模块；所述第五NMOS管MN4的源端接第四NMOS管MN3的漏端和第六NMOS管MN5的源端，第五NMOS管MN4的漏端接第三PMOS管MP2的漏端、第三PMOS管MP2的栅端和第四PMOS管MP3的栅端；所述第四NMOS管MN3源端接地，第四NMOS管MN3的栅端接第一电源调节模块中第二NMOS管MN1的漏端和栅端以及第二电源调节模块；所述第三PMOS管MP2源端接输入电源；所述第四PMOS管MP3源端接输入电源，第四PMOS管MP3的漏端接第六NMOS管MN5的漏端、第五PMOS管MP4的栅端和第二齐纳管D1的阳极端；所述第二齐纳管D1的阴极端接输入电源，阳极端接第四PMOS管MP3的漏端、第六NMOS管MN5的漏端和第五PMOS管MP4的栅端；所述第五PMOS管MP4的源端接输入电源，第五PMOS管MP4的漏端接第二电源调节模块。

进一步地，所述第二电源调节模块包括第一PMOS管MP0、第三NMOS管MN2、第二电阻R1、第三电阻R2、第一运放OP1、第一开关S1、第二开关S2和参考电压模块；所述第一开关S1一端接参考电压模块，第一开关S1另一端接第一运放OP1的负相输入端和第二开关S2一端；所述第二开关S2另一端接基准电压模块；所述第一PMOS管MP0源端接输入电源，第一PMOS管MP0栅端接第一运放OP1输出端和关断模块中第五PMOS管MP4管的漏端，第一PMOS管MP0漏端接输出电源和第二电阻R1一端；所述第二电阻R1另外一端接电源运放OP1的正向输入端和第三电阻R2一端；所述第三电阻R2另外一端接第三NMOS管MN2的漏端；所述第三NMOS管MN2栅端接关断模块中第二反相器INV2输出端，第三NMOS管MN2的源端接地。

进一步地，所述参考电压模块包括启动支路、正温系数电流生成支路、电压合成支路以及第三反相器INV3；

所述启动支路包括第八NMOS管MN7、第九NMOS管MN8、第十一NMOS管MN10、第五PMOS管MP4、第六PMOS管MP5、第七PMOS管MP6和第一NPN管Q0；所述第八NMOS管MN7的栅端接第一电源调节模块中第二NMOS管MN1管的栅端和漏端，第八NMOS管MN7的源端接地，第八NMOS管MN7的漏端接第七PMOS管MP6的漏端；所述第七PMOS管MP6的源端接第五PMOS管MP4的栅端、第五PMOS管MP4的漏端和第六PMOS管MP5的栅端；第五PMOS管MP4的源端接输出电源；第六PMOS管MP5的源端接输出电源，第五PMOS管MP5的漏端接第九NMOS管MN8漏端、栅端和第十一NMOS管MN10的栅端；所述第九NMOS管MN8的源端接第一NPN管Q0的基极和集电极，所述第一NPN管Q0的发射极接地；

所述正温系数电流生成支路包括第八PMOS管MP7、第九PMOS管MP8、第十NMOS管MN9、第五电阻R4、第二NPN管Q1和第三NPN管Q2；所述第八PMOS管MP7的源端接输出电源，第八PMOS管MP7的栅端接第八PMOS管MP7的漏端、第九PMOS管MP8的栅端、第十PMOS管MP9的栅端、第二NPN管Q1的集电极、第十一NMOS管MN10的漏端；所述第九PMOS管MP8的源端接输出电源，第九PMOS管MP8的漏端接第三NPN管Q2的集电极和基极、第二NPN管Q1的基极和第十NMOS管MN9的漏端；所述第三NPN管Q2的发射极接地；所述第二NPN管Q1的发射极串联第五电阻R4到地；所述第十NMOS管MN9的源端接地；

所述电压合成支路包括第十PMOS管MP9、第六电阻R5和第四NPN管Q3；所述第六电阻R5一端接第十PMOS管MP9的漏端、第一开关S1一端和第十一NMOS管MN10的源端，第六电阻R5另一端接第四NPN管Q3的基极和集电极；第四NPN管Q3的发射极接地；

所述第三反相器INV3输入接关断模块中第二反相器INV2的输出端，输出接第七PMOS管MP6的栅端和第十NMOS管MN9的栅端。

进一步地，所述基准电压模块包括第七电阻R6、第八电阻R7、第九电阻R8和第五NPN管Q4、第六NPN管Q5和第二运放OP2和第十二NMOS管MN11；所述第七电阻R6一端接第五NPN管Q4的基极和集电极、第二运放OP2的正向输入端，第七电阻R6另一端接第十二NMOS管MN11的源端和第八电阻R7的一端，第八电阻R7的另一端接第九电阻R8一端和第二运放OP2的负向输入端，第九电阻R8的另一端接第六NPN管Q5的基极和集电极；第五NPN管Q4的发射极接地，第六NPN管Q5的发射极接地；第十二NMOS管MN11的栅端接第二运放OP2的输出端，第十二NMOS管MN11的漏端接输出电源；第二运放OP2接第二反相器INV2的输出端。

本发明的有益效果为：

本发明提供的一种低功耗的电源调节电路，可以实现：当输入电源电压高于设置电压时，输出电源电压恒定为设置输出电压，且输出电源电压受温度变化、工艺偏差的影响较小；当输入电源电压低于设置输出电压高于电源调节电路工作电压时，输出电压电源跟随输入电源电压；当外部关断信号电源低于一阈值时，关断电路产生关断信号，关闭大部分耗电电路，降低电源调节电路的关断功耗，实现低功耗。

附图说明

图1为传统的电源调节电路图；

图2为本发明提供的电源调节电路的框图；

图3为本发明提供的电源调节电路的第一电源调节模块、第二电源调节模块和关断模块的电路图；

图4为第一电源调节模块的电路图；

图5为本发明提供的参考电压模块的电路图；

图6为本发明提供的基准电压模块的电路图。

具体实施方式

下面结合附图和实施例，详述本发明的技术方案。

如图2，输入电源V_IN上电后，第一电源调节模块开始工作并逐渐抬高输出电源VCC。此时，若输入关断信号SD为高电平，则关断模块产生无效关断信号，基准电压模块和第二电源调节模块开始工作，输出电流并不断抬高VCC直到VCC电压达到min(V_IN，VREF2*(R1+R2)/R2)；若输入关断信号SD为低电平，则关断模块产生关断信号，关闭基准电压模块和第二电源调节模块，从而降低电源调节模块的关断功耗。

图4为第一电源调节模块电路，其包含：第一NMOS管MN0，由第二NMOS管MN1、第二PMOS管MP1和第一电阻R0组成的第一电流支路，由第三PMOS管MP2和第一齐纳管D0组成的偏置电压支路。假设PMOS管和NMOS管的阈值电压分别为V_THP和V_THN，齐纳管击穿电压为V_BV。则流过第一电流支路的电流为I1＝(V_IN-V_THP-V_THN)/R0。通过电流镜MP1和MP2将电流I1镜像至偏置电压支路，并抬高偏置电压V_B电位。此时，当V_IN电压高于V_BV时，偏置电压V_B为V_B＝V_BV；当V_IN小于V_BV时，偏置电压V_B为V_B＝V_IN。从而计算出，当V_IN电压高于V_BV时，第一电源调节模块输出电压为：VCC＝V_BV-V_THN；当V_IN电压小于V_BV时，第一电源调节模块输出电压VCC＝V_IN-V_THN。由上式可以看出，当V_IN低于V_BV电压时，第一电源调节模块输出电压比输入电压小一个NMOS高压管的阈值，即存在阈值损失。

如图3中的关断模块，当输入关断信号SD电压低于第一反相器INV1阈值时，第一反相器INV1输出高电平LV_SDB信号，第二反相器INV2输出低电平LV_SD信号，此时第五NMOS管MN4关断，第六NMOS管MN5开启，拉低第五PMOS管MP4的栅端，开启MP4将MP4的漏端拉高至输入电源。第二齐纳管D1起保护作用，防止MP4的源栅电压过高而损坏MP4管。同理分析SD信号高于反相器INV1阈值时，输出高电平的LV_SD信号，同时关断MP4管。

图3中的第二电源调节模块，当SD信号为高时，开启参考电压模块并产生VREF1，此时第一开关S1闭合、第二开关S2断开，第一运放OP1负相端接VREF1，通过运放OP1、第一PMOS管MP0、第二电阻R1、第三电阻R2形成的负反馈环路，开启第一PMOS管MP0输出电源电压不断升高。当VCC输出电源电压大于基准电压模块最小工作电压时，基准电压模块开始工作并产生VREF2，同时开启S1断开、S2闭合。此时，当VIN电压高于VREF2*(R1+R2)/R2时，第二电源调节模块输出电压为VCC＝VREF2*(R1+R2)/R2；当VIN电压低于VREF2*(R1+R2)/R2时，通过OP和负反馈环路开启MP0管，使得输出电源电压跟随输入电源电压，即VCC＝V_IN。

当输入关断信号SD为低时，关断第三NMOS管MN2管和第一PMOS管MP0管，使得第二电阻R1、第三电阻R2的串联支路电流为零。

图5是参考电压模块，包括启动支路，正温度系数电流生成支路和电压合成支路。假设，第八PMOS管MP7、第九PMOS管MP8和第十PMOS管MP9的宽长比为1:1:1，第二NPN管Q1和第三NPN管Q2的发射极面积之比为N(N>＝2)；启动支路在参考电压模块启动之初，开启MN10拉低MP7的栅和漏，使得电流镜MP7、MP8产生电流，打破正温度系数电流生成支路的零状态，完成启动；启动完成后，正温度系数电流生成支路产生正温度系数电流，其电流大小为：I_PTAT＝(Vbe2-Vbe1)/R4，其中(Vbe2-Vbe1)具有正温度系数特性；通过电流镜将I_PTAT镜像到电压合成支路，使得第一参考电压值为：VREF1＝R5*I_PTAT+Vbe3，其中Vbe3为负温度系数电压，而R5*I_PTAT为正温度系数电压，所以合理设置R5与R4的比值即可获得零温度系数电压。上述Vbe1、Vbe2、Vbe3分别为Q1、Q2、Q3的基极发射极压差。

参考电压模块最小工作电压为MAX(Vbe0+V_THN，VREF1+V_DS，MP9)，其中V_THN为NMOS管的阈值电压，V_DS，MP9为MP9的饱和漏源电压。

然而，由于Q1和Q2的Vce电压(集电极发射极压差)不相等以及电流镜MP7、MP8漏源电压不相等，所以I_PTAT电流精度不高，从而使得VREF1电压精度不高。

图6是基准电压模块，第五NPN管Q4和第六NPN管Q5的发射级面积之比为1：n(n一般取8)。运放OP2和负反馈环路使得运放两输入端相等，假设R6＝R7，则流过R8的电流为I_R8＝(Vbe4-Vbe5)/R8，该电流具有正温度特性。可计算出VREF2为VREF2＝Vbe4+R6*(Vbe4-Vbe5)/R8，由于Q4的基极发射极压差Vbe4具有负温度特性，所以合理设置R6、R7和R8的比值可将VREF2设置为零温度系数的电压。基准电压模块采用运放和负反馈环路实现，从而确保其输出电压VREF2具有高精度。

基准电压模块最小工作电压VREF2+V_THN+(VCC-V_SWP)，其中V_THN为NMOS管阈值，V_SWP为运放摆幅上限。而第二电源调节模块中参考电压模块的最小工作电压仅为MAX(Vbe0+V_THN，VREF1+V_DS，MP9)，通过对比可知基准电压模块的最小工作电压高于第二电源调节模块中参考电压模块的最小工作电压。

只需将第一电源调节模块输出电压设置为小于VREF2*(R1+R2)/R2且大于第二电源调节模块工作电压即可实现如下功能：上电之初先开启第一电源调节电路，使得输出电源电压逐渐上升，当输出电源电压上升至大于关断模块最小工作电压时，关断模块开始工作。

当检测到输入关断信号SD电压高于第一反相器INV1阈值时，开启第二电源调节电路和基准电压模块。输出电源电压上升至参考电压模块最小工作电压，开启参考电压模块并产生VREF1、闭合第一开关S1和断开第二开关S2，通过运放和负反馈环路开启第一PMOS管MP0管使得输出电源电压继续抬高。当输出电源电压升高至基准电压模块最小工作电压后，基准电压模块开始工作并产生VREF2，同时产生信号断开第一开关S1、闭合第二开关S2，最终在OP1和负反馈环路作用下使得输出电源电压为VCC＝Min(VREF2*(R1+R2)/R2，V_IN)。由于VREF2精度较高，所以当V_IN为高压时，该电源调节电路输出电压VCC精度较高；同时，当输入电源电压低于VREF2*(R1+R2)/R2时，该电源调节电路输出电压VCC跟随输入电源电压V_IN，可拓宽输入电源电压范围。

当SD信号为低电平时，关断模块产生关断信号，关闭第二电源模块和基准电压模块，仅剩第一电源模块中的第二PMOS管MP1、第一电阻R0、第二NMOS管MN1支路和第三PMOS管MP2、第一齐纳管D0支路以及关断模块的第四NMOS管MN3支路具有静态电流，从而大大降低整个电源模块的关断功耗，实现低功耗的目的。

第二电源调节模块输出端和第一电源调节模块输出端相连提供输出电源可提高输出电源的抗干扰性。例如输出电源电压被瞬间的大电流拉低到第一电源调节电路输出电压之下，那么第一电源调节模块和第二电源调节模块共同为输出电源提供电流；直到输出电源电压高于第一电源调节模块输出电压时，第一电源调节模块停止为输出电源提供电流，以此方式来加快输出电源电压的恢复速度。

Claims

1.一种低功耗的电源调节电路，包括第一电源调节模块、关断模块、第二电源调节模块和基准电压模块；所述第一电源调节模块的输入端连接输入电源，输出端连接输出电源、关断模块的输入端和基准电压模块的输入端；所述关断模块的输入端连接外部关断信号、输入电源和第一电源调节模块的输出端，输出端连接第二电源调节模块和基准电压模块的输入；基准电压的输出端连接第二电源调节模块的输入端；所述第二电源调节模块输入端连接输入电源、关断模块和基准电压模块，输出端为输出电源。

2.根据权利要求1所述的低功耗的电源调节电路，其特征在于，所述第一电源调节模块包括第一NMOS管(MN0)、第二PMOS管(MP1)和第三PMOS管(MP2)、第二NMOS管(MN1)、第一电阻(R0)、第一齐纳管(D0)；所述第一电阻(R0)一端接第二NMOS管(MN1)的栅端、第二NMOS管(MN1)的漏端、关断模块和第二电源调节模块中的参考电压，另一端接第二PMOS管(MP1)的栅端、第二PMOS管(MP1)的漏端和第三PMOS管(MP2)的栅端；第二NMOS管(MN1)的源端接地；第三PMOS管(MP2)的源端接输入电源；第二PMOS管(MP1)的源端接输入电源；第一NMOS管(MN0)的漏端接输入电源，第一NMOS管(MN0)源端接输出电源、第二电源调节模块中的参考电压模块、基准电压模块和第二电源模块输出端，栅端接第一齐纳管(D0)的阴极端和第三PMOS管(MP2)的漏端；第一齐纳管(D0)阳极端接地，阴极端接第一NMOS管(MN0)的栅端和第三PMOS管(MP2)的漏端。

3.根据权利要求1所述的低功耗的电源调节电路，其特征在于，所述关断模块包括第四NMOS管(MN3)、第五NMOS管(MN4)、第六NMOS管(MN5)、第七NMOS管(MN6)、第三PMOS管(MP2)、第四PMOS管(MP3)、第五PMOS管(MP4)、第四电阻(R3)、第二齐纳管(D1)、第一反相器(INV1)、第二反相器(INV2)；所述第七NMOS管(MN6)漏端接输入关断信号，栅端接输出电源，源端接第一反相器(INV1)输入端和第四电阻(R3)的一端；所述第四电阻(R3)的另一端接地；所述第一反相器(INV1)输出端接第二反相器(INV2)输入端和第六NMOS管(MN5)的栅端；所述第二反相器(INV2)输出端接第五NMOS管(MN4)的栅端、第二电源调节模块、基准电压模块；所述第五NMOS管(MN4)的源端接第四NMOS管(MN3)的漏端和第六NMOS管(MN5)的源端，第五NMOS管(MN4)的漏端接第三PMOS管(MP2)的漏端、第三PMOS管(MP2)的栅端和第四PMOS管(MP3)的栅端；所述第四NMOS管(MN3)源端接地，第四NMOS管(MN3)的栅端接第一电源调节模块中第二NMOS管(MN1)的漏端和栅端以及第二电源调节模块；所述第三PMOS管(MP2)源端接输入电源；所述第四PMOS管(MP3)源端接输入电源，第四PMOS管(MP3)的漏端接第六NMOS管(MN5)的漏端、第五PMOS管(MP4)的栅端和第二齐纳管(D1)的阳极端；所述第二齐纳管(D1)的阴极端接输入电源，阳极端接第四PMOS管(MP3)的漏端、第六NMOS管(MN5)的漏端和第五PMOS管(MP4)的栅端；所述第五PMOS管(MP4)的源端接输入电源，第五PMOS管(MP4)的漏端接第二电源调节模块。

4.根据权利要求1所述的低功耗的电源调节电路，其特征在于，所述第二电源调节模块包括第一PMOS管(MP0)、第三NMOS管(MN2)、第二电阻(R1)、第三电阻(R2)、第一运放(OP1)、第一开关(S1)、第二开关(S2)和参考电压模块；所述第一开关(S1)一端接参考电压模块，第一开关(S1)另一端接第一运放(OP1)的负相输入端和第二开关(S2)一端；所述第二开关(S2)另一端接基准电压模块；所述第一PMOS管(MP0)源端接输入电源，第一PMOS管(MP0)栅端接第一运放(OP1)输出端和关断模块中第五PMOS管(MP4)管的漏端，第一PMOS管(MP0)漏端接输出电源和第二电阻(R1)一端；所述第二电阻(R1)另外一端接电源运放(OP1)的正向输入端和第三电阻(R2)一端；所述第三电阻(R2)另外一端接第三NMOS管(MN2)的漏端；所述第三NMOS管(MN2)栅端接关断模块中第二反相器(INV2)输出端，第三NMOS管(MN2)的源端接地。

5.根据权利要求4所述的低功耗的电源调节电路，其特征在于，所述参考电压模块包括启动支路、正温系数电流生成支路、电压合成支路以及第三反相器(INV3)；

所述启动支路包括第八NMOS管(MN7)、第九NMOS管(MN8)、第十一NMOS管(MN10)、第五PMOS管(MP4)、第六PMOS管(MP5)、第七PMOS管(MP6)和第一NPN管(Q0)；所述第八NMOS管(MN7)的栅端接第一电源调节模块中第二NMOS管(MN1)管的栅端和漏端，第八NMOS管(MN7)的源端接地，第八NMOS管(MN7)的漏端接第七PMOS管(MP6)的漏端；所述第七PMOS管(MP6)的源端接第五PMOS管(MP4)的栅端、第五PMOS管(MP4)的漏端和第六PMOS管(MP5)的栅端；第五PMOS管(MP4)的源端接输出电源；第六PMOS管(MP5)的源端接输出电源，第五PMOS管(MP5)的漏端接第九NMOS管(MN8)漏端、栅端和第十一NMOS管(MN10)的栅端；所述第九NMOS管(MN8)的源端接第一NPN管(Q0)的基极和集电极，所述第一NPN管(Q0)的发射极接地；

所述正温系数电流生成支路包括第八PMOS管(MP7)、第九PMOS管(MP8)、第十NMOS管(MN9)、第五电阻(R4)、第二NPN管(Q1)和第三NPN管(Q2)；所述第八PMOS管(MP7)的源端接输出电源，第八PMOS管(MP7)的栅端接第八PMOS管(MP7)的漏端、第九PMOS管(MP8)的栅端、第十PMOS管(MP9)的栅端、第二NPN管(Q1)的集电极、第十一NMOS管(MN10)的漏端；所述第九PMOS管(MP8)的源端接输出电源，第九PMOS管(MP8)的漏端接第三NPN管(Q2)的集电极和基极、第二NPN管(Q1)的基极和第十NMOS管(MN9)的漏端；所述第三NPN管(Q2)的发射极接地；所述第二NPN管(Q1)的发射极串联第五电阻(R4)到地；所述第十NMOS管(MN9)的源端接地；

所述电压合成支路包括第十PMOS管(MP9)、第六电阻(R5)和第四NPN管(Q3)；所述第六电阻(R5)一端接第十PMOS管(MP9)的漏端、第一开关(S1)一端和第十一NMOS管(MN10)的源端，第六电阻(R5)另一端接第四NPN管(Q3)的基极和集电极；第四NPN管(Q3)的发射极接地；

所述第三反相器(INV3)输入接关断模块中第二反相器(INV2)的输出端，输出接第七PMOS管(MP6)的栅端和第十NMOS管(MN9)的栅端。

6.根据权利要求1所述的低功耗的电源调节电路，其特征在于，所述基准电压模块包括第七电阻(R6)、第八电阻(R7)、第九电阻(R8)和第五NPN管(Q4)、第六NPN管(Q5)和第二运放(OP2)和第十二NMOS管(MN11)；所述第七电阻(R6)一端接第五NPN管(Q4)的基极和集电极、第二运放(OP2)的正向输入端，第七电阻(R6)另一端接第十二NMOS管(MN11)的源端和第八电阻(R7)的一端，第八电阻(R7)的另一端接第九电阻(R8)一端和第二运放(OP2)的负向输入端，第九电阻(R8)的另一端接第六NPN管(Q5)的基极和集电极；第五NPN管(Q4)的发射极接地，第六NPN管(Q5)的发射极接地；第十二NMOS管(MN11)的栅端接第二运放(OP2)的输出端，第十二NMOS管(MN11)的漏端接输出电源；第二运放(OP2)接第二反相器(INV2)的输出端。