CN107154363B - 制造使用可镀覆包封剂的封装体 - Google Patents

制造使用可镀覆包封剂的封装体 Download PDF

Info

Publication number
CN107154363B
CN107154363B CN201710124806.5A CN201710124806A CN107154363B CN 107154363 B CN107154363 B CN 107154363B CN 201710124806 A CN201710124806 A CN 201710124806A CN 107154363 B CN107154363 B CN 107154363B
Authority
CN
China
Prior art keywords
encapsulant
package
plateable
conductive material
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710124806.5A
Other languages
English (en)
Other versions
CN107154363A (zh
Inventor
陈淑雯
张超发
蔡国耀
吴顺禄
李瑞家
J·马勒
黄美晶
施明计
G·C·郑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202010106318.3A priority Critical patent/CN111276404B/zh
Publication of CN107154363A publication Critical patent/CN107154363A/zh
Application granted granted Critical
Publication of CN107154363B publication Critical patent/CN107154363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D201/00—Coating compositions based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/002—Priming paints
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612—Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/166—Process features with two steps starting with addition of reducing agent followed by metal deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1813—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by radiant energy
    • C23C18/182—Radiation, e.g. UV, laser
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1831—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1862—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by radiant energy
    • C23C18/1868—Radiation, e.g. UV, laser
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1834—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种封装体(100)，所述封装体包括第一包封剂(102)和第二包封剂(104)，所述第一包封剂(102)被配置使得导电材料(106)可镀覆在其上，所述第二包封剂(104)被配置使得导电材料(106)不可镀覆在其上。

Description

制造使用可镀覆包封剂的封装体
技术领域
本发明涉及一种封装体、一种制造封装体，特别是半导体封装体的方法、可镀覆包封剂的一种预混物、一种制造可镀覆包封剂的方法、一种包封剂以及一种制造包封剂的方法。
背景技术
封装体可被表示为具有电连接部的包封的电子芯片，所述电连接部从包封剂延伸出来并且安装至外围电子装置，例如安装在印刷电路板上。
封装体成本是对行业非常重要驱动因素。与此相关的是性能、尺寸和可靠性。不同的封装解决方案是多种多样的，并必须满足应用的各种需要。有需要高性能的应用，有其他的可靠性是最优先考虑的应用，但所有都需要可能的最低成本。
发明内容
可能有以简单并可靠的方式制造封装体的需要。
根据一个示例性实施例，提供一种封装体(特别是半导体封装体)，其包括被配置使得导电材料可镀覆在其上的第一包封剂和被配置使得导电材料不可镀覆在其上的第二包封剂(特别地由与第一包封剂不同的另一种材料制成)。
根据另一个示例性实施例，提供一种制造封装体的方法，其中，所述方法包括：形成被配置使得导电材料可镀覆(特别是以非电解式镀覆方式可镀覆)在其上的第一包封剂，形成被配置使得导电材料不可镀覆在其上的第二包封剂，以及将导电材料选择性地镀覆(特别是非电解式镀覆)在第一包封剂的表面上，而不将导电材料镀覆在第二包封剂的表面上。
根据又一个示例性实施例，提供可镀覆包封剂的预混物，其中，所述预混物包括过渡金属、聚合物簇、以及在过渡金属与聚合物簇之间的偶联剂。
根据另一个示例性实施例，提供一种制造可镀覆包封剂的方法，其中，所述方法包括：提供包括过渡金属和聚合物簇的过渡金属-聚合物化合物，去除聚合物簇的表面部分以从而暴露过渡金属，以及活化过渡金属的暴露表面。
根据另一个示例性实施例，提供一种用于包封半导体芯片的包封剂，其中，所述包封剂包括电绝缘包封剂基底材料和可活化镀覆催化剂，所述可活化镀覆催化剂可从包封剂不可用导电材料镀覆的去活化状态转化为包封剂可用导电材料镀覆的活化状态。
根据又一个示例性实施例，提供一种制造包封剂的方法，其中，所述方法包括提供化合物(诸如材料组合物，特别是固体化合物)，所述化合物包括电绝缘包封剂基底材料和在化合物不可用导电材料镀覆的去活化状态下的可活化镀覆催化剂，以及将镀覆催化剂中的至少一部分从去活化状态转化为化合物可用导电材料镀覆的活化状态。
根据又一个示例性实施例，可镀覆第一包封剂和不可镀覆第二包封剂用于包括集成天线的封装体。
根据本发明的一个方面的一个示例性实施例，封装体的第一部分由可镀覆包封剂形成，在其上能够镀覆(特别是非电解式镀覆)导电材料，封装体的另一部分由不可镀覆包封剂形成，在其上不能够镀覆(特别是非电解式镀覆)导电材料。这使得能够实施简单的镀覆工艺，其将选择性地导致导电层仅在可镀覆包封剂的外部表面上，而不在不可镀覆包封剂的外部表面上。因为互连的包封剂的几何形状可单独地限定镀覆区域和非镀覆区域，因此可避免或至少减少繁琐的图案化过程等等。这使得能够简单并快速形成在封装体上的导电表面结构，诸如天线结构和/或用于这种天线结构的导线连接、EMI(电磁干扰)屏蔽结构等等。
根据本发明的另一方面的一个示例性实施例，提供用于可镀覆包封剂的预混物，基于所述预混物，通过简单地暴露并活化形成此预混物中的一部分的过渡金属，可容易地制备可镀覆包封剂。活化过渡金属可涉及将过渡金属转化为比转化之前显著更良好导电的电荷状态，从而使活化的过渡金属能够用作镀覆过程，特别是非电解式镀覆过程的基础。
根据本发明的又一方面的一个示例性实施例，提供选择性可活化包封剂，其当被活化(即导电材料可通过镀覆，特别是非电解式镀覆沉积在活化的包封剂上)时是可镀覆的。可通过化合物的电绝缘(优选导热的)包封剂基底材料来实现实际的包封功能，而可通过化合物的镀覆催化剂(诸如过渡金属)使可镀覆性成为可能。换言之，镀覆催化剂当被活化时，特别是当进入高导电(例如金属的/电中性的)状态中时可催化镀覆过程。
说明另外的示例性实施例
下文中，将解释以下的另外的示例性实施例：封装体、制造封装体的方法、可镀覆包封剂的预混物、制造可镀覆包封剂的方法、包封剂、制造包封剂的方法和使用方法。
在本申请的上下文中，术语“封装体”可特别地表示至少一个至少被部分地包封的具有至少一个外部电接触部的半导体芯片。
在本申请的上下文中，术语“镀覆”可特别地表示表面覆盖或涂覆，通过其诸如金属的导电材料沉积在至少部分导电的表面上。镀覆可以是电镀覆或非电解式镀覆。也可表示为化学或自催化镀覆的非电解式镀覆可表示为非电镀覆方法，其涉及在不使用外部电能的情况下在溶液中(特别是在水溶液中)发生的反应。
在本申请的上下文中，术语“包封剂”可特别地表示包围(优选包封地包围)半导体芯片等的基本上电绝缘且优选地导热的材料，以便提供机械保护、电气安装以及可选地在运行期间有助于散热。这种包封剂可以是例如模制化合物或层压体。
在本申请的上下文中，术语“可镀覆”可特别地表示基底材料的在其上可通过镀覆，特别是非电解式镀覆施加导电材料的性质。可由包括特别是在电中性状态下的金属颗粒的材料来提供可镀覆基底。
在本申请的上下文中，术语“不可镀覆”可特别地表示基底材料的在其上不可通过镀覆，特别是非电解式镀覆施加导电材料的性质。可由基本上电绝缘的材料提供不可镀覆基底。
在本申请的上下文中，术语包封剂的“预混物”可特别地表示基于其可制造包封剂，特别是可镀覆包封剂的材料(诸如化学组合物)或另一种半成品。
在本申请的上下文中，术语“镀覆催化剂”可特别地表示用于制造具有以下性质的包封剂的化合物的成分：所述包封剂具有充当用于通过镀覆来沉积导电材料的基底的性质。所述镀覆催化剂可以是促进镀覆过程的实际成分，诸如过渡金属。
在本申请的上下文中，术语“过渡金属”可特别地表示这种元素：所述元素的原子具有部分填充的d亚层，或者可产生具有不完全d亚层的阳离子。过渡金属的示例是钯、铜或镍。
在一个实施例中，封装体包括至少一个半导体芯片，所述半导体芯片至少部分地嵌入或包封在第一包封剂和/或第二包封剂中。这种半导体芯片可包括半导体衬底(诸如硅片)，其中，至少一个集成电路元件(诸如晶体管或二极管)形成或集成在芯片的有源区域中。
在一个实施例中，封装体包括至少一个天线结构，所述天线结构至少部分地在第一包封剂和第二包封剂中的至少一个之上和/或之内，特别是至少部分地位于封装体的表面处。这种天线结构可以是能够发射电磁辐射的发射机天线，能够接收电磁辐射的接收机天线或能够发射和接收电磁辐射的收发机天线。这种天线结构可电连接至上文提到的半导体芯片，所述半导体芯片转而可处理由天线接收的信号和/或可向天线发送信号，形成用于所发射的电磁辐射的基础。
在一个实施例中，第一包封剂和第二包封剂中的至少一个是模制化合物。特别地，第一包封剂可以是在模制基质(例如由聚合物材料制成)中具有活化的或可活化的金属颗粒(例如电中性金属颗粒)的模制化合物。附加地或替代地，第二包封剂可以是在模制基质(例如由聚合物材料制成)中不具有金属颗粒或具有去活化的金属颗粒(例如带电的金属颗粒)的模制化合物。作为模制化合物的替代，第一包封剂和第二包封剂中的任意均可被配置为层压体。
在一个实施例中，第一包封剂的表面(特别是外表面)中的至少一部分镀覆有导电材料。
在一个实施例中，第一包封剂的侧向侧壁中的至少一部分镀有导电材料。通过仅仅进行非电解式镀覆过程，而无需进行图案化过程，金属涂层就会仅形成在可镀覆包封剂上，不形成在不可镀覆包封剂上。
在一个实施例中，第一包封剂的平面壁中的至少一部分镀有导电材料的平面层。相应地，可活化镀覆催化剂可转化为活化状态使得包封剂的平面壁镀覆有导电材料的平面层。因此，平面壁以及平面层两者(可具有大致上均匀的厚度)可没有弯曲。此外，可实现均匀镀覆，而不会在封装体的表面中形成明显的凹陷。
在一个实施例中，镀覆的导电材料被配置用于将封装体的至少一个半导体芯片与至少一个天线结构电连接。通过采取这个措施，使形成用于将封装体的至少一个半导体芯片与至少一个天线结构电连接的电布线结构成为可能。
在另一个实施例中，镀覆的导电材料被配置用于提供封装体的电磁干扰(EMI：electromagnetic interference)屏蔽。因此，可容易地提供EMI保护。
在又一个实施例中，镀覆的导电材料被配置用于将封装体的至少一个半导体芯片与至少一个焊接焊盘电连接。这可使焊接焊盘与半导体芯片之间的通孔连接变得不必要。
在一个实施例中，封装体包括垂直地延伸穿过第一包封剂的至少一个垂直通孔连接部。在一个实施例中，这种通孔连接部可将天线结构与半导体芯片连接起来。
在一个实施例中，第二包封剂中的至少一部分被配置为垂直地突出至第一包封剂中的至少一个垂直延伸的隔离条，特别是形成在封装体的至少一个拐角部分处的至少一个垂直延伸的隔离条。通过可突出超过第二包封剂的基底部分的这种一个或一个以上的隔离条，可限定第一包封剂周围的镀覆的选择性中断。
在一个实施例中，在镀覆之前暴露(特别是通过锯切暴露)第一包封剂的表面(特别是侧壁)，同时将封装体的第一包封剂和第二包封剂布置在临时载体之上。为暴露第一包封剂的侧壁用于随后的镀覆，在临时载体(诸如耐化学性带或UV箔)之上至少第一包封剂被直接锯切。通过采取这个措施，暴露和分离的步骤可结合在单个步骤中，而不是在两个分开的步骤中。这降低了制造工艺的复杂性。
在一个实施例中，封装体包括在第二包封剂之上和/或之内的至少一个再分布层。第二包封剂可因此充当再分布层，并可在半导体芯片的微小焊盘与印刷电路板(PCB：printed circuit board)等的较大尺寸的外部电触部之间转化。换言之，小尺寸的芯片世界通过再分配层转移到诸如PCB的安装基底的更大尺寸的世界中，在其之上可安装电子部件或封装体。
在一个实施例中，封装体包括在第一包封剂和第二包封剂中的至少一个之上的至少一个焊接结构。通过这种焊接结构，可建立至诸如印刷电路板的安装基底的连接。
在一个实施例中，封装体被配置为手势传感器封装体。待检测的手势可导致由封装体的天线结构检测的信号的特性变化。当由天线结构检测的信号被封装体内的半导体芯片分析时，可得出手势的指示信息。可通过在第一密封剂的外部表面之上的镀覆结构来实现天线结构与半导体芯片之间的电连接。
在一个实施例中，可镀覆金属(诸如过渡金属)包括例如钯、镍、铜、钴、银中的至少一种材料。过渡金属可以金属形式或以金属化合物的形式，以及在任何期望的电荷状态下提供。然而，也可使用其他金属或金属化合物，特别是其他过渡金属。
在一个实施例中，偶联剂包括特别是来自氨基或唑基的N(氮)，或特别是来自羰基的C(碳)，和特别是来自有机膦基中的P(磷)中的至少一种材料。偶联剂可提供过渡金属与聚合物簇之间的偶联，并可因此有助于预混物和可镀覆包封剂的稳定性或完整性。
在一个实施例中，聚合物簇包括蜡、粘附促进剂、模制化合物催化剂和二氧化硅偶联剂中的至少一种材料。聚合物簇还可包括环氧树脂。聚合物簇可对配置为可镀覆模制化合物的包封剂起到机械保护功能和电绝缘功能。
在一个实施例中，聚合物簇包括至少一个残基(rest)，特别是疏水基团和亲水基团中的至少一种。这种亲水和疏水基团可钝化在去活化状态下的过渡金属，并且可以被选择性地去除以暴露过渡金属用于随后的活化，接着进行电镀。
在一个实施例中，过渡金属以10ppm至10,000ppm之间，特别是25ppm至2000ppm之间的范围内的浓度提供在预混物或包封剂中。已经证明，甚至这样小浓度的过渡金属也能使所得的包封剂被镀覆，而同时保持包封剂的基本电绝缘性能。
在一个实施例中，预混物还包括偶联至过渡金属的络合剂。这种络合剂可被配置用来增强化学硬脂酸效果(chemical stearic effect)。这使得能够保持在去活化形式下的包封剂的介电性质。
在一个实施例中，方法包括使用具有上述特征，即至少包括过渡金属、偶联剂和聚合物簇的预混物作为过渡金属-聚合物化合物。
在一个实施例中，通过激光加工，接着进行碱处理(例如使用NaOH或KOH)，来进行对聚合物簇的表面部分的去除以从而暴露过渡金属。替代地，可通过等离子体处理(例如通过氩等离子体处理)进行所述去除。再替代地，纯激光加工，例如使用氩气激光器可实现所述去除。在又一个实施例中，激光加工(例如使用高功率激光器)，接着进行化学处理(特别是通过诸如3％至15％的乙醇胺的弱碱)，可导致去除。
在一个实施例中，可镀覆包封剂和/或不可镀覆包封剂包括或由模制化合物和层压体中的至少一种组成。
在一个实施例中，各个包封剂包括层压体，特别是印刷电路板层压体。在本申请的上下文中，术语“层压结构”可特别地表示由可通过施加压力而连接至彼此的导电结构和/或电绝缘结构形成的整体平坦构件。通过施压的连接可选地伴有热能的供应。层压可表示为制造多层复合材料的技术。层压体可通过热和/或压力和/或焊接和/或粘合剂被永久地组装。
在另一个实施例中，各个包封剂包括模具，特别是塑料模具。例如，可通过将电子芯片(如果期望的话与其它部件一起)放置在上模具和下模具之间并在其中注入液体模具材料来提供相应地包封的芯片。在模具材料固化之后，就完成了由其间具有电子芯片的包封剂形成的封装体。如果期望的话，模具可填充有改善其性能，例如其散热性能的颗粒。
在一个实施例中，镀覆催化剂包括金属材料(诸如钯，Pd)，其在去活化状态下是电绝缘的或不良导电的(例如Pd2+)，在活化状态下是导电的(例如Pd0)。
在一个实施例中，包封剂包括非活性材料(其可由聚合物簇和/或络合剂的残基中的至少一部分构成)，其覆盖在去活化状态下的镀覆催化剂(诸如钯的过渡金属)并且是可去除的(例如通过激光处理和/或等离子体处理)用于暴露镀覆催化剂用于活化。优选地，非活性材料是电绝缘非活性材料。
在一个实施例中，方法包括去除非活性材料中的至少一部分以从而暴露镀覆催化剂中的至少一部分用于随后的将镀覆催化剂中的至少一部分从去活化状态转化为活化状态。当已经通过去除非活性材料中的一部分来暴露镀覆催化剂中的一部分时，其可通过转化反应被化学活化。这种转化可导致镀覆催化剂的暴露部分的导电性的增加，例如从不良导电状态(比如在Pd2+状态下的钯)转化为金属导电状态(比如在Pd0状态下的钯)。因此，所述转化反应可以是化学还原，即镀覆催化剂的电荷状态的改变。
在一个实施例中，所述去除包括图案化非活性材料。例如，这种图案化可以通过空间有限的激光处理，或通过光刻和蚀刻处理来实现。
在一个替代的实施例中，所述去除包括将非活性材料的一部分转化为不可镀覆材料(例如通过碳化亲水和/或疏水材料)，并去除非活性材料的剩余未转化的部分(例如通过蚀刻或激光处理)而不去除所转化的不可镀覆材料。这允许暴露镀覆催化剂的一部分，用于随后将镀覆催化剂的这部分从去活化状态转化为活化状态。再一次，这种转化可导致镀覆催化剂的暴露部分的导电性的增加，例如从不良导电状态(比如在Pd2+状态下的钯)转化为金属导电状态(比如在Pd0状态下的钯)。因此，所述转化反应可以是化学还原，即镀覆催化剂的电荷状态的改变。
在一个实施例中，对镀覆催化剂中的至少一部分的转化包括电中和镀覆催化剂的预先带电的金属材料。这种化学反应可显著提高镀覆催化剂的导线性，从而活化镀覆催化剂并使之适合用于通过镀覆将导电材料沉积在其上。
在一个实施例中，电子芯片是功率半导体芯片。特别是对于功率半导体芯片，电可靠性和散热能力是可用所描述的制造过程来满足的重要问题。可以单片集成在这种半导体功率芯片中的可能的集成电路元件是场效应晶体管(诸如绝缘栅双极晶体管或金属氧化物半导体场效应晶体管)二极管等。通过这样的构成，提供可使用的电子部件作为用于汽车应用、高频应用等的封装体是可行的。可以由这种和其它功率半导体电路和封装体构成的电子电路的示例是半桥、全桥等。
在一个实施例中，封装体包括在外部表面之上的一个或一个以上的焊接结构(诸如焊接球)。这种焊接结构可允许将封装体或电子部件安装在诸如印刷电路板的外部外围器件之上。
可使用半导体衬底，优选硅衬底作为用于半导体芯片的衬底或晶片。替代地，可提供二氧化硅或另一个绝缘体衬底。还可能的是实现锗衬底或III-V族半导体材料。例如，可用GaN或SiC技术实现示例性实施例。
从下文结合附图的描述和所附权利要求中，本发明的上述和其它目的、特征和优点将变得显而易见，在所述附图中，相似的部分或元件由相似的附图标记表示。
附图说明
附图示出本发明的示例性实施例，其被包括以提供对本发明的示例性实施例的进一步理解并构成本说明书的一部分。
在附图中：
图1示出根据一个示例性实施例的封装体的剖视图和细节。
图2示出根据一个示例性实施例的封装体的三维视图。
图3示出根据一个示例性实施例的用于形成可镀覆包封剂的预混物化合物的化学成分的一般化学结构。
图4示出根据一个示例性实施例的在实施制造可镀覆包封剂的方法期间所获得的结构的剖视图。
图5示出根据另一个示例性实施例的在实施制造可镀覆包封剂的方法期间所获得的结构的剖视图。
图6示出根据又一个示例性实施例的在实施制造可镀覆包封剂的方法期间所获得的结构的剖视图。
图7示出根据一个示例性实施例的封装体。
图8示出根据另一个示例性实施例的封装体。
图9示出根据又一个示例性实施例的封装体。
图10示出根据又一个示例性实施例的封装体。
图11示出根据另一个示例性实施例的封装体。
图12示意性地示出根据一个示例性实施例的用导电材料镀覆可镀覆包封剂的表面的过程。
图13示出根据一个示例性实施例的制造封装体的方法的流程图。
图14示出根据另一个示例性实施例的制造封装体的方法的流程图。
图15示出根据一个示例性实施例的被镀覆的可镀覆包封剂和未被镀覆的不可镀覆包封剂。
图16示出根据另一个示例性实施例的被镀覆的可镀覆包封剂和未被镀覆的不可镀覆包封剂。
图17示出根据一个示例性实施例的封装体。
图18示出根据另一个示例性实施例的封装体。
图19示出根据又一个示例性实施例的封装体。
图20示出根据一个示例性实施例的具有集成天线结构的封装体。
图21示出根据另一个示例性实施例的具有集成天线结构的封装体。
图22示出根据又一个示例性实施例的具有集成天线结构的封装体。
图23示出根据一个示例性实施例的流程图，其示出制造具有集成天线结构的封装体的方法。
图24示出根据另一个示例性实施例的流程图，其示出制造具有集成天线结构的封装体的方法。
图25至图32示出根据本发明的一个示例性实施的在实施制造封装体的方法期间所获得的结构。
图33至图36示出根据本发明的实施例的封装体的结构。
具体实施方式
附图中的图示是示意性的并且并非按照比例绘制。
在将参照附图更加详细地描述示例性实施例之前，将总结一些总体考虑，即示例性实施例已经基于这些总体考虑开发。
根据本发明的一个方面，提供了用于半导体封装体的诸如可镀覆模制化合物的可镀覆包封剂。
当前的在热固性环氧树脂模制化合物上的镀覆技术不具有催化选择性。这可能导致不仅镀覆在衬底上，而且例如也镀覆在夹具和载体上。此外，当前的在热固性环氧树脂模制化合物上的镀覆技术需要使用高腐蚀性化学品，例如去污化学成分和玻璃蚀刻化学成分进行化学粗糙化，这可能限制对用于载体和夹具的合适材料的选择。
根据本发明的另一方面，使天线结构在半导体封装体中的集成成为可能。为这个目的，可镀覆包封剂可被有利地用于使半导体封装体比传统方法所能达到的更加的紧凑。
图1示出根据一个示例性实施例的封装体100的剖视图和细节150。
封装体100包括作为第一包封剂102的第一模制化合物，其被配置为使得导电材料106可镀覆在其上。此外，封装体100包括作为第二包封剂104的第二模制化合物，其被配置为使得导电材料106不可镀覆在其上。半导体芯片108完全嵌入在第一包封剂102内。第一包封剂102的侧向侧壁镀覆有导电材料106。另外，封装体100包括再分布层110，其在第二包封剂104之上和在第二包封剂104之内，并与半导体芯片108电耦接。通过再分布层110的暴露的表面部分，可实现半导体芯片108与诸如印刷电路板(PCB：printed circuit board，未示出)的外围电子装置之间的导电耦接。
如从图1中的细节150可看出，第一包封剂102的表面部分152(其可被表示为活化部分或化合物)被活化用于使在其上能镀覆导电材料106，而第一包封剂102的内部部分154(其可被表示为非活性环氧树脂模制部分或化合物)被去活化用于使导电材料106不能镀覆在其上。活化状态相应于正处于导电中性电荷状态下的过渡金属颗粒156(在所示出的实施例中为在Pd0电荷状态下的钯，即活性钯)。去活化状态相应于正处于电绝缘或不良导电电荷状态下的过渡金属颗粒156(在所示出的实施例中为在Pd2+电荷状态下的钯，即非活性钯)。镀覆的导电材料106是可用于电接地连接的层型金属涂层。
在所示的实施例中，不是必须通过使用腐蚀性化学品、激光粗糙化方法、机械锯切或专有的粘附促进剂使化合物表面变粗糙。
可通过限定可镀覆第一包封剂102的位置和不可镀覆第二包封剂104的位置以及通过背侧带(例如耐化学性带)来控制关于z轴线(即根据图1的垂直轴线)的镀覆的选择性区域。
成过渡金属颗粒156形式的金属催化剂(其可为第一包封剂102提供可镀覆性质)，可包括或由封装体100内的活性金属颗粒(诸如Pd0)和非活性金属颗粒(诸如Pd2+)组成。添加蜡、粘附促进剂和/或催化剂是可能的。非活性金属颗粒可包括或由诸如有机钯、有机铜或有机镍的有机金属颗粒组成。第一包封剂102的总金属量可在0.05的重量百分比至0.15的重量百分比的范围内。非活性有机金属颗粒可通过诸如Ar和/或H2等离子体的等离子体离子化，例如操作5分钟至20分钟范围内的时长或更长时间。
对于图案化镀覆，可在使用例如1064nm波长或长于1064nm波长的，以数纳秒范围内的脉冲持续时间的选择性激光处理(关于活化)之后进行活化。这种活化可通过使用碱性碱溶液，例如通过加入50g/l至70g/l的NaOH或KOH的离子化过程实现。之后，可供给还原剂来继续所述制造方法。随后，可进行非电解式镀覆。在切割带上的非电解式镀覆使封装体侧壁镀覆能够实现，而不影响镀覆的几何形状和封装体锯切成本。所描述的方法例如可应用于使用传递模塑的基于环氧树脂的模制化合物。
图2示出根据一个示例性实施例的封装体100的三维视图，更具体地参照图1描述的类型的封装体100的三维视图。根据图2的封装体100示出包封在不可镀覆第二包封剂104的顶部之上的可镀覆第一包封剂102中的一个半导体芯片108。
图3示出根据一个示例性实施例的化合物的化学成分的一般化学结构，所述化合物形成用于制造可镀覆包封剂102的预混物300的基础。换言之，预混物300可作为制造可镀覆包封剂102的起始点。
预混物300包括过渡金属A(其可以有机金属形式存在或结合在化合物中)、聚合物簇D和将过渡金属A与聚合物簇D偶联的偶联剂B。过渡金属A可包括或由钯、镍和/或铜组成。偶联剂B可包括来自氨基或唑基的N(氮)，或来自羰基的C(碳)，或来自有机膦基的P(磷)。预混物300还包括络合剂，其在此以与过渡金属A偶联的三个残基R1、R1’、R1”的形式体现。替代地，络合剂可包括仅一个、仅两个或至少四个残基。络合剂可被配置来增强化学硬脂酸效果。在所示的实施例中，聚合物簇D包括具有两个残基R2、R3的聚合核心(polymeric core)C。替代地，聚合物簇D可不包括残基，仅包括一个残基或包括至少三个残基。例如，残基中之一R2可以是疏水基，另外的残基R3可以是亲水基。例如，聚合物簇D可包括蜡、粘附促进剂、模制化合物催化剂和/或二氧化硅偶联剂。
模制化合物类型包封剂102(其可基于预混物300制造并且可用于包封半导体芯片108)可因此包括以聚合物簇D中的部分C的形式的电绝缘包封剂基底材料，和以过渡金属A的形式的可活化镀覆催化剂，所述可活化镀覆催化剂可从包封剂102不可用导电材料106镀覆的去活化状态转化为包封剂102可用导电材料106镀覆的活化状态。以过渡金属A形式的镀覆催化剂包括金属材料，其在去活化状态下是电绝缘的或不良导电的，在活化状态下是导电的。以残基R1、R1’、R1”、R2、R3中的至少一部分的形式的非活性材料可覆盖在去活化状态下的镀覆催化剂A，并且可以是可去除的，用于暴露以过渡金属A形式的镀覆催化剂用于活化。例如，该去除可通过激光处理和/或等离子体处理来实现。
图3中示出的可镀覆包封剂102的预混物300允许在封装主体上具有能够可镀覆性的半导体封装。这可以通过使得能够选择性地活化用于非电解式镀覆的自催化步骤的制造方法来实现。
因此，提供一种工艺和装置，其首先使用包括或由过渡金属-聚合物基质组成的热固性模制材料制剂以模制半导体封装体100。所述过渡金属-聚合物基质可由以下组成：
A＝过渡金属，优选Pd、Ni和/或Cu，其中，所述过渡金属的浓度可在25ppm至2000ppm的范围内
B＝过渡金属A与聚合物簇D(来自蜡成分、模制化合物催化剂、二氧化硅偶联剂)之间的偶联剂，N来自氨基或唑基，C来自羰基，P来自有机膦基。
D＝聚合物簇(诸如蜡、粘附促进剂、模制化合物催化剂、和/或二氧化硅偶联剂)
R1、R1’、R1”＝络合剂，优选地包括或由芳香环组成以增强化学硬脂酸效果，以保持在块状模制化合物中过渡金属A的电绝缘特性。
R2＝可以是疏水基、烃、脂肪族的或芳香族的
R3＝可以是亲水基、羰基官能团、环氧基或疏水基烃、脂肪族的或芳香族的。
在一个实施例中，可在蜡中(通过羰基酯)提供过渡金属络合物。
在另一个实施例中，可在填料中(例如通过氨基硅烷化学品)提供过渡金属络合物。
在另外的实施例中，可在催化剂中(例如通过氨基化学品或唑基或膦)提供过渡金属络合物。
图4示出根据使用预混物300的一个示例性实施例的在实施制造可镀覆包封剂102的方法期间所获得的结构的剖视图。
如可从示意性示出的结构400看出，所描述的制造可镀覆包封剂102的方法的基础是提供过渡金属-聚合物化合物或预混物300，其包括过渡金属A(在所示的实施例中为在“2+”电荷状态下的钯)以及由聚合核心C和残基R2、R3组成的聚合物簇D。还提供上文描述的偶联剂(在所述实施例中仅一个残基R1)。这导致了图4中示意性示出的结构400，其包括相应于聚合核心C的模制化合物402，在所述模制化合物402上的带电的过渡金属A，所述过渡金属A被在其上的亲水结构404和疏水结构406覆盖。根据结构400，所有残基R1、R2、R3或残基R1、R2、R3中的一些(其形成亲水结构404和疏水结构406)，用作覆盖在去活化状态下的以过渡金属A形式的镀覆催化剂的非活性材料。
为获得结构440，去除亲水结构404和疏水结构406两者的表面部分(即聚合物簇D的残基R2、R3中的一部分以及残基R1中的一部分)，从而图案化亲水结构404和疏水结构406。因此，过渡金属A中的一部分被暴露用于随后的活化和镀覆。为获得结构440，首先通过激光处理去除疏水结构406中的一部分，从而获得中间结构420。其次，通过用诸如NaOH或KOH的碱性碱的处理来去除亲水结构404的暴露部分以获得结构440。因此，去除非活性材料R1、R2、R3中的一部分，从而暴露以仍然去活化的过渡金属A形式的镀覆催化剂中的一部分，用于随后将过渡金属A中的一部分从去活化状态(在“2+”电荷状态下的钯)转化为活化状态(在“0”电荷状态的钯)。
然后可通过化学还原来关于可镀覆性活化结构440的过渡金属A(在“2+”电荷状态下的钯)的暴露表面(从而将钯从“2+”电荷状态转化为电中性“0”电荷状态)。通过该活化，钯变得适当地导电，从而变得能够用作在其上镀覆导电材料106的基底，参见结构460。因此，过渡金属A的用于活化的部分的转化包括电中和过渡金属A的先前带电的材料。
因此，为获得结构460，通过在过渡金属A的暴露的并且活化的表面上非电解式镀覆来形成导电材料106(例如镍)。
总之，根据图4的活化和离子化过程可如下进行：
通过对结构400的激光处理(优选地使用在1060nm至2700nm范围内的波长)，暴露出过渡金属-聚合物基质处的亲水结构404的或亲水成分的一部分，从而获得结构420。随后使用浓度为30g/l至70g/l的碱性碱(例如NaOH或KOH)进行离子化，以活化模制化合物中的过渡金属-聚合物基质，以使能够进行镀覆工艺。
图5示出根据另一个示例性实施例的在实施制造可镀覆包封剂102的方法期间所获得的结构的剖视图。
作为参照图4描述的方法的替代，根据图5的方法使用含Ar的等离子体(用于批处理)或含Ar的激光器(当过渡金属A的选择性区域暴露时)。作为另外的替代方案，可使用一种或一种以上的其他稀有元素/气体。为获得基于根据图5的结构400的结构440，可进行氩气激光处理。为从根据图5的结构440获得结构460，可进行还原和非电解式镀镍沉积。
作为对此的另外的替代方案，有可能的是使用可消除镀覆中还原过程的必要性的Ar+H2等离子体。
图6示出根据又一个示例性实施例的在实施制造可镀覆包封剂102的方法期间所获得的结构的剖视图。
为去除亲水结构404中的和疏水结构406中的一部分，可通过碳化将以残基R1、R2、R3形式的非活性材料的相反部分(inverse part)转化为不可镀覆材料。因此，获得了具有作为不可镀覆材料602的碳化结构的结构600。为获得根据图6的结构620，去除以残基R1、R2、R3形式的非活性材料的剩余未转化的部分，从而完全去除亲水结构404和疏水结构406。由此，获得了结构620，其中，过渡金属A中的一部分是暴露的，而过渡金属A中的另一部分仍然覆盖有转化的不可镀覆材料602。随后，过渡金属A的暴露部分可从去活化的(关于可镀覆性)2+电荷状态转化为活化的(关于可镀覆性)电中性电荷状态。
作为参考图4和图5描述的方法的替代，参考图6描述的方法涉及去活化过程而不是活化过程。
有可能的是通过使用高功率激光器以碳化在封装主体上的非镀覆区域，参见根据图6的从结构400到结构600的转变。随后，可进行化学处理(例如用弱碱(诸如乙醇胺，优选具有3体积百分比至15体积百分比的浓度))，以去除在封装主体上镀覆区域处的疏水结构406和亲水结构404二者的剩余部分，参见根据图6的从结构600到结构620的转变。然后过渡金属A的从Pa2+到Pa0的还原使得能够进行随后的镀覆工艺，参见图6中从结构620到结构640的转变。
根据图4至图6制造的可镀覆模制化合物可与不可镀覆模制化合物结合使用，以通过对过渡金属A的激光活化或激光去活化产生在z-轴线方向上(即在垂直方向上)在镀覆上的选择性以及在x-和y-轴线方向上(即在水平平面内)的选择性。
例如，可利用这种可镀覆包封剂102与不可镀覆包封剂104的结合来获得图7至图11中示出的封装体100：
图7示出根据用于RF前端模块应用的一个示例性实施例的无引线封装体100。根据图7的封装体100，其相应于根据图1的封装体100，由于封装体100中的一部分的外部表面的衬里具有镀覆的导电材料106，因此提供了用于EMI(电磁干扰：electromagneticinterference)屏蔽和/或ESD(静电放电：electrostatic discharge)保护目的的解决方案。
图8示出根据另一个示例性实施例的封装体100，其是具有高散热性能的小型化功率封装体。根据图8的封装体100具有散热器802，其在此被实施为铜板并且热耦合至在环氧树脂模制化合物表面上的和在环氧树脂模制化合物表面内的以通孔800形式的铜互连部。如可从箭头804看到的，由半导体芯片108在运行期间生成的热可扩散并且供给至封装体100的周围环境。根据图8，镀覆的导电材料106也有助于从半导体芯片108朝封装体100的周围环境的高效散热。
图9示出根据又一个示例性实施例的封装体100。图9涉及在环氧树脂模制化合物表面上具有铜互连部的系统级封装(SIP：system-in-package)结构。由于无源部件900安装在封装的半导体芯片108之上，因此根据图9的封装体100是封装体堆叠布置。
图10示出根据又一个示例性实施例的SIP封装体100。根据图10的封装体100是依照晶片级封装(WLP：wafer level packaging)技术的实施例。如图9中的那样，由导电材料106的镀覆在模制化合物的顶部表面上进行。
图11示出根据另一个示例性实施例的SIP封装体100。在此实施例中，一个半导体芯片108包封在可镀覆包封剂102中。另外的半导体芯片108安装在可镀覆包封剂102之上，通过结合线1100电连接至之前提到的半导体芯片108，随后由另外的包封剂1102包封。因此，图11相应于在环氧树脂模制表面之上具有铜互连部的芯片嵌入式结构。
图12示意性地示出根据示例性实施例的用导电材料106镀覆可镀覆包封剂102的表面的过程。基于图12，根据本发明的示例性实施例所实现的非电解式镀覆机制将在下文中进行更加详细地解释。附图标记1200相应于活性化合物，附图标记1202相应于诸如钯的过渡金属，其可由将被氧化的还原剂1206处理(参见附图标记1204)，并可由将被还原的诸如Ni2+的镍离子1210处理(参见附图标记1208)。
工艺流程可以如下：
1、氩等离子体或激光处理可用于去除附接至蜡、粘附促进剂、催化剂和偶联剂等等的有机金属的疏水成分。
2、有机金属的离子化可例如通过氩等离子体或通过NaOH进行。
3、环氧树脂的化合物有机金属的活化可通过还原剂通过还原新型金属离子(ionnovel metal)来进行。活性表面可用作催化剂表面。
相应的化学反应可以是：
Pd2++Red→Pd+O
4、活性表面将变成导电的，用于通过钯的催化剂的非电解式镀覆，并且其将在金属水溶液中经历氧化还原过程。
关于还原剂的氧化的化学反应可以如下：
Red-Ox+ne
镍离子(通过催化剂催化)的还原可以如下：
mNi2++2me-→mNi0，2m＝n
总体或总和反应：
mNi2++Red→mNi0+Ox
图13示出根据一个示例性实施例的制造封装体100的方法的流程图1300。可进行用于EMI保护的完全镀覆。
在方框1302中，执行后模制固化。在随后的方框1304中，进行在顶侧上的激光粗糙化以及激光标记。在随后的方框1306中，用耐化学性紫外线带/选择性紫外线处理来锯切封装体。铜粗糙化在随后的方框1308中进行。随后，施加等离子体(诸如氩和/或氢等离子体)，参见方框1310。在随后的方框1312中，在水中进行超声波清洁。在接下来的方框1314中，提供用于铜表面的钯活化剂。在可选的随后的方框1316中，添加还原剂。接下来，在非电解式镀覆过程中沉积镍，参见方框1318。最后，可进行后处理(参见方框1320)。
图14示出根据另一个示例性实施例的制造封装体100的方法的流程图1400。可根据图14进行选择性镀覆。与图13相比，方框1402替代了方框1304，在所述方框1402中进行激光图案化。尽管根据图14省略了方框1310，但是在方框1314与方框1316中插入了附加的方框1404。在方框1404中，进行NaOH活化。
图15示出根据一个示例性实施例的被镀覆的可镀覆包封剂102和未被镀覆的不可镀覆包封剂104。根据图15，通过激光图案化来实现选择性镀覆(以与图4和图5中所示的相类似的方式)。这意味着用激光照射的所谓的激光区域1500被选择性地活化，并镀覆有作为导电材料106的非电解式镀镍。非激光区域1502未被镀覆。
图16示出根据一个示例性实施例的被镀覆的可镀覆包封剂102和未被镀覆的不可镀覆包封剂104。根据图16，通过碳化激光区域1500使激光区域1500关于镀覆失能(以与图6中所示的相类似的方式)。与此相反，非激光区域1502能够通过非电解式镀镍镀覆，例如通过将封装主体浸渍于非电解式镀镍浴中而覆盖有导电材料106。
图17示出根据一个示例性实施例的封装体100的剖视图和俯视图。封装体100提供手势传感器的功能。具有相应功能性的半导体芯片108被包封在可镀覆包封剂102中。半导体芯片108以及可镀覆包封剂102二者均布置在诸如引线框架衬底的芯片载体1700之上。在半导体芯片108的底部之上和顶部之上均设置了再分布层110。
图18示出根据另一个示例性实施例的封装体100，其具有以导电材料106形式的顶部封装表面镀覆。图18提供对于封装体100内的电荷转移的解决方案。镀覆的导电材料106有助于减小ESD(electrostatic discharge：静电放电)的问题。
图19示出根据一个示例性实施例的封装体100。图19的实施例为引线封装体100提供EMI(electromagnetic interference：电磁干扰)屏蔽，其中，由选择性镀覆的导电材料106提供EMI保护。根据图19，半导体芯片108机械地安装在芯片载体1700(诸如引线框架)之上，并通过结合线1100电连接至芯片载体1700。
图20示出根据一个示例性实施例的具有集成天线结构2000的封装体100。在图20中以剖视图2050，以平面图2060，并且以具有类似结构的三维视图2070和透视三维视图2080示出封装体100。封装体100被配置为手势传感器封装体100。当做出手势时，这特性地影响由天线结构2000检测的电信号。更具体地，天线结构2000可被配置用于接收雷达信号。因此，手势事件可由半导体芯片108检测，所述半导体芯片108通过以导电材料106形式的侧壁镀覆电连接至天线结构2000。天线结构2000形成为在封装体100的上主表面之上的图案化导电层。
根据图20，天线结构2000布置在或集成在可镀覆第一包封剂102(例如如参考图1至图6所描述的那样)之上，所述可镀覆第一包封剂102布置在衬底2004之上，所述衬底2004进而包括嵌入在诸如普通模制化合物(例如不含金属颗粒)的不可镀覆第二包封剂104中的再分布层110。根据图20，衬底2004包括再分布层110、不可镀覆包封剂104中的一部分以及与焊接掩模2006相邻的焊接焊盘2002。根据图20，天线结构2000位于封装体100的上主表面处。第一包封剂102的侧向侧壁镀覆有导电材料106用于将半导体芯片108与天线结构2000电连接。不可镀覆第二包封剂104的可包括在封装体100的四个拐角中的四个隔离条(参见三维视图2070、2080)的侧向侧壁，不含导电材料106，尽管在镀覆过程期间被暴露，但由于它的表面不可镀覆，因此未覆盖有导电材料106。在此被实施为焊接焊盘的焊接结构2002布置在第二包封剂104之上。焊接掩模2006形成在第一包封剂102的上主表面之上以及形成在第二包封剂104的下主表面之上。
衬底2004是具有再分布层110的模制的互联衬底，焊接结构2002通过再分布层110连接至芯片焊盘2010，模制化合物是属于不可镀覆类型。存在第二包封剂104的一部分构成从衬底2004延伸并延伸超过衬底2004的模制化合物突起，作为在封装体100的四个拐角中的侧壁处用于防止金属镀覆的隔离条。半导体芯片108被配置为具有附接的芯片焊盘2010的功能芯片，并且被模制在作为可镀覆模制化合物的可镀覆第一包封剂102内。封装体100可被减薄以暴露隔离条。为了获得封装体100，可进行焊接掩模印刷和固化，以及封装体单个化以暴露封装体侧壁，接着进行非电解式镀覆。
图21示出根据另一个示例性实施例的也被配置为手势传感器的，具有封装集成的天线结构2000的封装体100。
在图21的实施例中，在可镀覆第一包封剂102的侧壁部分上的镀覆的导电材料106被布置用于将半导体芯片108与布置在封装体100的顶部表面之上的焊接结构2002电连接。换言之，侧壁镀覆是用于从半导体芯片108至焊接结构2002的互连，所述焊接结构2002被配置为焊接焊盘用于提供至诸如印刷电路板(PCB：printed circuit board，未示出)的安装基底的连接。另外，天线结构2000作为图案化导电层设置在不可镀覆第二包封剂104的下主表面之上，因此设置在封装体的底部表面之上。因此，根据图21天线结构被设置为衬底2004的一部分。介电层2100分离并垂直分隔不可镀覆第二包封剂104中的部分。
可镀覆第一包封剂102可包括具有高介电常数的介电材料。在图21的实施例中，衬底2004可以是包括顶部柱、再分布层110和具有低介电常数的天线结构2000的预成型件。如可从图21的平面图2060看出的，不可镀覆第二包封剂104中的部分可突出垂直地直至封装体100的上主表面，从而通过选择性镀覆分离在可镀覆第一包封剂102上形成的各个焊接结构2002。
根据图21，衬底2004包括模制的互连部、再分布层110、图案化天线结构2000、介电层2100、芯片焊盘2010以及以第二包封剂104形式的不可镀覆模制化合物。衬底2004的不可镀覆第二包封剂104中的部分作为隔离条突出，用于为形成作为焊接机构2002的焊接焊盘提供侧壁镀覆的选择性。
半导体芯片108附接至芯片焊盘2010，并由以第一包封剂102形式的可镀覆模制化合物包封(此处为模制)。可减薄封装体100以暴露隔离条。此外，可以进行焊料掩模印刷和固化，封装体单个化以暴露封装体侧壁，接着进行非电解式镀覆。
图22示出根据一个示例性实施例的具有天线结构2000的封装体100，所述天线结构2000形成为在不可镀覆第二包封剂104的表面部分中的图案化层。
在图22的实施例中，镀覆在可镀覆第一包封剂102的暴露表面部分上的导电材料106被配置用于提供封装体100的电磁干扰(EMI)屏蔽。此外，根据图22的封装体100还包括垂直直通连接部2200(被配置为通孔，即填充有诸如铜的导电材料的通孔)，其垂直延伸穿过第一包封剂102用于通过芯片焊盘2010将焊接结构2002与半导体芯片108互连。
因此，图22的实施例包括衬底2004，所述衬底2004包括模制的互连部、再分布层110、天线图案、介电层2100、芯片焊盘2010以及不可镀覆的模制化合物。衬底2004具有以第二包封剂104形式的不可镀覆模制化合物的以下部分，即所述部分突出超过第二包封剂104的基底部分并延伸至可镀覆第一包封剂102中，以形成隔离条用于限定用于焊接结构2002的负图案(negative pattern)并且用于限定侧壁镀覆。根据图22，半导体芯片108附接至芯片焊盘2010并由可镀覆模制化合物，即由可镀覆第一包封剂102包封(更具体地是模制)。为制造根据图22的封装体100，进行激光钻孔，焊接掩模印刷和固化，在通孔上镀覆，以及封装体单个化以暴露封装体侧壁，接着进行非电解式镀覆。
图23示出根据一个示例性实施例的流程图2300，所述流程图2300示出制造具有集成天线结构2000的封装体100的方法。
如可从方框2302看出的，衬底2004可被制造成具有不可镀覆模制化合物凸起(即具有隔离条)。如可从随后的方框2304看出的，然后半导体芯片108可附接至衬底2004。如可从随后的方框2306看出的，所获得的结构可用可镀覆第一包封剂102模制。如可从随后的方框2308看出的，然后可进行激光标记。如可从随后的方框2310看出的，可通过背磨来处理所获得的结构。如可从随后的方框2312看出的，然后可印刷并固化焊接掩模2006。如可从随后的方框2314看出的，然后可在模制化合物面向上的情况下用耐化学性带来锯切封装体。如可从随后的方框2316看出的，粘附促进剂可通过喷涂施加并且可固化。如可从随后的方框2318看出的，可粗糙化在表面之上的金属。如可从随后的方框2320看出的，可例如通过氩和/或氢进行等离子体处理。如可从随后的方框2322看出的，可在非电解式镀覆过程中施加诸如铜的金属。如可从随后的方框2324看出的，可施加表面抛光，例如ENIG(非电解式镀镍浸金：electroless nickel immersion gold)。可测试所得到的结构，参见方框2326。
图24示出根据另一个示例性实施例的流程图2400，所述流程图2400示出制造具有封装集成的天线结构2000的封装体100的方法。
与流程图2300相比，根据流程图2400，方框2306由分开的方框2402和2404替代。根据方框2402，进行隔离模制附接步骤，接着通过可镀覆模制化合物进行包覆(参见方框2404)。
图25至图32示出根据本发明的一个示例性实施例的在实施制造封装体100的方法期间所获得的结构。
根据图25(其相应于图24中的方框2302)，衬底2004是在引线框架的基础上提供的。在图25的细节中示出了在侧壁上的连接迹线2500。
根据图26(其相应于图24中的方框2304)，半导体芯片108安装在倒装芯片结构中。
根据图27(其相应于图24中的方框2402)，附接了隔离模具。换言之，不可镀覆第二包封剂104的多个隔离条与衬底2004连接。例如，可形成伪模具阵列并将其切割成小片，其可附接至引线框架型衬底2004的相应位置。
根据图28(其相应于图24中的方框2404)，根据图27的结构用可镀覆模制化合物，即用可镀覆第一包封剂102进行包覆。
根据图29(其相应于图24中的方框2314)，为单个化各个封装体100，沿分隔线2900锯切根据图28的结构。
根据图30(其相应于图24中的方框2316、2318、2320)，在可镀覆第一包封剂102上进行接种程序(seeding procedure)。粘附促进剂被施加并固化，金属被粗糙化，通过等离子体(诸如氩和/或氢等离子体)来活化表面。第一包封剂102的活化的部分用附图标记3000来表示。
根据图31(其相应于图24中的方框2324)，通过非电解式镀覆将导电材料106施加至活化的部分3000。随后，施加ENIG表面抛光。
图32示出制造的封装体100的俯视图3200和顶视图3250。
图33至图36示出根据本发明的实施例的封装体100的结构。所示出的实施例涉及贴片天线设计(尽管根据本发明的其他示例性实施例可以是其他的天线设计)。
图33示出可镀覆第一包封剂102和不可镀覆第二包封剂104以及具有用于天线连接的暴露的迹线3302的细节3300。图33中示出的结构涉及镀覆之前的条件。图34示出细节3300的放大视图。
图35示出可镀覆第一包封剂102和不可镀覆第二包封剂104以及在镀覆之后，即镀覆所施加的导电材料106之后，具有用于天线连接的暴露的迹线3302的细节3500。图36示出细节3500的放大视图。
应该注意的是术语“包括”不排除其他元件或特征，以及“一”或“一个”不排除复数。另外，结合不同实施例进行描述的元件可以结合起来。还应该注意的是附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于本说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。因此，所附权利要求旨在包括这种在其范围内的过程、机器、制造、物质组成、装置、方法或步骤。

Claims (16)

1.一种封装体(100)，包括：
·第一包封剂(102)，所述第一包封剂(102)被配置使得导电材料(106)可镀覆在其上；
·第二包封剂(104)，所述第二包封剂(104)被配置使得导电材料(106)不可镀覆在其上；以及
·被第一包封剂和第二包封剂中的一个至少部分地包封的再分布层；
其中，第一包封剂的暴露的外侧向侧壁的至少一部分镀覆有导电材料，以提供与再分布层的导电耦接。
2.根据权利要求1所述的封装体(100)，包括至少一个半导体芯片(108)，所述至少一个半导体芯片(108)至少部分地包封在所述第一包封剂(102)内。
3.根据权利要求1或2所述的封装体(100)，包括至少一个天线结构(2000)，所述至少一个天线结构(2000)至少部分地在所述第一包封剂(102)和所述第二包封剂(104)中至少一个之上和/或之内。
4.根据权利要求3所述的封装体(100)，其中，所述至少一个天线结构(2000)至少部分地位于所述封装体(100)的表面处。
5.根据权利要求1至2、4中任一项所述的封装体(100)，其中，所述第一包封剂(102)和所述第二包封剂(104)中的至少一个是模制化合物。
6.根据权利要求5所述的封装体(100)，其中，所述模制化合物在模制基质中具有活化的或去活化的有机金属簇成分。
7.根据权利要求6所述的封装体(100)，其中，所述活化的或去活化的有机金属簇成分是有机金属聚合物簇成分。
8.根据权利要求1至2、4、6至7中任一项所述的封装体(100)，其中，所述第一包封剂(102)的表面中的至少一部分镀覆有导电材料(106)。
9.根据权利要求8所述的封装体(100)，其中，所述第一包封剂(102)的平面壁中的至少一部分镀覆有导电材料(106)的平面层。
10.根据权利要求8所述的封装体(100)，其中，镀覆的导电材料(106)被配置用于以下中的至少一种：
·用于将至少一个半导体芯片(108)与至少一个天线结构(2000)电连接；
·用于提供所述封装体(100)的电磁干扰屏蔽；
·用于将至少一个半导体芯片(108)与至少一个焊接结构(2002)电连接。
11.根据权利要求1至2、4、6至7、9至10中任一项所述的封装体(100)，其中，所述第二包封剂(104)中的至少一部分被配置为垂直地突出至所述第一包封剂(102)中的至少一个垂直延伸的隔离条。
12.根据权利要求11所述的封装体(100)，其中，所述至少一个垂直延伸的隔离条在所述封装体(100)的至少一个拐角部分处形成。
13.一种制造封装体(100)的方法，所述方法包括：
·配置第一包封剂(102)使得导电材料(106)可镀覆在其上；
·配置第二包封剂(104)使得导电材料(106)不可镀覆在其上；
·将导电材料(106)选择性地镀覆在所述第一包封剂(102)的表面上，而不将导电材料(106)镀覆在所述第二包封剂(104)的表面上；
·提供被第一包封剂和第二包封剂中的任何一个至少部分地包封的再分布层；以及
·将第一包封剂的暴露的外侧向侧壁的至少一部分镀覆有导电材料，以提供与再分布层的导电耦接。
14.根据权利要求13所述的方法，其中，所述镀覆是非电解式镀覆。
15.根据权利要求13或14所述的方法，其中，所述第一包封剂(102)的侧壁在所述镀覆之前被暴露，同时所述封装体(100)的所述第一包封剂(102)和所述第二包封剂(104)布置在临时载体之上。
16.根据权利要求15所述的方法，其中，所述第一包封剂(102)的侧壁通过锯切被暴露。
CN201710124806.5A 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体 Active CN107154363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010106318.3A CN111276404B (zh) 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016103790.7 2016-03-03
DE102016103790.7A DE102016103790B8 (de) 2016-03-03 2016-03-03 Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010106318.3A Division CN111276404B (zh) 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体

Publications (2)

Publication Number Publication Date
CN107154363A CN107154363A (zh) 2017-09-12
CN107154363B true CN107154363B (zh) 2020-03-27

Family

ID=59650662

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710124806.5A Active CN107154363B (zh) 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体
CN202010106318.3A Active CN111276404B (zh) 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010106318.3A Active CN111276404B (zh) 2016-03-03 2017-03-03 制造使用可镀覆包封剂的封装体

Country Status (3)

Country Link
US (2) US10396007B2 (zh)
CN (2) CN107154363B (zh)
DE (1) DE102016103790B8 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
KR102605122B1 (ko) 2017-12-08 2023-11-24 인피니언 테크놀로지스 아게 공기 캐비티를 갖는 반도체 패키지
JP7140822B2 (ja) * 2018-03-09 2022-09-21 株式会社カネカ 配線回路、その製造方法
US20200185293A1 (en) * 2018-12-07 2020-06-11 Infineon Technologies Ag Semiconductor Package Having a Laser-Activatable Mold Compound
US10796981B1 (en) 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11302613B2 (en) 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package
US10886199B1 (en) * 2019-07-17 2021-01-05 Infineon Technologies Ag Molded semiconductor package with double-sided cooling
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
CN115699274A (zh) * 2021-02-18 2023-02-03 华为技术有限公司 用于AiP/AoB的射频布置
DE102021112577B4 (de) 2021-05-14 2023-06-01 Infineon Technologies Ag Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement mit plattierbaren Einkapselungsschichten und derartige Verpackung
EP4310221A1 (en) * 2022-07-21 2024-01-24 Infineon Technologies AG Electroless copper plating by means of a catalytic reaction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211898A (zh) * 2006-12-25 2008-07-02 郭士迪 具有静电防护、电磁隔离以及抗氧化的封装结构及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455871B2 (ja) * 1997-06-23 2003-10-14 株式会社スリーボンド マイクロカプセル型導電性フィラーの製造方法
WO2001077410A2 (de) * 2000-04-11 2001-10-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. In vesikeln verkapselte aktivatormetalle oder an vesikeln haftende metallcluster und verfahren zu deren herstellung
DE10017887C1 (de) * 2000-04-11 2002-03-21 Fraunhofer Ges Forschung Verfahren zur selektiven metallbasierten Aktivierung von Substratoberflächen für die nasschemische, aussenstromlose Metallabscheidung und Mittel hierfür
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US6866919B2 (en) 2002-02-21 2005-03-15 Mitsubishi Gas Chemical Company, Inc. Heat-resistant film base-material-inserted B-stage resin composition sheet for lamination and use thereof
CN1918583B (zh) * 2004-02-06 2011-06-15 日立化成工业株式会社 电子装置
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7288327B2 (en) 2004-12-16 2007-10-30 Xerox Corporation Plated structures or components
JP4630114B2 (ja) * 2005-04-18 2011-02-09 新光電気工業株式会社 リーダライタ及びその製造方法
KR101136180B1 (ko) 2006-06-14 2012-04-17 엘지전자 주식회사 정전기 방지 부품 및 그 제작방법
JP4105214B1 (ja) * 2007-04-02 2008-06-25 日立マクセル株式会社 メッキ膜の形成方法並びにポリマー部材及びその製造方法
US20090019687A1 (en) * 2007-07-19 2009-01-22 Chin-Hsiang Tseng Manufacturing method of planar antenna
US7632753B1 (en) 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
US20090239079A1 (en) 2008-03-18 2009-09-24 Mark Wojtaszek Process for Preventing Plating on a Portion of a Molded Plastic Part
KR20090113995A (ko) 2008-04-29 2009-11-03 주식회사 피앤아이 금속 촉매층 및 금속 시드층을 포함하는 전해도금용 기판,및 이를 이용한 인쇄회로기판의 제조 방법
GB2466255B (en) 2008-12-17 2013-05-22 Antenova Ltd Antennas conducive to semiconductor packaging technology and a process for their manufacture
WO2010073660A1 (ja) 2008-12-25 2010-07-01 パナソニック株式会社 リード、配線部材、パッケージ部品、樹脂付金属部品及び樹脂封止半導体装置、並びにこれらの製造方法
US8574950B2 (en) * 2009-10-30 2013-11-05 International Business Machines Corporation Electrically contactable grids manufacture
TWI491010B (zh) * 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
JP6335782B2 (ja) 2011-07-13 2018-05-30 ヌボトロニクス、インク． 電子的および機械的な構造を製作する方法
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
US9783890B2 (en) 2012-10-26 2017-10-10 Rohm And Haas Electronic Materials Llc Process for electroless plating and a solution used for the same
TW201513275A (zh) * 2013-09-17 2015-04-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
KR102143653B1 (ko) * 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
US20150221578A1 (en) * 2014-02-05 2015-08-06 Infineon Technologies Ag Semiconductor package and method for producing a semiconductor
KR102417181B1 (ko) * 2015-11-09 2022-07-05 삼성전자주식회사 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10424559B2 (en) * 2016-12-22 2019-09-24 Intel Corporation Thermal management of molded packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211898A (zh) * 2006-12-25 2008-07-02 郭士迪 具有静电防护、电磁隔离以及抗氧化的封装结构及其制造方法

Also Published As

Publication number Publication date
DE102016103790B4 (de) 2021-02-11
DE102016103790A1 (de) 2017-09-07
US11081417B2 (en) 2021-08-03
CN107154363A (zh) 2017-09-12
US20170256472A1 (en) 2017-09-07
CN111276404A (zh) 2020-06-12
CN111276404B (zh) 2023-12-05
US20190341324A1 (en) 2019-11-07
US10396007B2 (en) 2019-08-27
DE102016103790B8 (de) 2021-06-02

Similar Documents

Publication Publication Date Title
CN107154363B (zh) 制造使用可镀覆包封剂的封装体
US9406619B2 (en) Semiconductor device including pre-fabricated shielding frame disposed over semiconductor die
US8900921B2 (en) Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8258010B2 (en) Making a semiconductor device having conductive through organic vias
US8367480B2 (en) Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8409918B2 (en) Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US20130140683A1 (en) Semiconductor Device and Method of Forming Cavity in Build-Up Interconnect Structure for Short Signal Path Between Die
US20120112327A1 (en) Semiconductor Device and Method of Forming Prefabricated EMI Shielding Frame with Cavities Containing Penetrable Material Over Semiconductor Die
US20100065948A1 (en) Semiconductor Device and Method of Forming a Fan-In Package-on-Package Structure Using Through-Silicon Vias
CN112397397A (zh) 制造半导体器件的方法及对应的半导体器件
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
JP2011198866A (ja) 半導体装置およびその製造方法
TW201133769A (en) Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
EP4136667A1 (en) Integrated system-in-package with radiation shielding
US8802505B2 (en) Semiconductor device and method of forming a protective layer on a backside of the wafer
US20240096770A1 (en) Integrated Antenna-In-Package Structure
US9922913B2 (en) Plated terminals with routing interconnections semiconductor device
KR20240038575A (ko) Tim 내에 매립된 그래핀 코팅 코어를 형성하는 반도체 장치 및 방법
TW202414618A (zh) 整合式封裝中天線結構
CN117374027A (zh) 半导体器件以及使用石墨烯进行热耗散的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant