CN107148170A - 一种减少pcb多层板中内层芯板铆偏不良的方法 - Google Patents

一种减少pcb多层板中内层芯板铆偏不良的方法 Download PDF

Info

Publication number
CN107148170A
CN107148170A CN201710499024.XA CN201710499024A CN107148170A CN 107148170 A CN107148170 A CN 107148170A CN 201710499024 A CN201710499024 A CN 201710499024A CN 107148170 A CN107148170 A CN 107148170A
Authority
CN
China
Prior art keywords
core material
internal layer
layer film
difference
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710499024.XA
Other languages
English (en)
Other versions
CN107148170B (zh
Inventor
叶志诚
蒋善刚
周睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoshikang Precision Circuit Huizhou Co Ltd
Original Assignee
Aoshikang Precision Circuit Huizhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoshikang Precision Circuit Huizhou Co Ltd filed Critical Aoshikang Precision Circuit Huizhou Co Ltd
Priority to CN201710499024.XA priority Critical patent/CN107148170B/zh
Publication of CN107148170A publication Critical patent/CN107148170A/zh
Application granted granted Critical
Publication of CN107148170B publication Critical patent/CN107148170B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Abstract

一种减少PCB多层板中内层芯板铆偏不良的方法，包括以下步骤：（1）设置测量标记；（2）测量各内层芯板和对应的内层菲林的X、X′、Y、Y′值，将所有数据收集起来；（3）计算各内层芯板和对应的内层菲林的涨缩值和极差；（4）质量管控。在报废最少PCB的情况下尽可能减少芯板铆偏，达到了成本管控和质量管控的最佳平衡。

Description

一种减少PCB多层板中内层芯板铆偏不良的方法
技术领域
本发明涉及PCB检测领域，具体涉及一种减少PCB多层板中内层芯板铆偏不良的方法。
背景技术
制作PCB多层板其中的一项重要的工序便是压合，压合过程需要对多层板进行定位，定位常用的方法为铆钉定位，即将预先钻好定位孔的内层板按排版顺序套在装有铆钉的模具上，再用冲钉器冲压铆钉使其定位。其中，常见的不良有铆钉装偏导致报废，而装偏的主要原因便是各层板之间尺寸不对，具体表现为尺寸的涨缩值和极差值过大。
发明内容
本发明所要解决的技术问题是提供一种减少PCB多层板中内层芯板铆偏不良的方法。
本发明所要解决的技术问题通过以下技术方案予以实现：
一种减少PCB多层板中内层芯板铆偏不良的方法，包括以下步骤：
（1）设置测量标记：在PCB多层板中，每一层内层芯板上、每一层内层芯板对应的内层菲林上的四个角分别设置四个相同的标记，为：A、B、C、D，定义A到B的直线距离为X，C到D的直线距离为X′，A到C的直线距离为Y，B到D的直线距离为Y′；
（2）测量各内层芯板和对应的内层菲林的X、X′、Y、Y′值，将所有数据收集起来；
（3）计算各内层芯板和对应的内层菲林的涨缩值和极差：计算每层内层菲林的X、X′、Y、Y′值与内层菲林设计值的差值，此差值即内层菲林涨缩值；随后取内层芯板的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层芯板的极差值为这两个差值；随后取内层菲林的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层菲林的极差值为这两个差值；其中，内层菲林设计值是根据客户需求确定的板的尺寸设计值。
（4）质量管控：若内层菲林涨缩值大于1.5mil，则内层菲林报废，若内层菲林的任意一个极差值大于2mil，则内层菲林报废；若内层芯板的任意一个极差值大于3mil，则内层芯板报废。
进一步的，内层菲林和内层芯板每进行曝光60片后实施一次本方法。因为机台与菲林、内层芯板在曝光操作过程机台温度等因素变化，会引起涨缩变化，发明人在多次生产及实验后设定了曝光频率60片后测量涨缩的规律，此时最可能出现涨缩变化，进行测量便于高效率地管控PCB多层板涨缩。所述的机台为本领域通用的常规机台。
进一步的，所述的A、B、C、D四个标记为圆形标记。
本发明具有如下有益效果：
发明人经过多次实验，确定了内层菲林、芯板涨缩及极差值的精确检测标准，根据该标准管控菲林、芯板涨缩及极差值，减少内层芯板/每个层次涨缩、极差，从而提高层间对准度，降低在压合时芯板铆偏的风险，在报废最少PCB的情况下尽可能减少芯板铆偏，达到了成本管控和质量管控的最佳平衡。
具体实施方式
下面结合实施例对本发明进行详细的说明，实施例仅是本发明的优选实施方式，不是对本发明的限定。
内层菲林和内层芯板每进行曝光60片后，实施一种减少PCB多层板中内层芯板铆偏不良的方法，包括以下步骤：
（1）设置测量标记：在PCB多层板中，每一层内层芯板上、每一层内层芯板对应的内层菲林上的四个角分别设置四个相同的圆形标记，为：A、B、C、D，定义A到B的直线距离为X，C到D的直线距离为X′，A到C的直线距离为Y，B到D的直线距离为Y′；
（2）测量各内层芯板和对应的内层菲林的X、X′、Y、Y′值，将所有数据收集起来；
（3）计算各内层芯板和对应的内层菲林的涨缩值和极差：计算每层内层菲林的的X、X′、Y、Y′值与内层菲林设计值的差值，此差值即内层菲林涨缩值；随后取内层芯板的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层芯板的极差值为这两个差值；随后取内层菲林的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层菲林的极差值为这两个差值；其中，内层菲林设计值是根据客户需求确定的板的尺寸设计值。
（4）质量管控：若内层菲林涨缩值大于1.5mil，则内层菲林报废，若内层菲林的任意一个极差值大于2mil，则内层菲林报废；若内层芯板的任意一个极差值大于3mil，则内层芯板报废。
目前本公司在生产压合时铆偏报废率为0.5%，使用管控菲林及芯板涨缩方法后，铆偏报废率降低至0.05%。

Claims (3)

1.一种减少PCB多层板中内层芯板铆偏不良的方法，包括以下步骤：
（1）设置测量标记：在PCB多层板中，每一层内层芯板上、每一层内层芯板对应的内层菲林上的四个角分别设置四个相同的标记，为：A、B、C、D，定义A到B的直线距离为X，C到D的直线距离为X′，A到C的直线距离为Y，B到D的直线距离为Y′；
（2）测量各内层芯板和对应的内层菲林的X、X′、Y、Y′值，将所有数据收集起来；
（3）计算各内层芯板和对应的内层菲林的涨缩值和极差：计算每层内层菲林的X、X′、Y、Y′值与内层菲林设计值的差值，此差值即内层菲林涨缩值；随后取内层芯板的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层芯板的极差值为这两个差值；随后取内层菲林的所有X和X′数据中的最大值和最小值的差值，所有Y和Y′数据中的最大值和最小值的差值，则内层菲林的极差值为这两个差值；
（4）质量管控：若内层菲林涨缩值大于1.5mil，则内层菲林报废，若内层菲林的任意一个极差值大于2mil，则内层菲林报废；若内层芯板的任意一个极差值大于3mil，则内层芯板报废。
2.根据权利要求1所述的减少PCB多层板中内层芯板铆偏不良的方法，其特征在于，内层菲林和内层芯板每进行曝光60片后实施一次本方法。
3.根据权利要求1所述的减少PCB多层板中内层芯板铆偏不良的方法，其特征在于，所述的A、B、C、D四个标记为圆形标记。
CN201710499024.XA 2017-06-27 2017-06-27 一种减少pcb多层板中内层芯板铆偏不良的方法 Expired - Fee Related CN107148170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710499024.XA CN107148170B (zh) 2017-06-27 2017-06-27 一种减少pcb多层板中内层芯板铆偏不良的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710499024.XA CN107148170B (zh) 2017-06-27 2017-06-27 一种减少pcb多层板中内层芯板铆偏不良的方法

Publications (2)

Publication Number Publication Date
CN107148170A true CN107148170A (zh) 2017-09-08
CN107148170B CN107148170B (zh) 2019-05-24

Family

ID=59785671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710499024.XA Expired - Fee Related CN107148170B (zh) 2017-06-27 2017-06-27 一种减少pcb多层板中内层芯板铆偏不良的方法

Country Status (1)

Country Link
CN (1) CN107148170B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111132477A (zh) * 2020-01-22 2020-05-08 惠州中京电子科技有限公司 一种新的pcb鸳鸯拼板制备方法
CN113408238A (zh) * 2021-05-25 2021-09-17 奥士康科技股份有限公司 一种确定防焊8点ccd最佳对位值的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907454A (zh) * 2010-07-06 2010-12-08 竞华电子(深圳)有限公司 印刷线路板的涨缩测量方法及其印刷线路板
CN103987194A (zh) * 2014-05-04 2014-08-13 奥士康精密电路（惠州）有限公司 一种多层板压合涨缩控制方法
CN105636345A (zh) * 2016-03-18 2016-06-01 奥士康科技股份有限公司 多层pcb内层芯板涨缩的匹配方法
CN106659001A (zh) * 2016-11-21 2017-05-10 深圳市五株科技股份有限公司 多层pcb涨缩测量补偿方法
CN106852030A (zh) * 2017-03-14 2017-06-13 奥士康精密电路（惠州）有限公司 一种确定pcb内层菲林补偿系数的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907454A (zh) * 2010-07-06 2010-12-08 竞华电子(深圳)有限公司 印刷线路板的涨缩测量方法及其印刷线路板
CN103987194A (zh) * 2014-05-04 2014-08-13 奥士康精密电路（惠州）有限公司 一种多层板压合涨缩控制方法
CN105636345A (zh) * 2016-03-18 2016-06-01 奥士康科技股份有限公司 多层pcb内层芯板涨缩的匹配方法
CN106659001A (zh) * 2016-11-21 2017-05-10 深圳市五株科技股份有限公司 多层pcb涨缩测量补偿方法
CN106852030A (zh) * 2017-03-14 2017-06-13 奥士康精密电路（惠州）有限公司 一种确定pcb内层菲林补偿系数的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111132477A (zh) * 2020-01-22 2020-05-08 惠州中京电子科技有限公司 一种新的pcb鸳鸯拼板制备方法
CN113408238A (zh) * 2021-05-25 2021-09-17 奥士康科技股份有限公司 一种确定防焊8点ccd最佳对位值的方法

Also Published As

Publication number Publication date
CN107148170B (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
CN103747639B (zh) 一种高层板制造方法
CN104470265B (zh) 一种多层线路板的制作方法
CN105072830B (zh) 一种层偏检测方法
CN103635024A (zh) 印制线路板压合后自动分区分板方法
CN103987194A (zh) 一种多层板压合涨缩控制方法
CN103997852A (zh) 一种涨缩板的分堆方法
CN101772268A (zh) 一种pin钉对位线路板工艺
CN107148170A (zh) 一种减少pcb多层板中内层芯板铆偏不良的方法
CN107613676B (zh) 一种多层线路板层偏改善方法
CN106852030B (zh) 一种确定pcb内层菲林补偿系数的方法
CN106851975A (zh) 一种刚挠结合板及其制作方法
CN111405781A (zh) 一种多层电路板定位压合方法
CN110896594A (zh) 一种无Pin定位自动涨缩钻孔生产方法
CN201957347U (zh) 一种刚挠结合的多层印刷电路板的层压用模具
CN109121303B (zh) 预成板的分板方法、预成板的钻孔方法及线路板
CN109219276B (zh) 一种提高多层印制电路板层压工艺的方法
CN104797095B (zh) 一种铆钉机台面及应用其的印刷电路板层压方法
US10477693B2 (en) Method for manufacturing a printed circuit board element and printed circuit board element
US8595925B2 (en) Manufacturing method of identifiable print circuit board
CN105376964A (zh) 一种多层线路板涨缩系数获取方法、多层线路板的制作方法
CN108008288A (zh) 一种多层线路板无铜区自动识别预警系统
CN106659001A (zh) 多层pcb涨缩测量补偿方法
CN106017249A (zh) 印制线路板的层偏检测方法
CN116600500A (zh) 一种多层电路板加工方法、系统、装置和介质
WO2010095256A1 (ja) 金属板低抵抗チップ抵抗器及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190524

CF01 Termination of patent right due to non-payment of annual fee