CN107146762A - 一种无芯基板的结构及其制造方法 - Google Patents

一种无芯基板的结构及其制造方法 Download PDF

Info

Publication number
CN107146762A
CN107146762A CN201710515562.3A CN201710515562A CN107146762A CN 107146762 A CN107146762 A CN 107146762A CN 201710515562 A CN201710515562 A CN 201710515562A CN 107146762 A CN107146762 A CN 107146762A
Authority
CN
China
Prior art keywords
conducting wire
copper foil
layer
prepreg
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710515562.3A
Other languages
English (en)
Inventor
于中尧
张绪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710515562.3A priority Critical patent/CN107146762A/zh
Publication of CN107146762A publication Critical patent/CN107146762A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的实施例提供一种无芯基板的制造方法,包括:在第一铜箔上形成第一层导电线路;通过第一压合工艺在第一导电线路上压合第一半固化片和第二铜箔;利用所述第二铜箔形成第二导电线路;通过第二压合工艺在所述第二导电线路上压合所述第二半固化片和第三铜箔;去除所述第一铜箔和第三铜箔并进行钻孔,以形成从所述第二半固化片外表面通向所述第二导电线路的一个或多个第一盲孔以及从所述第一导电线路通向所述第二导电线路的一个或多个第二盲孔;以及填充盲孔并在所述第二半固化片上形成第三导电线路。

Description

一种无芯基板的结构及其制造方法
技术领域
本发明涉及半导体封装领域,尤其涉及一种无芯基板的结构及其制造方法。
背景技术
为了满足电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展,芯片的小型化、智能化使得芯片封装引脚的数量在提升的同时,封装引脚的尺寸也在快速下降;同时,系统级封装SiP(System In a Package)又要求将多个具有不同功能的有源电子元件与可选无源器件封装成一个功能系统,这就提出了在一个封装基板上实现多个高性能芯片的封装要求。
当芯片的芯片焊盘间距小于50μm的情况下,封装必须采用BOT(Bump onTrace)技术,将芯片表面的铜柱凸点直接键合在基板精细线路上,要求基板键合线路尺寸小于25μm。现有技术在有芯基板上制造精细线路是通过MSAP或SAP工艺实现的,而这种制造方法制造的线路当线宽/线距小于20μm/20μm时,如图1所示,线路120仅底部接触其底部绝缘树脂110,因此,线路的结合力非常小,在采用BOT封装结构时,20μm以下的线路和焊球焊接过程中,有线路剥离的风险,而且线路越细,风险越大。
目前加工制造的三层高密度封装基板,主要采用的是在承载板两侧同时制作两个三层基板,制作完成后,将两个三层基板从承载板上揭下,形成两个具有不对称结构的三层基板。形成不对称结构的三层基板的原因,主要是每层树脂的高温固化时间和条件均不相同,形成不同的内应力,导致整体结构在力学方面是不对称的,具有高成本和高翘曲度的问题。在工艺加工中,形成的基板具有高翘曲,对于后续封装产生较大影响,特别是对于高端封装常用的倒装焊技术产生很大影响,严重的基板翘曲导致倒装焊中芯片部分焊球无法键合,形成失效;或即使勉强键合上,芯片和基板之间存在较大的应力导致封装的可靠性变差,机械和热性能差,导致使用中出现焊球断裂,形成失效。
目前已经有从一层半固化片开始做三层基板的技术,虽然能够较好地得到相对于中间层金属具有对称树脂结构的三层基板,但是由于其加工从半固化片开始,基板厚度只有20um-40um,板子过薄,操作难度较大,加工中工艺难度较大,基板涨缩控制困难,因此,加工难度较大。
因此,需要一种新颖的线路埋入三层基板制造方法,通过该方法可形成对称结构的三层基板,并由此减少内应力,从而基板无翘曲。
发明内容
针对现有技术中存在的问题,本发明的一个实施例提供一种无芯基板的制造方法,包括:在第一铜箔上形成第一层导电线路;通过第一压合工艺在所述第一导电线路上压合第一半固化片和第二铜箔,其中所述第一压合工艺保持所述第一半固化片的半固化状态不变,并使所述第一半固化片的半固化绝缘树脂填充在所述第一导电线路间的间隙中;利用所述第二铜箔形成第二导电线路;通过第二压合工艺在所述第二导电线路上压合所述第二半固化片和第三铜箔,其中所述第二压合工艺使所述第一半固化片和第二半固化片固化,并使所述第二半固化片的半固化绝缘树脂填充在所述第二导电线路间的间隙中;去除所述第一铜箔和第三铜箔并进行钻孔,以形成从所述第二半固化片外表面通向所述第二导电线路的一个或多个第一盲孔以及从所述第一导电线路通向所述第二导电线路的一个或多个第二盲孔;以及填充盲孔并在所述第二半固化片上形成第三导电线路。
在本发明的实施例中,该方法还包括在第一铜箔上形成第一层导电线路之前,通过离型膜将所述第一铜箔附连到芯板上。
在本发明的实施例中,该方法还包括在所述第二导电线路上压合所述第二半固化片和第三铜箔之后,从所述离型膜将所述第一铜箔至所述第三铜箔的结构剥离所述芯板。
在本发明的实施例中,在第一铜箔上形成第一层导电线路包括:通过光刻工艺在所述第一铜箔上形成电镀掩膜;通过电镀工艺形成第一导电线路;以及去除所述电镀掩膜。
在本发明的实施例中,利用所述第二铜箔形成第二导电线路包括:通过光刻工艺在所述第二铜箔上形成刻蚀掩膜;利用刻蚀掩膜进行刻蚀工艺以形成第二导电线路。
在本发明的实施例中,去除所述第一铜箔和第三铜箔并进行钻孔包括:将所述第一铜箔和第三铜箔的厚度减薄至6μm以下;在所述第一铜箔和第三铜箔上进行激光钻孔并去除孔内胶渣,以形成从所述第二半固化片外表面通向所述第二导电线路的一个或多个第一盲孔以及从所述第一导电线路通向所述第二导电线路的一个或多个第二盲孔;将减薄的第一铜箔和第三铜箔完全去除。
在本发明的实施例中,填充盲孔并在所述第二半固化片上形成第三导电线路包括:在所述第一半固化片和第二半固化片的表面上形成电镀种子层;通过光刻工艺在所述电镀种子层上形成电镀掩膜和电镀窗口;通过电镀,在电镀窗口内填充盲孔并形成第三导电线路;去除电镀掩膜;以及通过闪蚀法去除电镀掩膜下方的电镀种子层。
在本发明的实施例中,通过化学镀铜形成所述电镀种子层,所述化学镀铜包括中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜、水洗,而不包括中和前的蓬松,除胶。
本发明的另一个实施例提供一种三层无芯基板,包括:第一层导电线路,所述第一层导电线路埋入在第一层绝缘树脂中,并且所述第一层导电线路的第一表面与所述第一层绝缘树脂的第一表面齐平;第二层导电线路,所述第二层导电线路埋入在第二层绝缘树脂中,所述第二层绝缘树脂的第一表面层叠在所述第一层绝缘树脂的第二表面上,并且所述第二层导电线路的第一表面与所述第二层绝缘树脂的第一表面齐平,其中所述第一层绝缘树脂的第二表面与所述第一层绝缘树脂的第一表面相对;第三层导电线路,所述第三层导电线路在所述第二层绝缘树脂的第二表面齐平,其中所述第二层绝缘树脂的第二表面与所述第二层绝缘树脂的第一表面相对;将所述第一层导电线路与所述第二层导电线路电连接的一个或多个第一盲孔;以及将所述第二层导电线路与所述第三层导电线路电连接的一个或多个第二盲孔。
在本发明的另一个实施例中,第一层导电线路的最小线宽线距小于15μm/15μm,线路的厚度在18μm至20μm的范围内;所述第三层导电线路的最小线宽线距小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
与现有技术相比,本发明所提供的三层无芯基板可减低基板厚度,因为采用导电线路压合埋入两侧半固化片技术,使得三层金属最大限度利用半固化片树脂的填充作用,可以有效降低三层基板的最终厚度。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1A至图1T示出了根据本发明的一个实施例的制造三层无芯基板的过程的剖面示意图。
图2示出了根据本发明的一个实施例的制造三层无芯基板的流程图200。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下实施各实施例或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
为了克服常规的三层高密度封装基板结构不对称,具有高成本和高翘曲度的问题,本发明的一个实施例提供一种三层无芯基板制造方法,最外层线路有一层采用埋入线路方式加工,两层树脂在相同的固化条件下进行固化,有效减少了由于两层树脂压合条件不同造成的内部应力差异所形成三层板翘曲严重的问题。三层间的通孔通过中间层金属层分隔成两个背对背的盲孔,使得加工中难以实现的通孔电镀用盲孔电镀的方法完成,简化工艺,降低工艺难度,具有生产效率高,低成本,低翘曲度的优点,有利于生产。
图1A至图1T示出了根据本发明的一个实施例的制造三层无芯基板的过程的剖面示意图。图2示出了根据本发明的一个实施例的制造三层无芯基板的流程图200。
首先,在步骤210,提供一张表面带有超薄铜箔102的芯板101作为承载板,通过离型膜103将第一铜箔104附连到超薄铜箔102上,然后对第一铜箔104的表面进行粗化处理,如图1A所示。
在本发明的实施例中,超薄铜箔102的厚度在2μm至3μm的范围内。第一铜箔104作为支撑铜箔,其厚度大约为18μm。可在芯片101的上下两面同时附连两张第一铜箔104,并进行后续的处理,这样通过一次加工可加工两张三层无芯基板,加工完成后将两张三层无芯基板与芯片101分离,芯片101可以重复用于基板加工,从而节省材料,降低成本。在后续的说明中,以在芯板101的双面进行加工为例进行描述,然而本领域的技术人员应该认识到,本发明的范围不限于此,也可仅在芯板101的一个面上进行本发明公开的方法。
接下来,在步骤220,在第一铜箔104上形成第一层导电线路。在本发明的实施例中,可通过光刻电镀工艺来形成第一导电线路。首先,如图1B所示,通过光刻工艺在第一铜箔104上形成电镀掩膜105。具体光刻工艺可以通过干胶贴膜或者光刻胶旋涂,再通过后续的曝光、显影等工艺实现,以确保在非线路区域形成电镀掩膜。然后,通过电镀工艺形成第一导电线路106,如图1C所示。在通常工艺中,一般为镀铜,然而本领域的技术人员应该意识到,但本发明的保护范围不限于此,例如,也可以电镀其他导电材料以形成导电线路。通过图形电镀工艺形成的第一导电线路106可以是高密度金属线路,在后续的加工中,将其埋入树脂中。接下来,如图1D所示,去除光刻胶电镀掩膜105,从而完成第一导电线路106的加工。在本发明的实施例中,第一导电线路106的最小线宽线距可小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
接下来,在步骤230,在第一导电线路106上低温压合第一半固化片107和第二铜箔108。半固化片指的是:树脂胶液经热处理(预烘)后,树脂进入B阶段而制成的薄片材料,半固化片在低温加热下具有一定的流动性,而半固化片在一定的高温加压下会软化,冷却后会反应固化。
第一半固化片107的材料为半固化绝缘材料,可选用结构中包含玻纤布和半固化树脂以及树脂填料颗粒的BT或FR4半固化片,也可选用结构中不含增强材料的ABF半固化片或其他所有电路板材料的半固化绝缘树脂片。
在本发明的具体实施例中,低温压合第一半固化片107和第二铜箔108时温度90℃到120℃之间,以保持半固化片的半固化状态不变,同时使半固化绝缘树脂填充在第一导电线路106间的间隙,如图1E所示。压合可以使用真空压膜机压合或者在层压机中低温压合,确保半固化片处于半固化状态。除该种方法之外,本领域技术人员应该理解到,也可以通过其他现有工艺和现有基板材料制作形成具备半固化性能,并满足后续加工工艺机械支撑或其要求的半固化片,以上说明不能作为对本发明技术方案的限制。
接下来,在步骤240,利用第二铜箔108形成第二导电线路。在本发明的实施例中,可通过减成法利用第二铜箔108上形成第二导电线路。首先,如图1F所示,通过光刻工艺在第二铜箔108上形成刻蚀掩膜109。然后,通过刻蚀工艺形成第二导电线路110,如图1G所示。具体刻蚀工艺可包括但不限于干法刻蚀工艺和湿法刻蚀工艺。在后续的加工中,第二导电线路110被埋入树脂中。接下来,如图1H所示,去除刻蚀掩膜109,从而完成第二导电线路110的加工。
在步骤250,在第二导电线路110上高温压合第二半固化片111和第三铜箔112。在本发明的实施例中,高温压合可以使用真空压膜机压合或者在层压机中进行压合,在高温压合过程中,第一半固化片107和第二半固化片111在加热加压下会软化,使半固化绝缘树脂填充在第二导电线路110间的间隙,冷却后第一半固化片107和第二半固化片111一同固化,如图1I所示,在芯板101的两侧形成两个三层结构。
在步骤260,将芯板101两侧的三层结构从离型膜103分离,形成两个三层金属的无芯板结构,如图1J所示。
在步骤270,去除第一铜箔104和第三铜箔112并进行钻孔,形成从第二半固化片111外表面通向第二导电线路110的盲孔113以及从第一导电线路106通向第二导电线路110的盲孔114。在本发明的实施例中,首先,将第一铜箔104和第三铜箔112的厚度减薄至6μm以下,如图1K所示。然后,在第一铜箔104和第三铜箔112上进行激光钻孔并去除孔内胶渣,形成从第三铜箔112通向第二导电线路110的盲孔113以及从第一铜箔104通向第二导电线路110的盲孔114,如图1L所示。然后将减薄的第一铜箔104和第三铜箔112完全去除,如图1M所示。在钻孔过程中保留减薄的第一铜箔104和第三铜箔112的作用包括:a)在钻孔中起到对基板表面树脂层表面和线路的保护,以免外力损伤;b)钻孔后,通孔内需要做除胶渣处理,在除胶渣过程中,铜层保护基板表面的树脂层不被除胶渣溶液腐蚀。
在步骤280,填充盲孔并形成第三导电线路。在本发明的实施例中,在已去除第一铜箔104和第三铜箔112的上下两层半固化片107和111的外表面沉积形成电镀种子层115,如图1N所示。在通常工艺中,一般通过化学镀铜以形成铜电镀种子层。然而本领域的技术人员应该意识到,但本发明的保护范围不限于此,例如,也可以通过溅射等其他已知工艺形成铜电镀种子层或其他线路电镀种子层。此外,常规的化学镀铜工艺包括:蓬松,除胶、中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜,水洗等步骤,但本发明所述方法在半固化片表面进行化学镀铜,不做除胶和蓬松工序,仅做:中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜,水洗。其目的是防止改变半固化片表面的粗糙度,从而提高后续制造的线路与半固化片间的结合力。与现有技术的化学镀铜工艺相比,本发明公开的化学镀铜工艺不仅简化工艺步骤,而且获得了性能更好的结构。
接下来,如图1O所示,通过光刻工艺在电镀种子层115上形成电镀掩膜116和电镀窗口117。具体光刻工艺可以通过干胶贴膜或者光刻胶旋涂,再通过后续的曝光、显影等工艺实现,以确保在非线路区域形成电镀掩膜。
然后,如图1P所示,对形成电镀掩膜116和电镀窗口117的半固化片基板进行电镀,填充盲孔并形成第三导电线路118。在通常工艺中,一般为镀铜,然而本领域的技术人员应该意识到,但本发明的保护范围不限于此,例如,也可以电镀其他导电材料以形成导电线路。
接下来,如图1Q所示,去除电镀掩膜116。裸露出导电线路118和前述的电镀种子层115。
然后,如图1R所示,通过闪蚀法去除电镀掩膜116下方的种子层115。闪蚀法主要通过控制刻蚀时间等参数快速去除种子层,以减少对导电线路的过度腐蚀,具体工艺不再详细描述。在本发明的实施例中,通过上述工艺形成的线路的最小线宽线距可小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
最后,在步骤290,在第一导电线路106和第三导电线路118的表面上形成阻焊层和焊盘区,并在焊盘区的导电线路表面上形成表面保护层。在本发明的实施例中,分别第一导电线路106和第三导电线路118的表面上制作阻焊层119,并形成电极窗口120,如图1S所示。在本发明的实施例中,本领域的技术人员可根据实际需要选择适当的工艺来形成阻焊层119。例如,可通过丝网印刷绿油来形成阻焊层119,或者可通过热压干模型绿油并进行光刻来形成阻焊层119和电极窗口120。
接下来,如图1T所示,在电极窗口120上形成表面涂覆层121。在本发明的实施例中,本领域的技术人员可根据实际需要选择NiAu、NiPdAu、防氧化有机薄膜、喷锡等作为表面涂层。
上面结合图1A至图1T以及图2介绍了三层无芯基板制造过程,一方面提高了加工效率,另一方面提高了基板加工的起始结构的厚度,使得加工工艺更容易控制,减少加工操作带来的问题,有利于良率的改善。同时,三层金属间的两层半固化树脂同时固化,形成三层金属板结构,使得两层树脂的固化条件相同,有效减小基板中树脂固化条件不同带来的应力不同形成的基板翘曲问题。
在图1T所示的三层无芯基板中,三层线路106、110、118和中间的两层绝缘树脂相对于中间层金属在力学结构上是对称的,因此,最终形成的三层结构中树脂的应力很小。通过对双面布线覆铜率和合理设计可以形成和有芯对称基板一样低翘曲的基板。从而消除基板内应力,基板无翘曲。三层线路106、110、118间的电连接通过分别连接第一导电线路和第二导电线路的电镀盲孔以及连接第二导电线路和第三导电线路的电镀盲孔来实现。通过本发明的方案,将单层板的通孔转化成两个背靠背的盲孔进行电镀,使得原来的通孔电镀转化为盲孔电镀,降低了通孔填充电镀的工艺难度。
在本发明的三层无芯基板制造过程中,一次加工形成两块无芯基板,提高加工效率,降低成本,使无芯基板成本大幅度降低。
与现有技术的三层无芯基板相比,本发明所提供的三层无芯基板可减低基板厚度,因为采用导电线路压合埋入两侧半固化片技术,使得三层金属最大限度利用半固化片树脂的填充作用,可以有效降低三层基板的最终厚度。
本发明还具有易操作,降低工艺难度的优点:采用铜箔承载结构使得加工起始结构的厚度大幅度提高,提高了加工的可操作性,使得工艺更易于控制,有效改善良率。
本发明的第一导电线路采用埋入线路技术,有效提高这层线路的结合力,避免细线路加工中半加成SAP工艺中钯残留导致线路间绝缘阻抗低,需要进行除钯处理的问题,减少了工艺步骤,降低工艺成本。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种无芯基板的制造方法,包括:
在第一铜箔上形成第一层导电线路;
通过第一压合工艺在所述第一导电线路上压合第一半固化片和第二铜箔,其中所述第一压合工艺保持所述第一半固化片的半固化状态不变,并使所述第一半固化片的半固化绝缘树脂填充在所述第一导电线路间的间隙中;
利用所述第二铜箔形成第二导电线路;
通过第二压合工艺在所述第二导电线路上压合所述第二半固化片和第三铜箔,其中所述第二压合工艺使所述第一半固化片和第二半固化片固化,并使所述第二半固化片的半固化绝缘树脂填充在所述第二导电线路间的间隙中;
去除所述第一铜箔和第三铜箔并进行钻孔,以形成从所述第二半固化片外表面通向所述第二导电线路的一个或多个第一盲孔以及从所述第一导电线路通向所述第二导电线路的一个或多个第二盲孔;以及
填充盲孔并在所述第二半固化片上形成第三导电线路。
2.如权利要求1所述的方法,其特征在于,还包括在第一铜箔上形成第一层导电线路之前,通过离型膜将所述第一铜箔附连到芯板上。
3.如权利要求2所述的方法,其特征在于,还包括在所述第二导电线路上压合所述第二半固化片和第三铜箔之后,从所述离型膜将所述第一铜箔至所述第三铜箔的结构剥离所述芯板。
4.如权利要求1所述的方法,其特征在于,所述在第一铜箔上形成第一层导电线路包括:
通过光刻工艺在所述第一铜箔上形成电镀掩膜;
通过电镀工艺形成第一导电线路;以及
去除所述电镀掩膜。
5.如权利要求1所述的方法,其特征在于,所述利用所述第二铜箔形成第二导电线路包括:
通过光刻工艺在所述第二铜箔上形成刻蚀掩膜;
利用刻蚀掩膜进行刻蚀工艺以形成第二导电线路。
6.如权利要求1所述的方法,其特征在于,所述去除所述第一铜箔和第三铜箔并进行钻孔包括:
将所述第一铜箔和第三铜箔的厚度减薄至6μm以下;
在所述第一铜箔和第三铜箔上进行激光钻孔并去除孔内胶渣,以形成从所述第二半固化片外表面通向所述第二导电线路的一个或多个第一盲孔以及从所述第一导电线路通向所述第二导电线路的一个或多个第二盲孔;
将减薄的第一铜箔和第三铜箔完全去除。
7.如权利要求1所述的方法,其特征在于,所述填充盲孔并在所述第二半固化片上形成第三导电线路包括:
在所述第一半固化片和第二半固化片的表面上形成电镀种子层;
通过光刻工艺在所述电镀种子层上形成电镀掩膜和电镀窗口;
通过电镀,在电镀窗口内填充盲孔并形成第三导电线路;
去除电镀掩膜;以及
通过闪蚀法去除电镀掩膜下方的电镀种子层。
8.如权利要求7所述的方法,其特征在于,通过化学镀铜形成所述电镀种子层,所述化学镀铜包括中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜、水洗,而不包括中和前的蓬松,除胶。
9.一种三层无芯基板,包括:
第一层导电线路,所述第一层导电线路埋入在第一层绝缘树脂中,并且所述第一层导电线路的第一表面与所述第一层绝缘树脂的第一表面齐平;
第二层导电线路,所述第二层导电线路埋入在第二层绝缘树脂中,所述第二层绝缘树脂的第一表面层叠在所述第一层绝缘树脂的第二表面上,并且所述第二层导电线路的第一表面与所述第二层绝缘树脂的第一表面齐平,其中所述第一层绝缘树脂的第二表面与所述第一层绝缘树脂的第一表面相对;
第三层导电线路,所述第三层导电线路在所述第二层绝缘树脂的第二表面齐平,其中所述第二层绝缘树脂的第二表面与所述第二层绝缘树脂的第一表面相对;
将所述第一层导电线路与所述第二层导电线路电连接的一个或多个第一盲孔;以及
将所述第二层导电线路与所述第三层导电线路电连接的一个或多个第二盲孔。
10.如权利要求9所述三层无芯基板,其特征在于,所述第一层导电线路的最小线宽线距小于15μm/15μm,线路的厚度在18μm至20μm的范围内;所述第三层导电线路的最小线宽线距小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
CN201710515562.3A 2017-06-29 2017-06-29 一种无芯基板的结构及其制造方法 Pending CN107146762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710515562.3A CN107146762A (zh) 2017-06-29 2017-06-29 一种无芯基板的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710515562.3A CN107146762A (zh) 2017-06-29 2017-06-29 一种无芯基板的结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107146762A true CN107146762A (zh) 2017-09-08

Family

ID=59785061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710515562.3A Pending CN107146762A (zh) 2017-06-29 2017-06-29 一种无芯基板的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107146762A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244597A (zh) * 2014-09-22 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种对称结构的无芯基板的制备方法
CN104701189A (zh) * 2014-12-29 2015-06-10 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
CN105960099A (zh) * 2016-06-08 2016-09-21 华进半导体封装先导技术研发中心有限公司 低成本三层基板制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244597A (zh) * 2014-09-22 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种对称结构的无芯基板的制备方法
CN104701189A (zh) * 2014-12-29 2015-06-10 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
CN105960099A (zh) * 2016-06-08 2016-09-21 华进半导体封装先导技术研发中心有限公司 低成本三层基板制造方法

Similar Documents

Publication Publication Date Title
JP4658974B2 (ja) キャビティの形成された基板製造方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
TW201436164A (zh) 用於半導體封裝之基體及其形成方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
CN105960099B (zh) 三层基板制造方法
JP2008172076A (ja) 多層配線基板の製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JP2002050871A (ja) ビルドアップ回路基板およびその製造方法
CN107146781A (zh) 一种用于bot封装的双面有芯板结构及其制造方法
JP2018026437A (ja) 配線基板及びその製造方法
KR101156917B1 (ko) 반도체 패키지 기판 및 그 제조방법
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2013512581A (ja) プリント回路基板及びその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2012084826A (ja) 半導体パッケージの製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
CN102751267A (zh) 用于堆叠的半导体封装构造及其制造方法
CN107146762A (zh) 一种无芯基板的结构及其制造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3963620B2 (ja) 半導体チップ及びその製造方法
CN104425431B (zh) 基板结构、封装结构及其制造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170908

RJ01 Rejection of invention patent application after publication