CN107134435A - 指纹感测封装模组及其制造方法 - Google Patents

指纹感测封装模组及其制造方法 Download PDF

Info

Publication number
CN107134435A
CN107134435A CN201610111391.3A CN201610111391A CN107134435A CN 107134435 A CN107134435 A CN 107134435A CN 201610111391 A CN201610111391 A CN 201610111391A CN 107134435 A CN107134435 A CN 107134435A
Authority
CN
China
Prior art keywords
fingerprint sensing
layer
circuit board
encapsulation module
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610111391.3A
Other languages
English (en)
Inventor
林炜挺
郭师群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J Metrics Technology Co Ltd
Original Assignee
J Metrics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Metrics Technology Co Ltd filed Critical J Metrics Technology Co Ltd
Priority to CN201610111391.3A priority Critical patent/CN107134435A/zh
Publication of CN107134435A publication Critical patent/CN107134435A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

一种指纹感测封装模组包括覆盖层、黏着层、电路板、指纹感测晶片、导电图案层及封装体。黏着层位于覆盖层上。电路板具有第一表面，电路板包括多个位于第一表面的接垫，电路板之第一表面透过黏着层设置于覆盖层上，电路板具有至少一槽孔。指纹感测晶片具有感测面且包括多个位于感测面的接点，指纹感测晶片之感测面透过黏着层设置于覆盖层上且容置于槽孔内。导电图案层位于第一表面及感测面上，以电性连接这些接垫以及这些接点。封装体至少部分位于槽孔内以覆盖指纹感测晶片。

Description

指纹感测封装模组及其制造方法
技术领域
一种指纹感测封装模组及其制造方法，特别是指一种具有覆盖层之指纹感测封装模组。
背景技术
随着科技的发展，行动电话、个人笔记型电脑或平板等电子装置已经成为了生活中必备之工具，而这些电子系统内部储存的资讯如通讯录、相片等日异增加，已然具有相当个人化的特点。为避免重要资讯遭到遗失或是盗用等情况，如今指纹感测封装模组已广泛地运用于电子装置。
目前常见的指纹感测封装模组是将指纹感测晶片透过打线方式(wire bonding)电性连接至电路基板上，而后使用封装材料覆盖。一般而言，在封装工序中，封装材料的厚度须高于打线之弧高，以免使用者触碰感测时打线因受力而断裂。然而，如此将使得封装模组的整体体积大且厚度厚，故较不易进一步降低电子装置整体厚度。
发明内容
本发明一实施例提出一种指纹感测封装模组，包含覆盖层、导电图案层、黏着层、电路板、指纹感测晶片、导电图案层以及封装体。黏着层位于覆盖层上。电路板具有第一表面，电路板包括多个位于第一表面的接垫，电路板之第一表面透过黏着层设置于覆盖层上，电路板具有至少一槽孔。指纹感测晶片具有感测面且包括多个位于感测面的接点，指纹感测晶片之感测面透过黏着层设置于覆盖层上且容置于槽孔内。导电图案层位于第一表面及感测面上，以电性连接这些接垫以及这些接点。封装体至少部分位于槽孔内以覆盖指纹感测晶片。
本发明提出一种指纹感测封装模组的制造方法，包含设置电路板于一承载基板上，其中电路板具有第一表面，电路板包括多个位于第一表面的接垫，该电路板具有至少一槽孔；设置至少一指纹感测晶片于至少一槽孔内，其中指纹感测晶片具有感测面且包括多个位于感测面的接点，指纹感测晶片之感测面设置于承载基板上；填置封装体于槽孔内，且封装体至少覆盖指纹感测晶片；移除承载基板；以及形成导电图案层以电性连接接垫及接点。
综上所述，本发明实施例提供指纹感测封装模组，包括覆盖层、黏着层、电路板、指纹感测晶片、导电图案层以及封装体。具有槽孔的电路板透过黏着层配置于覆盖层上。指纹感测晶片透过黏着层配置于覆盖层上且容置于槽孔内。封装体配置于槽孔内以覆盖至少部分指纹感测晶片。电路板用以作为整体模组的支撑体，能够改善整体模组的结构强度，而内部导电环可藉由电路布线而与接垫电性连接。导电图案层用以电性连接电路板的接垫以及指纹感测晶片的接点。当手指或其他物体施力于覆盖层上，驱动讯号可透过导电图案层而由指纹感测晶片的接点传递至电路板的接垫，而再传递至电路板的内部导电环，以使指纹感测晶片透过内部导电环来输出驱动讯号以达到指纹辨识之功能。一般而言，习知之指纹感测晶片是透过打线而设置一电路基板上，且封装体需高于打线之弧高。因此，习知之指纹感测晶片封装模组之指纹感测晶片的感测面距离手指所碰触的覆盖层较远。相较于习知技术而言，藉由本发明实施例的指纹感测晶片的感测面较接近覆盖层。
本发明一实施例的指纹感测封装模组的制造方法藉由将电路板及指纹感测晶片黏附于承载基板上，其中指纹感测晶片容置于电路板的槽孔内。填置封装体于槽孔内以覆盖指纹感测晶片。而后，移除承载基板。形成导电图案层以电性连接接垫及接点。透过第二保护层来保护导电图案层。接着，藉由黏着层将覆盖层覆盖于第二保护层上，并在单体化程序中切割电路板以形成至少一指纹感测封装单体。于一实施例中，单体化后的指纹感测封装单体(亦即，指纹感测封装模组)与具有指纹辨识功能的电子装置组装时，将指纹感测封装模组设置于电子装置之盖板之通孔内，以使得使用者之手指能够触碰指纹感测封装模组的覆盖层。
另外，于本发明另一实施例的指纹感测封装模组的制造方法中，在形成第二保护层于导电图案层上的步骤后，切割电路板以形成至少一指纹感测封装单元。于一实施例中，指纹感测封装单元直接透过黏着层而设置于电子装置的触控盖板上，且透过电路板而电性连接至所述触控盖板。也就是说，所述触控盖板无须先行设置一通孔来容置指纹感测封装单元。依此，指纹感测封装单元便于直接装设于需具有指纹辨识功能的触控装置，例如是智慧型手机等。
附图说明
图1A为本发明第一实施例的指纹感测封装模组的结构示意图。
图1B为本发明第一实施例的指纹感测封装模组的部分俯视结构示意图。
图2A至2J分别是本发明一实施例的指纹感测封装模组的制造方法于各步骤所形成的示意图。
图3A至3B分别是本发明第二实施例的指纹感测封装模组的制造方法于各步骤所形成的示意图。
具体实施方式
图1A为本发明第一实施例的指纹感测封装模组的结构示意图。图1B为本发明第一实施例的指纹感测封装模组的部分俯视结构示意图。请参阅图1A及图1B，指纹感测封装模组100包括覆盖层110、黏着层120、电路板130、指纹感测晶片140、导电图案层150以及封装体160。黏着层120位于覆盖层110上。电路板130透过黏着层120附着在覆盖层110上且具有槽孔H1。指纹感测晶片140容置于槽孔H1内。导电图案层150电性连接指纹感测晶片140及电路板130。封装体160配置于槽孔H1内且覆盖指纹感测晶片140。
覆盖层110用以作为整体模组的保护盖板，可供一使用者之手指触碰。于实务上，覆盖层110可以是一可透光之基材，例如是玻璃基板、塑胶基板或是蓝宝石基板等。或者是，覆盖层110亦可以是应用于一触控装置之触控盖板。
黏着层120位于覆盖层110上。具体来说，黏着层120为一黏着材料，其具有黏性。电路板130以及指纹感测晶片140能透过黏着层120而设置于覆盖层110上。
电路板130具有第一表面S1以及相对于第一表面S1的第二表面S2，且电路板130之第一表面S1可透过黏着层120而附着于覆盖层110上。于实务上，电路板130用以实现电性连接设计以及作为整体模组的支撑体，其包括至少一介电层、电路布线(未绘示)以及多个接垫132。电路布线可分布于第一表面S1、第二表面S2或是介电层之上，用以作为元件之间电性连接的线路。接垫132位于第一表面S1上，用以与指纹感测晶片140电性连接。于实务上，接垫132可视整体电性连接需求而与至少部分的电路布线电性连接，本发明并不对此加以限制。电路板130具有槽孔H1，槽孔H1由电路板130之第一表面S1贯穿至第二表面S2。于本实施例中，槽孔H1的高度可以大于指纹感测晶片140的厚度。不过，于其他实施例中，槽孔H1的高度可以约略与指纹感测晶片140的厚度相等。另外，于本实施例中，电路板130更包括位于第一表面S1上的内部导电环134。内部导电环134为环形的电路布线图案，且环绕指纹感测晶片140。内部导电环134可藉由电路布线(例如是，图1B所示之布线136)而与接垫132电性连接。不过，本发明并不对内部导电环134与指纹感测晶片140的电性连接方式加以限定。
指纹感测晶片140容置于电路板130之槽孔H1内。指纹感测晶片140具有感测面SA，且指纹感测晶片140的感测面SA透过黏着层120附着于覆盖层110上。指纹感测晶片140包括多个位于感测面SA的接点142，这些接点142可以将指纹感测晶片140的讯号输出。
导电图案层150位于电路板130之第一表面S1以及指纹感测晶片140的感测面SA上。导电图案层150用以电性连接电路板130的接垫132以及指纹感测晶片140的接点142，从而驱动讯号可透过导电图案层150而由指纹感测晶片140的接点142传递至电路板130的接垫132，而再传递至内部导电环134，以使指纹感测晶片140透过内部导电环134来输出驱动讯号以达到指纹辨识之功能。于实务上，导电图案层150的电路布线图形可依据电路连接需求来设计，例如是导电图案层150可以是重新布线层(redistribution layer，RDL)。
于实务上，导电图案层150是藉由黄光制程而形成，因而指纹感测封装模组100可以更包括第一保护层P1以及第二保护层P2，以能够透过图案化制程而形成导电图案层150。其中，第一保护层P1覆盖于电路板130’的第一表面S1及位于其上的接垫132以及覆盖指纹感测晶片140的感测面SA及位于其上的接点142，使得第一表面S1及感测面SA平坦化。第一保护层P1具有多个开孔T1，这些开孔T1的位置对应电路板130’的接垫132及指纹感测晶片140的接点142的位置。导电图案层150位于第一保护层P1上及开孔T1内。第二保护层P2覆盖于导电图案层150以及部分的第一保护层P1上，主要使得位于第一表面S1的导电图案层150平坦化。一般来说，第一保护层P1以及第二保护层P2的材料可以是聚酰亚胺或是光阻。
封装体160至少部分位于槽孔H1内以覆盖指纹感测晶片140。具体来说，封装体160用以封装指纹感测晶片140并降低湿气侵入。封装体160的材料可以是填充胶(underfill)，透过点胶制程而填充于槽孔H1内以及指纹感测晶片140与接点142之间的间隙，并且覆盖指纹感测晶片140。或是，封装体160的材料可以是一般封装常用之环氧塑封材料(Epoxy Molding Compound，EMC)，利用压模制程来制作。
图2A至2J分别是本发明一实施例的指纹感测封装模组的制造方法于各步骤所形成的示意图。请依序配合参照图2A至2J。
首先，请参阅图2A，设置电路板130’于承载基板C1上。于实务上，施加黏性材料G1于承载基板C1的表面，以使电路板130’的第一表面S1能够附着于承载基板C1上。黏性材料G1可以是热解黏胶带、双面胶、黏性油墨或黏性涂料等，并且能够于后续处理工序中被去除。承载基板C1可以是玻璃基板、蓝宝石基板、塑胶基板等具有支撑作用的承载板。值得说明的是，电路板130’具体可为一大尺寸的电路联板(circuit substrate panel或circuit substratestrip)，前述指纹感测封装模组100的电路板130即为经过后续单体化切割的电路板130’。电路板130’具有至少一槽孔H1以及位于第一表面S1上的电路布线(未绘示)、接垫132以及内部导电环134，而内部导电环134环绕槽孔H1，且内部导电环134可藉由电路布线而电性连接至接垫132。
请参阅图2B，设置至少一指纹感测晶片140于至少一槽孔H1内。于实务上，指纹感测晶片140透过黏性材料G1而设置于承载基板C1的表面，而感测面SA以及位于感测面SA的接点142与黏性材料G1接触。
请参阅图2C，填置封装体160于槽孔H1内。封装体160至少覆盖指纹感测晶片140，以封装指纹感测晶片140并降低湿气侵入。具体来说，封装体160可以藉由点胶制程而将填充胶填充于槽孔H1内以及指纹感测晶片140与接点142之间的间隙，并且覆盖指纹感测晶片140而形成。或是，封装体160可以透过压模制程而将环氧塑封材料填置于槽孔H1内而完成。
请参阅图2D，移除承载基板C1。具体而言，去除黏性材料G1以使承载基板C1与电路板130’、指纹感测晶片140以及封装体160之间分离，而至少裸露出及位于电路板130’的第一表面S1上的接垫132以及裸露出位于指纹感测晶片140的感测面SA上的接点142。一般来说，若黏性材料G1为热解黏胶带，则可藉由加热而使热解黏胶带失去黏性，以便于剥离承载基板C1。另外，若黏性材料G1为双面胶、黏性油墨或黏性涂料等，其可以是藉由机械法去除，例如是以刮刀刮除、砂纸磨除等。或者是，黏性材料G1也可以是透过溶剂而溶蚀。本发明并不对此加以限制。
请参阅图2E，指纹感测封装模组的制造方法可以更包括形成第一保护层P1覆盖于电路板130’及指纹感测晶片140上。详细而言，在形成导电图案层150的步骤前，形成第一保护层P1来覆盖于电路板130’的第一表面S1及位于其上的接垫132以及覆盖指纹感测晶片140的感测面SA及位于其上的接点142，使得第一表面S1及感测面SA平坦化。具体而言，第一保护层P1的材料可以是聚酰亚胺(Polyimide，PI)或是光阻(photoresist)。于本实施例中，第一保护层P1的厚度可略高于接垫132和接点142的高度，本发明并不对第一保护层P1的厚度加以限制。
请参阅图2F，形成多个开孔T1于第一保护层P1。详细来说，这些开孔T1的位置对应电路板130’的接垫132及指纹感测晶片140的接点142的位置以裸露出接垫132及接点142。
请参阅图2G，形成导电材料在第一保护层P1上及开孔T1内。于实务上，喷镀(spray plating)或是注入填置导电材料在第一保护层P1上以及填满开孔T1，以形成导电层CL。
接着，请参阅图2H，透过黄光制程，图案化位于第一保护层P1上的导电层CL以形成导电图案层150。导电图案层150形成于第一保护层P1上及开孔T1内，用以电性连接接垫132和接点142。值得说明的是，于本实施例中，导电图案层150为一重新布线层，使指纹感测晶片140的线路得以重新布线于指纹感测晶片140的感测面SA的周边。
请参阅图2I，形成第二保护层P2覆盖于导电图案层150以及部分的第一保护层P1上，主要使得位于第一表面S1的导电图案层150平坦化。一般来说，第二保护层P2的材料可以是聚酰亚胺或是光阻。
请参阅图2J，形成黏着层120于第二保护层P2上。具体来说，黏着层120为一黏着材料，其具有黏性。接着，将覆盖层110’覆盖于第二保护层P2上。于本实施例中，覆盖层110’具体可为一大尺寸的可透光之基材，例如是玻璃基板、塑胶基板或是蓝宝石基板等，前述指纹感测封装模组100的覆盖层110即为经过后续单体化切割的覆盖层110’。接着，于本实施例中，切割电路板130’以形成多个指纹感测封装单元U1。于此，指纹感测封装单体M1大致上已等同于如图1A所绘示之指纹感测封装模组100。值得说明的是，于本实施例中，单体化后的指纹感测封装模组100与具有指纹辨识功能的电子装置组装时，于所述电子装置之盖板表面设置一通孔，并将指纹感测封装模组100设置于电子装置之盖板之通孔内，以使得使用者之手指能够触碰指纹感测封装模组100的覆盖层110。相较于习知技术而言，指纹感测晶片140的感测面SA能够较接近其覆盖层。
图3A至3B为本发明第二实施例的指纹感测封装模组的制造方法于各步骤所形成的示意图。请依序配合参照图3A至3B。
图3A之步骤为接续本发明第一实施例之图2I的步骤，请参阅图3A，在形成第二保护层P2覆盖于导电图案层150上的步骤后，切割电路板130’以形成多个指纹感测封装单元U1。
请参阅图3B，形成黏着层120于第二保护层P2上。接着，将覆盖层110覆盖于第二保护层P2上。于本实施例中，覆盖层110为应用于触控装置之触控盖板。于此，图1A所绘示之指纹感测封装模组100大致上已完成。值得说明的是，本实施例之指纹感测封装单元U1能够透过黏着层120而直接设置于触控盖板上，且能够透过电路板130而电性连接至所述触控盖板。也就是说，所述触控盖板无须先行设置一通孔来容置指纹感测封装单元U1。依此，透过本发明第二实施例的指纹感测封装模组的制造方法，指纹感测封装单元U1便于直接装设于需具有指纹辨识功能的触控装置，例如是智慧型手机等。相较于习知技术而言，指纹感测晶片140的感测面SA能够较接近触控盖板(亦即，覆盖层110)。
综上所述，本发明实施例提供指纹感测封装模组，包括覆盖层、黏着层、电路板、指纹感测晶片、导电图案层以及封装体。具有槽孔的电路板透过黏着层配置于覆盖层上。指纹感测晶片透过黏着层配置于覆盖层上且容置于槽孔内。封装体配置于槽孔内以覆盖至少部分指纹感测晶片。电路板用以作为整体模组的支撑体，能够改善整体模组的结构强度，而内部导电环可藉由电路布线而与接垫电性连接。导电图案层用以电性连接电路板的接垫以及指纹感测晶片的接点。当手指或其他物体施力于覆盖层上，驱动讯号可透过导电图案层而由指纹感测晶片的接点传递至电路板的接垫，而再传递至电路板的内部导电环，以使指纹感测晶片透过内部导电环来输出驱动讯号以达到指纹辨识之功能。一般而言，习知之指纹感测晶片是透过打线而设置一电路基板上，且封装体需高于打线之弧高。因此，习知之指纹感测晶片封装模组之指纹感测晶片的感测面距离手指所碰触的覆盖层较远。相较于习知技术而言，藉由本发明实施例的指纹感测晶片的感测面较接近覆盖层。
本发明第一实施例的指纹感测封装模组的制造方法藉由将电路板及指纹感测晶片黏附于承载基板上，其中指纹感测晶片容置于电路板的槽孔内。填置封装体于槽孔内以覆盖指纹感测晶片。而后，移除承载基板。形成导电图案层以电性连接接垫及接点。透过第二保护层来保护导电图案层。接着，藉由黏着层将覆盖层覆盖于第二保护层上，并在单体化程序中切割电路板以形成至少一指纹感测封装单体。于第一实施例中，单体化后的指纹感测封装单体(亦即，指纹感测封装模组)与具有指纹辨识功能的电子装置组装时，将指纹感测封装模组设置于电子装置之盖板之通孔内，以使得使用者之手指能够触碰指纹感测封装模组的覆盖层。
另外，于本发明第二实施例的指纹感测封装模组的制造方法中，在形成第二保护层于导电图案层上的步骤后，切割电路板以形成至少一指纹感测封装单元。在第二实施例中，指纹感测封装单元直接透过黏着层而设置于电子装置的触控盖板上，且透过电路板而电性连接至所述触控盖板。也就是说，所述触控盖板无须先行设置一通孔来容置指纹感测封装单元。依此，指纹感测封装单元便于直接装设于需具有指纹辨识功能的触控装置，例如是智慧型手机等。
虽然本发明的技术内容已经以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神所作些许之更动与润饰，皆应涵盖于本发明的范畴内，因此本发明之保护范围当视后附之申请专利范围所界定者为准。
【符号说明】
100 指纹感测封装模组
110、110’ 覆盖层
120 黏着层
130、130’ 电路板
132 接垫
134 内部导电环
136 布线
140 指纹感测晶片
142 接点
150 导电图案层
160 封装体
C1 承载基板
CL 导电层
G1 黏性材料
H1 槽孔
M1 指纹感测封装单体
P1 第一保护层
P2 第二保护层
S1 第一表面
S2 第二表面
SA 感测面
U1 指纹感测封装单元
T1 开孔

Claims (11)

1.一种指纹感测封装模组，包括：
一覆盖层；
一黏着层，位于该覆盖层上；
一电路板，具有一第一表面，该电路板包括多个位于该第一表面的接垫，该电路板之该第一表面透过该黏着层设置于该覆盖层上，该电路板具有至少一槽孔；
一指纹感测晶片，具有一感测面且包括多个位于该感测面的接点，该指纹感测晶片之该感测面透过该黏着层设置于该覆盖层上且容置于该槽孔内；
一导电图案层，位于该第一表面及该感测面上，以电性连接该些接垫以及该些接点；以及
一封装体，至少部分位于该槽孔内以覆盖该指纹感测晶片。
2.如请求项1所述之指纹感测封装模组，其中该电路板更包括一内部导电环，该内部导电环位于该第一表面上且环绕该指纹感测晶片，并与该指纹感测晶片电性连接。
3.如请求项1所述之指纹感测封装模组，其中该导电图案层为一重新布线层。
4.一种指纹感测封装模组的制造方法，包括：
设置一电路板于一承载基板上，其中该电路板具有一第一表面，该电路板包括多个位于该第一表面的接垫，该电路板具有至少一槽孔；
设置至少一指纹感测晶片于至少一该槽孔内，其中该指纹感测晶片具有一感测面且包括多个位于该感测面的接点，该指纹感测晶片之该感测面设置于该承载基板上；
填置一封装体于该槽孔内，且该封装体至少覆盖该指纹感测晶片；
移除该承载基板；以及
形成一导电图案层以电性连接该接垫及该接点。
5.如请求项4所述之指纹感测封装模组的制造方法，更包括：
形成该导电图案层的步骤前，形成一第一保护层覆盖于该第一表面及该感测面；以及
形成多个开孔于该第一保护层，该些开孔的位置对应该些接垫及该些接点的位置以裸露出该些接垫及该些接点，其中该导电图案层形成于该第一保护层上及该开孔内。
6.如请求项5所述之指纹感测封装模组的制造方法，其中形成该导电图案层的步骤包括：
形成导电材料于该第一保护层上及该开孔内，以形成一导电层；以及图案化位于该第一保护层上的该导电层以形成该导电图案层。
7.如请求项4所述之指纹感测封装模组的制造方法，更包括：
形成一第二保护层覆盖于该导电图案层上。
8.如请求项7所述之指纹感测封装模组的制造方法，更包括：
形成一黏着层于该第二保护层上；以及
覆盖一覆盖层于该黏着层上。
9.如请求项8所述之指纹感测封装模组的制造方法，更包括：
切割该电路板以形成至少一指纹感测封装单体。
10.如请求项7所述之指纹感测封装模组的制造方法，更包括：
在形成该第二保护层覆盖于该导电图案层的步骤后，切割该电路板以形成至少一指纹感测封装单元。
11.如请求项10所述之指纹感测封装模组的制造方法，更包括：
形成一黏着层于该第二保护层上；以及
覆盖一覆盖层于该黏着层上。
CN201610111391.3A 2016-02-29 2016-02-29 指纹感测封装模组及其制造方法 Withdrawn CN107134435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610111391.3A CN107134435A (zh) 2016-02-29 2016-02-29 指纹感测封装模组及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610111391.3A CN107134435A (zh) 2016-02-29 2016-02-29 指纹感测封装模组及其制造方法

Publications (1)

Publication Number Publication Date
CN107134435A true CN107134435A (zh) 2017-09-05

Family

ID=59721574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610111391.3A Withdrawn CN107134435A (zh) 2016-02-29 2016-02-29 指纹感测封装模组及其制造方法

Country Status (1)

Country Link
CN (1) CN107134435A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109472182A (zh) * 2017-09-08 2019-03-15 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140328523A1 (en) * 2010-05-11 2014-11-06 Xintec Inc. Chip package and method for forming the same
CN104303287A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
TW201539587A (zh) * 2014-04-03 2015-10-16 Xintex Inc 晶片封裝體的製造方法
TWM516228U (zh) * 2015-09-25 2016-01-21 Metrics Technology Co Ltd J 指紋感測封裝模組

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140328523A1 (en) * 2010-05-11 2014-11-06 Xintec Inc. Chip package and method for forming the same
CN104303287A (zh) * 2012-05-15 2015-01-21 韩国科泰高科株式会社 指纹传感器封装件及其制造方法
TW201539587A (zh) * 2014-04-03 2015-10-16 Xintex Inc 晶片封裝體的製造方法
TWM516228U (zh) * 2015-09-25 2016-01-21 Metrics Technology Co Ltd J 指紋感測封裝模組

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109472182A (zh) * 2017-09-08 2019-03-15 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法
CN109472182B (zh) * 2017-09-08 2020-09-22 茂丞科技(深圳)有限公司 晶圆级超声波芯片规模制造及封装方法

Similar Documents

Publication Publication Date Title
US20180336393A1 (en) Fingerprint sensing unit
TWI672749B (zh) 指紋識別晶片之封裝結構及封裝方法
CN205427873U (zh) 指纹感测单元及指纹感测模块
US9679188B2 (en) Fingerprint sensor packaging module and manufacturing method thereof
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
CN106558572A (zh) 指纹感测封装模块及其制造方法
CN106601629A (zh) 保护片服贴于芯片感应面的芯片封装构造
CN107785330A (zh) 封装结构及其制法
US20080217759A1 (en) Chip package substrate and structure thereof
CN205248264U (zh) 指纹感测封装模块
TWM522420U (zh) 指紋感測模組
CN205621722U (zh) 指纹感测模组
CN107910274A (zh) 一种指纹芯片的封装方法以及封装结构
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
TWI582705B (zh) 指紋感測封裝模組及其製造方法
CN107134435A (zh) 指纹感测封装模组及其制造方法
TWM516228U (zh) 指紋感測封裝模組
KR102024847B1 (ko) 센서 패키지용 코팅 장치를 이용한 센서 패키지의 제조방법
CN105205483A (zh) 指纹感测装置
US10438895B1 (en) Flexible micro-module
TWI689059B (zh) 封裝結構
CN108400095A (zh) 指纹感测模块及其制造方法
CN106158808B (zh) 电子封装件及其制法
CN107145815A (zh) 指纹辨识封装结构及其制作方法
CN108962868B (zh) 封装结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170905