CN108400095A - 指纹感测模块及其制造方法 - Google Patents

指纹感测模块及其制造方法 Download PDF

Info

Publication number
CN108400095A
CN108400095A CN201710066949.5A CN201710066949A CN108400095A CN 108400095 A CN108400095 A CN 108400095A CN 201710066949 A CN201710066949 A CN 201710066949A CN 108400095 A CN108400095 A CN 108400095A
Authority
CN
China
Prior art keywords
fingerprint sensing
circuit board
chip
packaging body
sensing chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710066949.5A
Other languages
English (en)
Inventor
林炜挺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J Metrics Technology Co Ltd
Original Assignee
J Metrics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Metrics Technology Co Ltd filed Critical J Metrics Technology Co Ltd
Priority to CN201710066949.5A priority Critical patent/CN108400095A/zh
Publication of CN108400095A publication Critical patent/CN108400095A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

一种指纹感测封装模块的制造方法包括形成预制层在电路基板上，其中，预制层包括至少一槽孔。设置至少一指纹感测芯片在槽孔内的电路基板上，其中，指纹感测芯片具有感测面，感测面位于相对于电路基板的一侧。形成封装体在槽孔内，且封装体覆盖局部的指纹感测芯片。对应预制层的槽孔的旁侧处切割以形成至少一指纹感测单元。设置覆盖层在指纹感测单元上。

Description

指纹感测模块及其制造方法
技术领域
一种指纹感测模块及其制造方法，特别是指一种具有覆盖层的指纹感测模块。
背景技术
随着科技的发展，行动电话、个人笔记型电脑或平板等电子装置已经成为了生活中必备的工具，而这些电子系统内部储存的资讯如通讯录、相片等日异增加，已然具有相当个人化的特点。为避免重要资讯遭到遗失或是盗用等情况，如今指纹感测封装模块已广泛地运用于电子装置。
目前常见的指纹感测模块是先将指纹感测芯片透过打线方式(wire bonding)电性连接至电路基板上，而后透过模具将模封材料覆盖指纹感测芯片。此外，模封材料的厚度须高在打线的弧高，以免使用者触碰感测时打线因受力而断裂。然而，习知指纹感测模块的制造方法至少须透过打线机以及模具，制程复杂。而且，习知指纹封装模块的整体体积大且厚度厚，故较不易进一步降低电子装置整体厚度。
发明内容
本发明提出一种指纹感测模块的制造方法，包含形成预制层在电路基板上，其中，预制层包括至少一槽孔。设置至少一指纹感测芯片在槽孔内的电路基板上，其中，指纹感测芯片具有感测面，感测面位于相对于电路基板的一侧。形成封装体在槽孔内，且封装体覆盖局部的指纹感测芯片。对应预制层的槽孔的旁侧处切割以形成至少一指纹感测单元。设置覆盖层在指纹感测单元上。
本发明提出一种指纹感测模块的制造方法，包含设置至少一指纹感测芯片在电路基板上，其中指纹感测芯片具有感测面，感测面位于相对于电路基板的一侧。设置封装体在电路基板上，以覆盖指纹感测芯片。切割封装体以形成至少一指纹感测单元。形成覆盖层在指纹感测单元上。
本发明一实施例提出一种指纹感测模块，包含电路基板、预制层、指纹感测芯片、封装体以及覆盖层。预制层位于电路基板上，且预制层包括至少一槽孔。指纹感测芯片设置在至少一槽孔内的电路基板上。其中指纹感测芯片具有感测面，感测面位于相对于电路基板的一侧。封装体位于槽孔内，且封装体覆盖局部的指纹感测芯片。覆盖层设置在封装体上。
综上所述，本发明实施例提供指纹感测封装模块及其制造方法。本发明的一实施例的指纹感测封装模块包括电路基板、预制层、指纹感测芯片、封装体及覆盖层。设置在电路基板上的预制层可用以作为整体模块的支撑体，而指纹感测芯片可透过表面黏着技术而容置在预制层的槽孔内。其中，预制层的厚度可以小于或是等于指纹感测芯片的高度，且封装体的厚度可以小于或等于指纹感测芯片的高度，依此，相较于习知的封装体的厚度受限于打线的弧高，指纹感测芯片的感测面能够较接近覆盖层。换言之，指纹感测芯片的感测面较接近待感测物。
此外，本发明的一实施例的指纹感测封装模块的制造方法包括设置预制层的步骤以及以点胶制程来制作封胶体的步骤，依此，相较于习知技术而言，本发明的指纹感测封装模块的制造方法较为简易，无需使用复杂的设备和繁复的步骤流程。
另外，在本发明另一实施例的指纹感测封装模块的制造方法中，可以透过点胶制程直接在指纹感测芯片上制作封胶体，而无须先设置预制层。依此，本发明的此一指纹感测封装模块的制造方法亦无需使用复杂的设备和繁复的步骤流程。
附图说明
图1A至图1E分别是本发明一实施例的指纹感测模块的制造方法在各步骤所形成的示意图。
图2A至图2D为本发明又一实施例的指纹感测模块的制造方法在各步骤所形成的示意图。
具体实施方式
图1A至图1E分别是本发明一实施例的指纹感测模块的制造方法在各步骤所形成的示意图。请依序配合参照图1A至图1E。
首先，形成预制层120在电路基板110上。请参阅图1A，详细而言，可透过一模具(未绘示)在电路基板110的表面110a上灌注模封材料，使其成形为具有至少一槽孔H1的预制层120。槽孔H1连通预制层120的上表面及下表面，也就是说，槽孔H1可暴露出电路基板110的局部的表面110a。此外，槽孔H1的径宽可以大于指纹感测芯片130的大小，以在后续工序中可用来容纳指纹感测芯片130。为避免降低指纹感测芯片130的灵敏度，在一实施例中，预制层120的厚度120h可以小于或是等于指纹感测芯片130的高度130h。电路基板110具体可为一大尺寸的电路联板(circuit substrate panel或circuit substrate strip)，且电路基板110的表面110a可视电性设计而具有接垫(未绘示)或线路(未绘示)等电路布线。实际上，这些接垫及线路可依后续的指纹感测芯片130的设置需求而设计。预制层120的材料可以是一般封装常用的模封材料，例如但不限于是环氧塑封材料(Epoxy Molding Compound，EMC)。
接着，设置至少一指纹感测芯片130在至少一槽孔H1内的电路基板110上。请参阅图1B，详细而言，指纹感测芯片130具有感测面130a以及相对于感测面130a的非感测面130b，其中，感测面130a即为指纹感测芯片130设有感测区的表面。感测面130a位于相对于电路基板110的一侧，也就是说，指纹感测芯片130的非感测面130b与电路基板110结合。在一实施例中，指纹感测芯片130可以包括硅通孔电极(through silicon via，TSV)(未绘示)，硅通孔电极可将感测面130a上的电性接点电性导通至非感测面130b。在此实施例中，指纹感测芯片130可以透过表面黏着技术(surface mount technology，SMT)而将指纹感测芯片130的非感测面130b以凸块、锡膏(solder paste)或锡球T1等而黏着在电路基板110的表面。
接着，形成封装体140在槽孔H1内。请参阅图1C，详细来说，封装体140可以为液态封胶材料或填充胶材(underfill)，且藉由点胶制程(dispensing)而将封装体140填充在槽孔H1内以及指纹感测芯片130与锡球T1之间的间隙，并且覆盖局部的指纹感测芯片130。需说明的是，为避免降低指纹感测芯片130的灵敏度，在一实施例中，封装体140的厚度140h可以小于或等于指纹感测芯片130的高度130h。换言之，封装体140可以裸露出指纹感测芯片130的感测面130a。
接着，进行单元化工序。请参阅图1D，对应预制层120的槽孔H1旁侧处进行切割，以形成至少一指纹感测单元U1。指纹感测单元U1系定义为所欲在此单元化工序中获得的单元。值得一提的是，可以透过刀具或是使用雷射来切割封装体140与电路基板110，以进行单元化工序。
而后，设置覆盖层150在指纹感测单元U1上。请参阅图1E，具体来说，将黏性材料(未绘示)施加在指纹感测单元U1的封装体140的表面或是覆盖层150的表面，而后藉由黏性材料将覆盖层150黏附在指纹感测单元U1的封装体140上。黏性材料可以是但不限在双面胶、液态胶、黏性油墨或黏性涂料等。此外，指纹感测模块的制造方法的此一实施例可以更包括形成色彩层C1在覆盖层150上的步骤，也就是说，可以先在覆盖层150涂布色彩层C1后，再将黏性材料形成在色彩层C1的表面或是指纹感测单元U1的封装体140的表面，以将具有色彩层C1的覆盖层150附着在指纹感测单元U1上。需说明的是，覆盖层150用以提供一使用者的手指触碰。在一实施例中，覆盖层150可以是一可透光的基材，例如是玻璃基板、塑胶基板、蓝宝石基板或是应用在一触控装置的触控盖板等，因而能显示出位于覆盖层150下方色彩层C1的颜色。在此，指纹感测模块100大致上已形成。
图2A至图2D为本发明又一实施例的指纹感测模块的制造方法在各步骤所形成的示意图。请依序参照图2A至图2D。
首先，设置至少一指纹感测芯片130在电路基板110上。请参阅图2A，详细而言，指纹感测芯片130的感测面130a位于相对于电路基板110的一侧，指纹感测芯片130的非感测面130b与电路基板110结合。在一实施例中，指纹感测芯片130可以包括硅通孔电极(未绘示)，硅通孔电极可将感测面130a上的电性接点电性导通至非感测面130b。在此实施例中，指纹感测芯片130可以透过表面黏着技术而将指纹感测芯片130的非感测面130b以凸块、锡膏或锡球T1等而黏着在电路基板110的表面。
接着，请参阅图2B，设置封装体140在电路基板110上，以覆盖指纹感测芯片130。在此实施例中，封装体140的材料可以是填充胶(underfill)，透过点胶制程而附着在电路基板110上且覆盖局部的指纹感测芯片130。不过，在其他实施例中，封装体140的材料可以是具黏性的预浸材料层(Preimpregnated Material)，例如是但不限在环氧树脂(Epoxyresin)、玻璃纤维预浸材(Glass fiber prepreg)、碳纤维预浸材(Carbon fiber prepreg)等材料。封装体140具有黏性，可以直接黏附在电路基板110上且覆盖指纹感测芯片130。需说明的是，为避免降低指纹感测芯片130的灵敏度，在一实施例中，封装体140的厚度140h可以小于或等于指纹感测芯片130的高度130h。换言之，封装体140可以裸露出指纹感测芯片130的感测面130a。
接着，进行单元化工序，请参阅图2C，切割封装体140以形成至少一指纹感测单元U2。详细而言，可以透过刀具或是使用雷射对应封装体140的上表面来切割封装体140与电路基板110，使得每一指纹感测单元U2至少包括一个指纹感测芯片130，以进行单元化工序。指纹感测单元U2系定义为在此实施例的单元化工序中所获得的单元。由于此一实施例并未包括形成预制层120在电路基板110的步骤，因此指纹感测单元U2和指纹感测单元U12之间存有差异。其中，指纹感测单元U2与指纹感测单元U12的差异在在指纹感测单元U1具有预制层120。
而后，将覆盖层150设置在指纹感测单元U2上。请参阅图2D，将黏性材料A1施加在指纹感测单元U2的封装体140的表面或是覆盖层150的表面，而后藉由黏性材料A1将覆盖层150黏附在指纹感测单元U2的封装体160上。黏性材料A1可以是但不限于双面胶、液态胶、黏性油墨或黏性涂料等。此外，指纹感测模块的制造方法的此一实施例可以更包括形成色彩层C1在覆盖层150上的步骤，也就是说，可以先在覆盖层150涂布色彩层C1后，再将黏性材料A1形成在色彩层C1的表面或是指纹感测单元U1的封装体140的表面，以将具有色彩层C1的覆盖层150附着在指纹感测单元U1上。需说明的是，覆盖层150用以提供一使用者的手指触碰。在一实施例中，覆盖层150可以是一可透光的基材，例如是玻璃基板、塑胶基板、蓝宝石基板或是应用在一触控装置的触控盖板等，因而能显示出位于覆盖层150下方色彩层C1的颜色。在此，指纹感测模块200大致上已形成。
综上所述，本发明实施例提供指纹感测封装模块及其制造方法。本发明的一实施例的指纹感测封装模块包括电路基板、预制层、指纹感测芯片、封装体及覆盖层。设置在电路基板上的预制层可用以作为整体模块的支撑体，而指纹感测芯片可透过表面黏着技术而容置在预制层的槽孔内。其中，预制层的厚度可以小于或是等于指纹感测芯片的高度，且封装体的厚度可以小于或等于指纹感测芯片的高度，依此，相较于习知的封装体的厚度受限于打线的弧高，指纹感测芯片的感测面能够较接近覆盖层。换言之，指纹感测芯片的感测面较接近待感测物。
此外，本发明的一实施例的指纹感测封装模块的制造方法包括设置预制层的步骤以及以点胶制程来制作封胶体的步骤，依此，相较在习知技术而言，本发明的指纹感测封装模块的制造方法较为简易，无需使用复杂的设备和繁复的步骤流程。
另外，在本发明另一实施例的指纹感测封装模块的制造方法中，可以透过点胶制程直接在指纹感测芯片上制作封胶体，而无须先设置预制层。依此，本发明的此一指纹感测封装模块的制造方法亦无需使用复杂的设备和繁复的步骤流程。
虽然本发明的技术内容已经以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神所作些许的更动与润饰，皆应涵盖在本发明的范畴内，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
【符号说明】
100、200 指纹感测模块
110 电路基板
110a 表面
120 预制层
120h 厚度
130 指纹感测芯片
130a 感测面
130b 非感测面
130h 高度
140 封装体
140h 厚度
150 覆盖层
A1 黏性材料
C1 色彩层
H1 槽孔
U1、U2 指纹感测单元
T1 锡球

Claims (10)

1.一种指纹感测模块的制造方法，包括：
在一电路基板上形成一预制层，其中，该预制层包括至少一槽孔；
在该至少一槽孔内的该电路基板上设置至少一指纹感测芯片，其中该指纹感测芯片具有一感测面，该感测面位于相对于该电路基板的一侧；
在该槽孔内形成一封装体，且该封装体覆盖局部的该指纹感测芯片；
对应该预制层的该槽孔的旁侧处切割以形成至少一指纹感测单元；以及
在该指纹感测单元上设置一覆盖层。
2.如权利要求1所述的指纹感测模块的制造方法，其中该预制层的厚度小于该指纹感测芯片的高度。
3.如权利要求1所述的指纹感测模块的制造方法，其中该封装体的厚度小于指纹感测芯片的高度。
4.如权利要求1所述的指纹感测模块的制造方法，其中该指纹感测芯片以透过表面黏着技术的方式设置在该电路基板上。
5.一种指纹感测模块的制造方法，包括：
在一电路基板上设置至少一指纹感测芯片，其中该指纹感测芯片具有一感测面，该感测面位于相对于该电路基板的一侧；
在该电路基板上设置一封装体，以覆盖该指纹感测芯片；
切割该封装体以形成至少一指纹感测单元；以及
在该指纹感测单元上形成一覆盖层。
6.如权利要求5所述的指纹感测模块的制造方法，其中该封装体的厚度小于指纹感测芯片的高度。
7.一种指纹感测模块，包括：
一电路基板；
一预制层，位于该电路基板上，且该预制层包括至少一槽孔；
至少一指纹感测芯片，设置在该至少一槽孔内的该电路基板上，其中该指纹感测芯片具有一感测面，该感测面位于相对于该电路基板的一侧；
一封装体，位于该槽孔内，且该封装体覆盖局部的该指纹感测芯片；以及
一覆盖层，设置在该封装体上。
8.如权利要求7所述的指纹感测模块，其中该预制层的厚度小于该指纹感测芯片的高度。
9.如权利要求7所述的指纹感测模块，其中该封装体的厚度小于指纹感测芯片的高度。
10.如权利要求7所述的指纹感测模块，其中该指纹感测芯片以透过表面黏着技术的方式设置在该电路基板上。
CN201710066949.5A 2017-02-07 2017-02-07 指纹感测模块及其制造方法 Withdrawn CN108400095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710066949.5A CN108400095A (zh) 2017-02-07 2017-02-07 指纹感测模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710066949.5A CN108400095A (zh) 2017-02-07 2017-02-07 指纹感测模块及其制造方法

Publications (1)

Publication Number Publication Date
CN108400095A true CN108400095A (zh) 2018-08-14

Family

ID=63094361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710066949.5A Withdrawn CN108400095A (zh) 2017-02-07 2017-02-07 指纹感测模块及其制造方法

Country Status (1)

Country Link
CN (1) CN108400095A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113807156A (zh) * 2020-06-15 2021-12-17 义隆电子股份有限公司 用于智能卡的指纹感测芯片模块及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280577A (zh) * 2014-05-28 2016-01-27 南茂科技股份有限公司 芯片封装结构以及芯片封装结构的制作方法
CN205248264U (zh) * 2015-09-30 2016-05-18 茂丞科技股份有限公司 指纹感测封装模块
CN105655302A (zh) * 2014-10-31 2016-06-08 矽品精密工业股份有限公司 封装结构及其制法
CN205427873U (zh) * 2015-09-16 2016-08-03 茂丞科技股份有限公司 指纹感测单元及指纹感测模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280577A (zh) * 2014-05-28 2016-01-27 南茂科技股份有限公司 芯片封装结构以及芯片封装结构的制作方法
CN105655302A (zh) * 2014-10-31 2016-06-08 矽品精密工业股份有限公司 封装结构及其制法
CN205427873U (zh) * 2015-09-16 2016-08-03 茂丞科技股份有限公司 指纹感测单元及指纹感测模块
CN205248264U (zh) * 2015-09-30 2016-05-18 茂丞科技股份有限公司 指纹感测封装模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113807156A (zh) * 2020-06-15 2021-12-17 义隆电子股份有限公司 用于智能卡的指纹感测芯片模块及其封装方法

Similar Documents

Publication Publication Date Title
US10061965B2 (en) Fingerprint sensing unit and fingerprint sensing module
TWI578239B (zh) 指紋感測器與按鈕組合及製造方法
CN110875259B (zh) 半导体装置
US10157848B2 (en) Chip card module arrangement, chip card arrangement and method for producing a chip card arrangement
US10445553B2 (en) Package structure of fingerprint identification chip
US9542598B2 (en) Package structure and fabrication method thereof
CN205427873U (zh) 指纹感测单元及指纹感测模块
TWI627720B (zh) 指紋感測晶片封裝結構
US10891459B2 (en) Fingerprint sensor module and method for manufacturing a fingerprint sensor module
CN106601629A (zh) 保护片服贴于芯片感应面的芯片封装构造
US20080217759A1 (en) Chip package substrate and structure thereof
CN107785330A (zh) 封装结构及其制法
TWM343230U (en) Space minimized flash drive
CN110164824B (zh) 柔性封装结构、制作方法及具有该结构的可穿戴设备
US20210407822A1 (en) Cost-efficient fingerprint sensor component and manufacturing method
US20170073221A1 (en) Semiconductor device package and method of manufacturing the same
CN108400095A (zh) 指纹感测模块及其制造方法
CN108573200A (zh) 封装结构及其制法
KR102089620B1 (ko) 센서 패키지용 코팅 장치
TWI689059B (zh) 封裝結構
TWI575462B (zh) 指紋辨識封裝結構及其製作方法
TWI612626B (zh) 封裝結構及其製法
CN109427696A (zh) 指纹感测芯片封装结构
TW201831065A (zh) 指紋感測模組及其製造方法
US20040089956A1 (en) Encapsulated chip and procedure for its manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180814