CN107134291A - 磁性随机存取存储器（mram）和操作方法 - Google Patents

Abstract

一种存储器装置包括第一存储单元，所述第一存储单元具有第一晶体管、第二晶体管和电阻式存储元件。在读取操作期间，感测电流被引导穿过所述第二晶体管，并且所述第一晶体管用于感测在所述电阻式存储元件的第一端处的反馈电压。在写入操作期间，电流被引导穿过所述第一和第二晶体管。

Description

磁性随机存取存储器(MRAM)和操作方法

技术领域

本发明大体上涉及磁性随机存取存储器(MRAM)，且更具体来说，涉及利用具有多个晶体管和磁性隧道结(MTJ)元件的单元的MRAMS。

背景技术

一种新兴的存储器是利用磁性隧道结(MTJ)的自旋转移力矩MRAM(STT-MRAM。STT-MRAM存储器被视为与快闪存储器和其它非易失性存储器竞争。然而，从商业角度实际地说，这些存储器必须具有与当前存储器技术相当的存储器密度、可进行扩展以供后人使用、在低电压下操作、具有低电力消耗，并且具有竞争性读取/写入速度。

通过将电流传递穿过MTJ元件，使其处于低电阻状态或高电阻状态来实现存储数据。通过感测这两个状态之间的MTJ元件中的电阻差，实现对存储在存储器中的数据的读取。通常，存储单元的存储状态可通过比较所述单元状态与参考单元的状态来确定。然而，高状态和低状态之间的电阻差可能极小，这需要具有高灵敏度的感测放大器。因此，需要一种对改进的读取操作具有增加了的灵敏度的感测方法。

发明内容

根据本发明的一个方面，提供一种存储器装置，包括：第一存储单元，其包括第一晶体管、第二晶体管和电阻式存储元件，其中在读取操作期间，感测电流被引导穿过所述第二晶体管，并且所述第一晶体管用于感测在所述电阻式存储元件的第一端处的反馈电压，并且在写入操作期间，电流被引导穿过所述第一和第二晶体管。

可选地，存储器装置，另外包括：感测放大器；第二存储单元，其包括第一晶体管、第二晶体管和电阻式存储元件；字线，其耦合到所述第一和第二存储单元的所述第一和第二晶体管的控制栅极；以及源线，其耦合到所述第一和第二存储单元中的所述电阻式存储元件的第二端，其中所述第二存储单元的所述第一晶体管由所述感测放大器使用以在所述读取操作期间感测在所述第一存储单元中的所述电阻式存储元件的所述第二端处的反馈电压。

可选地，在所述读取操作期间，在所述第二存储单元的所述第一晶体管的第一电流电极处的电压与在所述第一存储单元的所述电阻式存储元件的所述第二端处的电压大致相同。

可选地，在读取操作期间，所述第一存储单元的所述第一晶体管的第一电流电极经耦合以为第三存储单元提供反馈。

可选地，所述第一存储单元紧邻地耦合到所述第二存储单元。

可选地，在所述读取操作期间，所述第二存储单元的所述第二晶体管的第一电流电极经耦合以浮动，或耦合到源电压；所述第二存储单元的所述第一和第二晶体管的第二电流电极耦合到所述第二存储单元的所述电阻式存储元件的所述第一端。

可选地，在所述读取操作期间，所述第一存储单元的所述第二晶体管的第一电流电极耦合到感测电压；所述第一存储单元的所述第一和第二晶体管的第二电流电极耦合到所述第一存储单元的所述电阻式存储元件的所述第一端。

可选地，所述第一和第二存储单元的所述电阻式存储元件包括磁性隧道结。

可选地，在所述读取操作期间，在所述第一存储单元中的所述电阻式存储元件的所述第二端处的所述反馈电压用于调整提供到所述第一存储单元的电流。

可选地，存储器装置另外包括：在所述感测放大器中的第一电容器，所述电容器耦合到在所述第一存储单元的所述电阻式存储元件的所述第一端处的所述反馈电压，其中所述第一电容器为在所述第一存储单元的所述电阻式存储元件的所述第一端处的所述反馈电压提供高阻抗路径。

可选地，存储器装置另外包括：在所述感测放大器中的放大器，其中所述第一电容器包括在所述读取操作期间耦合到所述放大器的第一输入端的第一端和耦合到所述反馈电压的第二端。

可选地，存储器装置，另外包括：在所述感测放大器中的第二电容器，所述第二电容器包括在所述读取操作期间耦合到所述放大器的第二输入端的第一端和耦合到在所述第一存储单元中的所述电阻式存储元件的所述第二端处的反馈电压的第二端。

根据本发明的第二方面，提供一种操作存储器装置的方法，包括：提供穿过第一存储单元的第一晶体管的感测电流；感测在所述第一存储单元中的第二晶体管的第一电流电极处的第一反馈电压，其中所述第一反馈电压在电阻式存储元件的第一端处，并且所述第一存储单元的所述第二晶体管的所述第一电流电极耦合到感测放大器的输入端；感测在第二存储单元的第一晶体管的第一电流电极处的第二反馈电压，其中所述第二反馈电压在所述电阻式存储元件的第二端处，并且所述第二存储单元的所述第一晶体管的所述第一电流电极耦合到所述感测放大器的另一输入端；基于所述第一和第二反馈电压，调整穿过所述第一存储单元的所述感测电流。

可选地，在读取操作期间调整所述感测电流。

可选地，该方法另外包括：将源线电压施加到所述第一存储单元的所述电阻式存储元件的所述第二端，并且施加到所述第二存储单元的电阻式存储元件的第二端。

可选地，该方法另外包括：在写入操作期间：将写入电压施加到所述第一存储单元中的所述第一和第二晶体管的所述第一电流电极，以及启用耦合到所述第一存储单元的字线。

可选地，通过以下操作调整所述感测电流：在校准阶段期间，将第一电容器预充电到参考电压；以及在感测阶段期间，将所述第一电容器的第一端耦合到所述第一存储单元中的所述第二晶体管的所述第一电流电极，其中所述第一电容器的第二端耦合到放大器的第一输入端。

可选地，该方法另外包括：在校准阶段期间，将第二电容器预充电到供电电压；以及在感测阶段期间，将所述第二电容器的第一端耦合到所述第二存储单元中的所述第一晶体管的所述第一电流电极，其中所述第二电容器的第二端耦合到所述放大器的第二输入端。

可选地，所述第一电阻式存储元件是非易失性可编程电阻器。

根据本发明的第三方面，提供一种集成电路装置，包括：存储器装置，其包括：第一存储单元，其具有第一晶体管、第二晶体管和非易失性可编程电阻器；位线，其在读取操作期间耦合到所述第一晶体管的第一电流电极；感测放大器，其包括在所述读取操作期间耦合到所述第二晶体管的第一电流电极的输入端；写入电压，其在写入操作期间耦合到所述第一和第二晶体管的所述第一电流电极；所述第一和第二晶体管的第二电流电极，其耦合到所述非易失性可编程电阻器的第一端；源线，其耦合到所述非易失性可编程电阻器的第二端；字线，其耦合到所述第一和第二晶体管的控制电极。

附图说明

本发明通过举例说明，并且不受附图限制，附图中相似标号指示类似元件。为简单和清晰性起见，示出了图式中的元件，并且所述元件不一定按比例绘制。

图1以部分框图形式和部分示意图形式示出了根据本发明的一个实施例的STT-MRAM。

图2以示意图形式示出了根据本发明的一个实施例的图1的STT-MRAM在读取操作期间的选定位单元和相邻位单元。

图3以示意图形式示出了根据本发明的一个实施例的图1的STT-MRAM在写入操作期间的选定位单元和相邻位单元。

图4和5以布局形式示出了根据本发明的实施例的STT-MRAM阵列的部分。

图6以部分框图和部分示意图形式示出了根据本发明的一个实施例的感测放大器的一部分。

图7以示意图形式示出了根据本发明的一个实施例的在校准阶段期间的图6的感测放大器。

图8以示意图形式示出了根据本发明的一个实施例的在感测阶段期间的图6的感测放大器。

具体实施方式

由于STT-MRAM的高电阻状态和低电阻状态之间的电阻差相对较小，希望改进对横跨选定存储单元中的MTJ元件的电压降的感测。这种电压降可通过感测在选定存储单元中的MTJ元件的第一端和第二端中的每一个处的电压来确定。在一个实施例中，选定存储单元和相邻(和未选)存储单元中的反馈电压用于感测横跨MTJ元件的电压降。这些反馈电压通过使用开尔文抽头(Kelvin tap)来提供，并允许精确地确定在MTJ元件的两端处的电压，而不依赖于任何寄生效应。选定存储单元中的单独路径用于提供感测电流。以此方式，可实现改进了的读取操作。并且，反馈路径和感测路径可并行用于写入操作，这可允许存储单元尺寸减小。

图1以部分框图形式和部分示意图形式示出了根据本发明的一个实施例的MRAM10。MRAM 10包括存储器阵列12、行解码器16和列电路14。存储器阵列12包括多个位单元(也被称作存储单元)，每一位单元耦合到反馈线(FB)、位线(BL)、字线(WL)和源线(SL)。每一位单元包括第一晶体管和第二晶体管，所述第一晶体管耦合到反馈线并耦合到MTJ元件的第一端，所述第二晶体管耦合到位线和MTJ元件的第一端。第一和第二晶体管的控制电极耦合到字线，MTJ元件的第二端耦合到源线。MTJ元件可实施为可变电阻器。

图1示出了存储器阵列12的N+1个位线、N+1个反馈线、第一字线WL1和第一源线SL1。在一个实施例中，阵列12的反馈线(例如，FB1、FB2、FBN和FBN+1)和阵列12的位线(例如，BL1、BL2、BLN、BLN+1)中的每一个耦合到列电路和感测放大器14，并且阵列12的每一字线(例如，WL1)和源线(例如，SL1)耦合到行解码器16。应注意，阵列12可包括任何数目的位单元，其中每一位单元包括耦合到MTJ元件的至少两个晶体管。因此，阵列12可包括任何数目的位线和反馈线，以及任何数目的字线和源线。地址和控制信号提供到行解码器16、列电路和感测放大器14中的每一个，以选择一个或多个位单元，并且指示正在执行读取存取还是写入存取。耦合到阵列12的位线的列电路提供输出数据Dout以用于读取存取，并且接收输入数据Din以用于写入存取。

图2以示意图形式示出了根据本发明的一个实施例的阵列12在读取操作期间的选定位单元20和相邻位单元22。在选定位单元20的读取操作期间，感测横跨MTJ元件的电压降以确定存储在位单元中的逻辑状态。选定位单元20包括n型晶体管24、26和MTJ元件28。晶体管24的第一电流电极耦合到第一反馈线FB1，晶体管24的第二电流电极耦合到电路节点Vr1。晶体管26的第一电流电极耦合到第一位线BL1，晶体管26的第二电流电极耦合到电路节点Vr1。晶体管24和26的控制电极耦合到第一字线WL1。MTJ元件28的第一端耦合到电路节点Vr1，MTJ元件28的第二端耦合到电路节点Vs1。相邻位单元22包括n型晶体管30、32和MTJ元件34。晶体管30的第一电流电极耦合到第二反馈线FB2，晶体管30的第二电流电极耦合到电路节点Vr2。晶体管32的第一电流电极耦合到第二位线BL2，晶体管32的第二电流电极耦合到电路节点Vr2。晶体管30和32的控制电极耦合到WL1。MTJ元件34的第一端耦合到电路节点Vr2，MTJ元件34的第二端耦合到电路节点Vs2。电路节点Vs1和Vs2耦合到第一源线SL1。在所说明的实施例中，相邻位单元22紧邻选定位单元20。可替换的是，它可能不是紧邻的。

在操作中，在读取操作期间，选定位单元20由读取地址选定。MTJ元件28为高电阻状态(HRS)对应于第一逻辑状态，MTJ元件28处于低电阻状态(LRS)对应于第二逻辑状态。感测横跨MTJ元件28的电压降以确定选定位单元20的逻辑状态。为了确定横跨MTJ元件28的电压降，感测在节点Vr1和Vr2处的电压。因此，在读取操作期间，晶体管24用作开尔文抽头，以测量在Vr1处的电压(其可被称为第一反馈电压)，因为FB1处于高阻抗状态。在读取操作期间，在相邻位单元22中，FB2处于高阻抗状态，并且晶体管30用作开尔文抽头，以测量实际施加到Vr2的电压。由于未选定位单元22用于读取操作，所以BL2也处于高阻抗状态，并且没有电流流动穿过MTJ元件34。因此，电压Vs2等于Vr2。并且，由于源线SL1的电阻在相邻位之间极小，所以Vs1基本上等于Vs2。通过将晶体管30用作相邻位单元22中的开尔文抽头，还可精确地确定在Vs1处的电压(也被称作第二反馈电压)。以此方式，在使用开尔文抽头的情况下，在Vr1和Vs1处的电压都可由感测放大器精确地感测。选定位单元20中的晶体管26用于提供穿过MTJ 28的感测电流。在读取操作期间，晶体管26的第一电流电极耦合到感测电压。因此，选定位单元20的两个分支用于读取操作。第一分支包括晶体管26，其用于提供穿过MTJ 28的电流，并且第二分支包括晶体管24，其用于感测在整个MTJ 28中的电压降。

在一个实施例中，在启用WL1之前，全部未选定位单元的反馈线和位线被预充电到Vss。这避免了在位单元中MTJ的干扰。源线SL1被设置成Vss。并且，在一个实施例中，沿着一行的N个位中的每一个共享局部源线。这些局部源线可平行于位线或垂直于位线而延行。可替换的是，未选定位单元的位线是浮动的。

在图2中所示出的配置的情况下，列电路和感测放大器14中的感测放大器使用晶体管24来感测节点Vr1处(在MTJ元件28的第一端处)的反馈电压，并使用相邻位单元22中的晶体管30来感测节点Vs1处(在MTJ元件18的第二端处)的反馈电压。例如，节点Vr1和Vr2中的每一个可耦合到列电路和感测放大器14中的感测放大器的输入端，以使得感测放大器可感测Vr1和Vr2处的电压(其中，Vs1＝Vr2)。以此方式，至少一个相邻位单元用于为选定位单元提供反馈电压。类似地，位单元20在未被选定时可为另一相邻位单元提供反馈电压。

图3以示意图形式示出了根据本发明的一个实施例的阵列12在写入操作期间的选定位单元20和相邻位单元22。在选定位单元20的写入操作期间，在第一方向上提供穿过MTJ元件28的电流以写入第一逻辑状态，并在与第一方向相对的第二方向上提供电流以写入第二逻辑状态。第一逻辑状态(例如，0)可对应于低电阻状态(LRS)，第二逻辑状态(例如，1)可对应于高电阻状态(HRS)，或反之亦然。

在第一逻辑状态是0且对应于LRS，并且第二逻辑状态是1且对应于HRS的情况下，可通过将FB1和BL1设置成高电压(Vhi)、将SL1设置成0V，并将选择电压施加到WL1，来将0写入到选定位单元20。以此方式，提供往下穿过MTJ元件28的电流，使得MTJ元件28处于LRS。当写入0时，相邻位单元22中的FB2和BL2可被设置成0V。这将Vr2保持在0V，并因此将Vs2和Vs1保持在0V，以辅助编程选定位单元20。可通过将FB1和BL1设置成0V，并将SL1设置成Vhi，来将1写入到选定位单元20。以此方式，提供向上穿过MTJ元件28的电流，使得MTJ元件28处于HRS。当写入1时，相邻位单元22中的FB2和BL2可被设置成Vhi，以辅助编程选定位单元20。施加到晶体管24和26的第一电流电极以供写入操作的电压(例如，Vhi或0V)可被称为写入电压。在一个实施例中，应注意，在启用字线之前，对反馈线、位线和源线加偏压。

对于写入操作，在选定位单元20中，并行启用晶体管24和26二者以提供穿过MTJ元件28的电流。因此，有可能将晶体管24和26设置成较小大小，因为每一晶体管只必须提供最多一半写入电流。这允许节约位单元面积。

图4和5以布局形式示出了根据本发明的实施例的MRAM阵列的部分。在图4的阵列100中，晶体管130和132对应于选定位单元，晶体管134和136对应于相邻的未选定位单元。在选定位单元中，MTJ元件122耦合到晶体管130和132，其中晶体管130和132共享扩散区108。晶体管130对应于反馈路径中的晶体管，例如晶体管24，晶体管132对应于感测路径中的晶体管，例如晶体管26。触点109提供到晶体管130的第一电流电极的接触，所述晶体管130的第一电流电极对应于反馈线，触点114提供到晶体管132的第一电流电极的接触，所述晶体管132的第一电流电极对应于位线，并且触点112提供到晶体管130和132的第二电流电极与MTJ元件122的第一端的接触。在相邻的未选定位单元中，MTJ元件124耦合到晶体管134和136，其中晶体管134和136共享扩散区110。晶体管134对应于反馈路径中的晶体管，例如晶体管30，晶体管136对应于感测路径中的晶体管，例如晶体管32。触点116提供到晶体管134的第一电流电极的接触，所述晶体管134的第一电流电极对应于反馈线，触点120提供到晶体管136的第一电流电极的接触，所述晶体管136的第一电流电极对应于位线，并且触点118提供到晶体管134和136的第二电流电极与MTJ 124的第一端的接触。MTJ元件122和124的第二端耦合到SL1。应注意，栅电极102和104对应于共同字线，例如WL1。因此，图4示出了用于布置阵列12的位单元的垂直配置。

图5示出了用于布置阵列12的位单元的水平配置。在图5的阵列200中，晶体管244和246对应于选定位单元，晶体管248和250对应于相邻的未选定位单元。在选定位单元中，MTJ元件240耦合到晶体管244和246，其中晶体管244使用有源区域208，并且晶体管246使用有源区域210。晶体管244对应于反馈路径中的晶体管，例如晶体管24，晶体管246对应于感测路径中的晶体管，例如晶体管26。触点218提供到晶体管244的第一电流电极的接触，所述晶体管244的第一电流电极对应于反馈线，触点220提供到晶体管244的第二电流电极和MTJ元件240的第一端的接触，触点224提供到晶体管246的第一电流电极的接触，并且触点226提供到晶体管246的第二电极和MTJ元件240的第一端的接触。在相邻的未选定位单元中，MTJ元件242耦合到晶体管248和250，其中晶体管248使用有源区域212，并且晶体管250使用有源区域214。晶体管248对应于反馈路径中的晶体管，例如晶体管30，晶体管250对应于感测路径中的晶体管，例如晶体管32。触点230提供到晶体管248的第一电流电极的接触，所述晶体管248的第一电流电极对应于反馈线，触点232提供到晶体管248的第二电流电极和MTJ元件242的第一端的接触，触点236提供到晶体管250的第一电流电极的接触，并且触点238提供到晶体管250的第二电极和MTJ元件242的第一端的触点。MTJ元件240和242的第二端耦合到SL1。栅极电极204对应于字线，例如WL1。

图6以部分框图和部分示意图形式示出了耦合到阵列12的位单元(例如位单元22和20)并耦合到参考单元302和304的感测放大器300的一部分，其中感测放大器300可在列电路和感测放大器14内。参考单元304具有与位单元20相同的示意图形式，并且参考单元302具有与位单元22相同的示意图形式。在位单元20和22中示出了对应于MTJ元件28和34的可变电阻器。MTJ元件28和34通过潜在电阻路径耦合到Vss(第一供电电压)。参考单元304和302中的电阻器可按需要根据MTJ元件或其它电阻器构建，以提供合适的参考电阻。感测放大器300还包括反馈放大器(FBA)306和310。参考单元304包括：电阻器，其具有耦合到Vdd(第二电源电压)的第一端；以及平行的两个p型晶体管305、307，其具有耦合到电阻器的第二端的第一电流电极，其中晶体管305的第二电流电极经耦合以向FBA 306提供P侧源线反馈信号(PSFB)。参考单元302包括：电阻器，其具有耦合到Vdd的第一端；以及平行的两个p型晶体管301、303，其具有耦合到电阻器的第二端的第一电流电极，其中晶体管301的第二电流电极经耦合以向FBA 306提供P侧数据反馈信号(PDFB)。两个晶体管303、305、301和307的控制电极耦合到反向字线(WL1巴)。参考单元302和304的电阻器的第一端通过潜在电阻路径耦合到Vdd。

感测放大器300包括p型晶体管308，其具有耦合到晶体管303的第二电流电极的第一电流电极。FBA 306经耦合以向晶体管308的控制电极提供P侧调节偏压(RP)。FBA 306还从晶体管301的第二电流电极接收P侧数据反馈信号(PDFB)。感测放大器300还包括n型晶体管312，其具有耦合到晶体管308的第二电流电极的第一电流电极和耦合到晶体管26的第一电流电极的第二电流电极。FBA 310经耦合以向晶体管312的控制电极提供N侧调节偏压(RN)。FBA310从晶体管30的第一电流电极接收N侧源线反馈信号(NSFB)，并从晶体管24的第一电流电极接收N侧数据反馈信号(NDFB)。FBA 306接收p参考信号(PREF)，FBA310接收N参考信号(NREF)。晶体管308的第二电流电极和晶体管312的第一电流电极提供反向数据输出。晶体管308和312可被称为调节晶体管。在读取期间，FBA 310、晶体管312和位单元20在经调节的反馈回路中操作，以使得RN经调整以将在MTJ元件28的第一端处的偏压Vrn1调节到偏压(NREF+NSFB)。同样地，在读取期间，FBA 306、晶体管308和参考单元302在经调节的反馈回路中操作，以使得RP经调整以将在晶体管303的第一电流电极处的偏压Vrp1调节到偏压(PREF+PSFB-Vdd)。

将参看图7和8进一步详细地描述感测放大器300的操作。FBA 306包括开关328、330、332、350、360和326、电容器322和324，以及差分放大器320。FBA310包括开关342、346、344、348、362和340、电容器338和336，以及差分放大器334。开关350的第一端耦合到电压供应器或参考PREF，其被设置成大致Vdd-NREF。开关350的第二端耦合到开关328的第一端和电容器322的第一端。开关328的第二端耦合到晶体管301的第二电流电极。电容器322的第二端耦合到放大器320的反相输入。开关330的第一端耦合到Vdd，开关330的第二端耦合到开关332的第一端和电容器324的第一端。开关332的第二端耦合到晶体管305的第一电流电极。电容器324的第二端耦合到放大器320的非反相输入。放大器320的反相输入耦合到开关326的第一端。放大器320的非反相输入耦合到开关360的第一端，并且开关360的第二端耦合到供电电压或参考VCM，其是差分放大器320和334的共模电压。放大器320的输出端耦合到开关326的第二端和晶体管308的控制电极。

在FBA 310中，开关344的第一端耦合到电压供应器，例如Vss。开关344的第二端耦合到开关342的第一端和电容器336的第一端。开关342的第二端耦合到晶体管30的第一电流电极。电容器336的第二端耦合到差分放大器334的非反相输入。开关346的第一端耦合到电压供应器或参考NREF，其可(例如)处于50到100mV范围内，开关346的第二端耦合到开关348的第一端和电容器338的第一端。开关348的第二端耦合到晶体管24的第一电流电极。电容器338的第二端耦合到差分放大器334的反相输入。差分放大器334的反相输入耦合到开关340的第一端。差分放大器334的非反相输入耦合到开关362的第一端，开关362的第二端耦合到供电电压或参考VCM。放大器334的输出端耦合到开关340的第二端和晶体管312的控制电极。

感测放大器300在两个阶段中操作：校准阶段和感测阶段。图7示出了在校准阶段期间的感测放大器300，其中开关350、330、326、340、344、360、362和346闭合。开关328、332、342和348断开。并且，晶体管308和312之间的开关352断开。在校准阶段期间，可(例如)为Vdd-NREF的PREF施加到电容器322的第一端，其中电容器322的第二端连接到通过开关326接合的差分放大器320的反相输入和输出。在校准阶段期间，Vdd施加到电容器324的第一端。因此，在校准阶段期间，电容器322被预充电到第一参考电压，并且电容器324被预充电到Vdd。差分放大器320被置于其单位增益点处。FBA 306从晶体管301和305解耦。NREF施加到电容器338的第一端，并且电容器338的第二端连接到通过开关340接合的差分放大器334的反相输入和输出。Vss施加到电容器336的第一端。因此，在校准阶段期间，电容器338被预充电到第二参考电压，电容器336被预充电到Vss。差分放大器334被置于其单元增益点处。FBA 310从晶体管30和24解耦。晶体管308和312接通，并且晶体管305、307、301、303、30、32、24和26保持闭合。

对于感测阶段，如图8中所示，在校准阶段之后，开关328、332、352、342和348闭合，而开关350、330、326、340、344、360、362和346现在断开。以此方式，电容器336的第一端耦合到晶体管30的第一电流电极，电容器338的第一端耦合到晶体管24的第一电流电极，其是在MTJ元件28的第一端处的反馈电压。电容器338为在MTJ元件28的第一端处的反馈电压提供高阻抗路径。因此，晶体管24为此反馈电压提供开尔文抽头。电容器336为在晶体管30的第二电流电极处的反馈电压(其对应于在MTJ元件34的第一端处的反馈电压)提供高阻抗路径。并且，在感测阶段期间，开关340断开，并且差分放大器334分别在其反相和非反相输入处耦合到电容器338和336的第二端。在感测阶段期间，电容器322的第一端耦合到晶体管301的第二电流电极，并且电容器324的第一端耦合到相邻单元304中的晶体管305的第二电流电极。电容器322为在晶体管301的第一电流电极处的反馈电压(其对应于在单元302中的电阻器的第二端处的反馈电压)提供高阻抗路径。电容器324为在晶体管305的第一电流电极处的反馈电压(其对应于在单元304中的电阻器的第二端处的反馈电压)提供高阻抗路径。开关326断开，并且差分放大器320的反相与非反相输入分别耦合到电容器322与324的第二端。

在感测阶段期间，在MTJ元件28的第一端处的反馈电压由在电容器338的第一端处的感测放大器300的第一输入端感测，在MTJ元件28的第二端处的反馈电压(其基本上等于在晶体管30的第一电流电极处的电压，如上文所论述)由在电容器336的第一端处的感测放大器300的第二输入端感测。在感测阶段期间，由于电容器336和338的第一端上的偏压的改变和它们相应的校准偏压之间的差，差分放大器334用以调整RN。因此，通过将MTJ元件28的第一端上的电压维持在NREF+NSFB的方式，差分放大器将调整RN以对(NDFB-NREF)+(NSFB)做出反应。因此，通过调整穿过晶体管312和26的电流，感测放大器尝试将MTJ元件28的第一和第二端之间的电压差维持在大致等于NREF的值。同样地，由于电容器322和324的第一端上的偏压的改变和它们相应的校准偏压之间的差，差分放大器320用以调整RP。因此，通过将单元302中的电阻器的第一端上的电压维持在PREF+PSFB-Vdd的方式，放大器320将调整RP以对(PDFB-PREF)+(PSFB-Vdd)做出反应。因此，如果通过调整穿过晶体管308和303的电流将PREF设置成Vdd-NREF，那么感测放大器尝试将单元302中的MTJ元件的第一和第二端之间的电压差维持在大致等于NREF的值。通过影响晶体管308和312的控制电极上的电压，在电容器336、338、324和322的第一端处的反馈电压调整穿过晶体管26和303的感测电流。在一些实施例中，可能不需要同时调整RP和RN二者以改变NSFB或PSFB。例如，如果在单元302中的MTJ元件的第一端处的偏压在感测期间一直基本上等于Vdd，那么可获得精确的感测，无需在感测期间将PSFB耦合到差分放大器320，而是替代地在感测期间仅仅将NSFB耦合到差分放大器334。

晶体管308和312之间的节点，例如在闭合的开关352处，提供存储单元20的输出。如图6中所示，输出可经由反相器提供作为数据。取决于MTJ元件28是处于HRS还是处于LRS，存储单元20的输出将是一个逻辑状态或另一逻辑状态。晶体管308和312操作以基于在晶体管308的控制电极处的RP和在晶体管312的控制电极处的RN，执行比较。

到现在为止，应了解，当感测横跨电阻式存储元件(例如，MTJ元件)的电压时，选定存储单元和相邻的未选定存储单元中的反馈电压可如何提供改进了的精确度。通过使用开尔文抽头以提供高阻抗，可更加精确地确定在MTJ元件的第一和第二端处的电压，而不依赖于任何寄生效应。应注意，选定存储单元内的单独感测路径用于提供穿过MTJ元件的感测电流。通过使用反馈路径以提供反馈电压和感测路径，可实现改进了的读取操作。并且，反馈路径和感测路径可并行用于写入操作，这可允许存储单元尺寸减小。

尽管本文中的论述集中在利用MTJ元件的STT-MRAM存储器上，但应了解，相同的单元操作、单元布局和感测方法可应用于任何电阻存储单元，其中在读取操作期间的额外容限是有益的。这可包括电阻式RAM(RRAM)、相变存储器(PCM)等等。

由于实施本发明的设备大部分由本领域的技术人员已知的电子组件和电路组成，因此为了理解和了解本发明的基本概念并且为了不混淆或偏离本发明的教示，将不会以比上文所说明的认为必要的任何更大程度阐述电路细节。

虽然本发明已相对于特定导电类型或电势的极性进行描述，但本领域的技术人员会了解到，可颠倒导电类型或电势的极性。

此外，在说明书和权利要求书中的术语“正面”、“背面”、“顶部”、“底部”、“在……上”、“在……下”等等(如果存在的话)用于描述性目的且未必用于描述永久性的相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本发明的实施例(例如)能够以不是本文中所说明或以其它方式描述的那些定向的其它定向进行操作。

在适当时，以上实施例中的一些可使用多种不同信息处理系统实施。例如，尽管图1和其论述描述示例性信息处理架构，但呈现这种示例性架构仅为了在论述本发明的各种方面时提供有用的参考。当然，出于论述的目的，所述架构的描述已被简化，并且其只是可根据本发明使用的合适架构的许多不同类型中的一种。本领域的技术人员应认识到，逻辑块之间的边界仅为说明性的，且替代实施例可合并逻辑块或电路元件，或在各种逻辑块或电路元件上强加功能性的替代分解。因此，应理解，在本文中描绘的架构仅为示例性的，并且实际上，可以实施实现相同功能性的许多其它架构。

并且，例如，在一个实施例中，所示出的系统10的元件是位于单个集成电路上或相同装置内的电路。可替换的是，系统10可包括任何数目的单独集成电路或彼此互连的单独装置。

此外，本领域的技术人员将认识到，上述操作的功能性之间的边界仅为说明性的。多个操作的功能性可以组合成单一操作，和/或单一操作的功能可分布在另外的操作中。此外，替代实施例可包括特定操作的多个实例，并且操作的次序可以在不同其它实施例中进行更改。

虽然本文中参考具体实施例描述了本发明，但是在不脱离如所附权利要求书阐述的本发明的范畴的情况下可以进行各种修改和改变。例如，根据不同配置，源线可平行或垂直于位线进行布设。因此，说明书和图式应被视为示意性而非限制性意义，并且预期所有这些修改都包括在本发明范畴内。并不意图将本文中相对于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。

如本文中所使用，术语“耦合”并不意图局限于直接耦合或机械耦合。

此外，如本文中所使用，术语“一”被定义为一个或一个以上。并且，权利要求书中例如“至少一个”和“一个或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”引入的另一权利要求要素将包含此引入的权利要求要素的任何特定权利要求限制为仅包含一个此要素的发明，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”等不定冠词时。对于定冠词的使用也是如此。

除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元件。因此，这些术语未必意图指示此类元件在时间上的优先级或其它优先级。

以下为本发明的各种实施例。

在一个实施例中，存储器装置包括第一存储单元，所述第一存储单元包括第一晶体管、第二晶体管和电阻式存储元件，其中在读取操作期间，感测电流被引导穿过第二晶体管，并且第一晶体管用于感测在电阻式存储元件的第一端处的反馈电压，以及在写入操作期间，电流被引导穿过第一和第二晶体管。在一个方面，存储器装置另外包括感测放大器；第二存储单元，其包括第一晶体管、第二晶体管和电阻式存储元件；字线，其耦合到第一和第二存储单元的第一和第二晶体管的控制栅极；以及源线，其耦合到第一和第二存储单元中的电阻式存储元件的第二端，其中第二存储单元的第一晶体管由感测放大器使用以在读取操作期间，感测在第一存储单元中的电阻式存储元件的第二端处的反馈电压。在其它方面，在读取操作期间，在第二存储单元的第一晶体管的第一电流电极处的电压与在第一存储单元的电阻式存储元件的第二端处的电压大致相同。在另一其它方面中，在读取操作期间，第一存储单元的第一晶体管的第一电流电极经耦合以为第三存储单元提供反馈。在上述实施例的另一方面，第一存储单元紧邻地耦合到第二存储单元。在其它方面，在读取操作期间，第二存储单元的第二晶体管的第一电流电极经耦合以浮动，或耦合到源电压；第二存储单元的第一和第二晶体管的第二电流电极耦合到第二存储单元的电阻式存储元件的第一端。在另一方面，在读取操作期间，第一存储单元的第二晶体管的第一电流电极耦合到感测电压；第一存储单元的第一和第二晶体管的第二电流电极耦合到第一存储单元的电阻式存储元件的第一端。在另一方面，第一和第二存储单元的电阻式存储元件包括磁性隧道结。在另一方面，在读取操作期间，在第一存储单元中的电阻式存储元件的第二端处的反馈电压用于调整提供到第一存储单元的电流。在另一方面，存储器装置另外包括在感测放大器中的第一电容器，所述电容器耦合到在第一存储单元的电阻式存储元件的第一端处的反馈电压，其中第一电容器为在第一存储单元的电阻式存储元件的第一端处的反馈电压提供高阻抗路径。在另一方面，存储器装置另外包括在感测放大器中的放大器，其中第一电容器包括在读取操作期间耦合到放大器的第一输入端的第一端和耦合到反馈电压的第二端。在另一其它方面中，存储器装置另外包括在感测放大器中的第二电容器，第二电容器包括在读取操作期间耦合到放大器的第二输入端的第一端和耦合到在第一存储单元中的电阻式存储元件的第二端处的反馈电压的第二端。

在另一实施例中，操作存储器装置的方法包括：提供穿过第一存储单元的第一晶体管的感测电流；感测在第一存储单元中的第二晶体管的第一电流电极处的第一反馈电压，其中第一反馈电压在电阻式存储元件的第一端处，并且第一存储单元的第二晶体管的第一电流电极耦合到感测放大器的输入端；感测在第二存储单元的第一晶体管的第一电流电极处的第二反馈电压，其中第二反馈电压在电阻式存储元件的第二端处，并且第二存储单元的第一晶体管的第一电流电极耦合到感测放大器的另一输入端；基于第一和第二反馈电压，调整穿过第一存储单元的感测电流。在另一实施例的一个方面中，在读取操作期间调整感测电流。在另一方面，所述方法另外包括将源线电压施加到第一存储单元的电阻式存储元件的第二端，并施加到第二存储单元的电阻式存储元件的第二端。在另一方面，所述方法另外包括，在写入操作期间：将写入电压施加到第一存储单元中的第一和第二晶体管的第一电流电极，以及启用耦合到第一存储单元的字线。在另一方面，通过以下操作调整感测电流：在校准阶段期间，将第一电容器预充电到参考电压；以及在感测阶段期间，将第一电容器的第一端耦合到第一存储单元中的第二晶体管的第一电流电极，其中第一电容器的第二端耦合到放大器的第一输入端。在其它方面，所述方法另外包括：在校准阶段期间，将第二电容器预充电到供电电压；以及在感测阶段期间，将第二电容器的第一端耦合到第二存储单元中的第一晶体管的第一电流电极，其中第二电容器的第二端耦合到放大器的第二输入端。在另一方面，第一电阻式存储元件是非易失性可编程电阻器。

在另一实施例中，集成电路装置包括存储器装置，所述存储器装置包括：第一存储单元，其具有第一晶体管、第二晶体管和非易失性可编程电阻器；位线，其在读取操作期间耦合到第一晶体管的第一电流电极；感测放大器，其包括在读取操作期间耦合到第二晶体管的第一电流电极的输入端；写入电压，其在写入操作期间耦合到第一和第二晶体管的第一电流电极；第一和第二晶体管的第二电流电极，其耦合到非易失性可编程电阻器的第一端；源线，其耦合到非易失性可编程电阻器的第二端；字线，其耦合到第一和第二晶体管的控制电极。

Claims (10)

1.一种存储器装置，其特征在于，包括：

第一存储单元，其包括第一晶体管、第二晶体管和电阻式存储元件，其中

在读取操作期间，感测电流被引导穿过所述第二晶体管，并且所述第一晶体管用于感测在所述电阻式存储元件的第一端处的反馈电压，并且

在写入操作期间，电流被引导穿过所述第一和第二晶体管。

2.根据权利要求1所述的存储器装置，其特征在于，另外包括：

感测放大器；

第二存储单元，其包括第一晶体管、第二晶体管和电阻式存储元件；

字线，其耦合到所述第一和第二存储单元的所述第一和第二晶体管的控制栅极；以及

源线，其耦合到所述第一和第二存储单元中的所述电阻式存储元件的第二端，

其中所述第二存储单元的所述第一晶体管由所述感测放大器使用以在所述读取操作期间感测在所述第一存储单元中的所述电阻式存储元件的所述第二端处的反馈电压。

3.根据权利要求2所述的存储器装置，其特征在于：

在所述读取操作期间，在所述第二存储单元的所述第一晶体管的第一电流电极处的电压与在所述第一存储单元的所述电阻式存储元件的所述第二端处的电压大致相同。

4.根据权利要求2所述的存储器装置，其特征在于：

在读取操作期间，所述第一存储单元的所述第一晶体管的第一电流电极经耦合以为第三存储单元提供反馈。

5.根据权利要求1所述的存储器装置，其特征在于：

所述第一存储单元紧邻地耦合到所述第二存储单元。

6.根据权利要求4所述的存储器装置，其特征在于：

在所述读取操作期间，所述第二存储单元的所述第二晶体管的第一电流电极经耦合以浮动，或耦合到源电压；

所述第二存储单元的所述第一和第二晶体管的第二电流电极耦合到所述第二存储单元的所述电阻式存储元件的所述第一端。

7.根据权利要求2所述的存储器装置，其特征在于：

在所述读取操作期间，所述第一存储单元的所述第二晶体管的第一电流电极耦合到感测电压；

所述第一存储单元的所述第一和第二晶体管的第二电流电极耦合到所述第一存储单元的所述电阻式存储元件的所述第一端。

8.根据权利要求2所述的存储器装置，其特征在于：

所述第一和第二存储单元的所述电阻式存储元件包括磁性隧道结。

9.一种操作存储器装置的方法，其特征在于，包括：

提供穿过第一存储单元的第一晶体管的感测电流；

感测在所述第一存储单元中的第二晶体管的第一电流电极处的第一反馈电压，其中所述第一反馈电压在电阻式存储元件的第一端处，并且所述第一存储单元的所述第二晶体管的所述第一电流电极耦合到感测放大器的输入端；

感测在第二存储单元的第一晶体管的第一电流电极处的第二反馈电压，其中所述第二反馈电压在所述电阻式存储元件的第二端处，并且所述第二存储单元的所述第一晶体管的所述第一电流电极耦合到所述感测放大器的另一输入端；

基于所述第一和第二反馈电压，调整穿过所述第一存储单元的所述感测电流。

10.一种集成电路装置，其特征在于，包括：

存储器装置，其包括：

第一存储单元，其具有第一晶体管、第二晶体管和非易失性可编程电阻器；

位线，其在读取操作期间耦合到所述第一晶体管的第一电流电极；

感测放大器，其包括在所述读取操作期间耦合到所述第二晶体管的第一电流电极的输入端；

写入电压，其在写入操作期间耦合到所述第一和第二晶体管的所述第一电流电极；

所述第一和第二晶体管的第二电流电极，其耦合到所述非易失性可编程电阻器的第一端；

源线，其耦合到所述非易失性可编程电阻器的第二端；

字线，其耦合到所述第一和第二晶体管的控制电极。