CN107112967A - 谐振器的制造方法 - Google Patents

Abstract

本发明提供一种能够有效地应对各晶圆的电阻率的偏差的谐振器的制造方法。谐振器的制造方法包括在处于简并状态的Si晶圆的表面形成Si氧化膜的步骤，Si氧化膜的厚度根据Si晶圆的杂质的掺杂量来设定。

Description

谐振器的制造方法

技术领域

本发明涉及谐振器的制造方法。

背景技术

在形成压电谐振器等谐振器之前，制造大量地掺杂有例如P(磷)等n型掺杂剂即杂质的Si(硅)的结晶块。从该结晶块切出多个晶圆，并在晶圆上规定的多个划分区域形成谐振器。然后，沿着晶圆的各划分区域的轮廓切分各划分区域从而形成谐振装置。

Si的结晶块通过例如被称作CZ法(提拉法)的制造方法，通过使单晶的Si生长从而制造成近乎圆柱形状。具体而言，使大量地掺杂有例如P等n型掺杂剂的多晶的Si加热熔融，并向熔融的Si中浸入Si棒，使Si棒边旋转边进行拉起，由此制造结晶块。

专利文献1：日本特开2010-028536号公报

已知在这样的结晶块中，结晶块的径向的外周侧的杂质的浓度比内周侧大，同时结晶块的拉起方向的底部侧的杂质的浓度比上部侧大。根据这样的杂质的浓度的分布，在结晶块中，形成随着从内周侧朝向外周侧电阻率下降的电阻率的分布，并且形成随着从上部侧朝向底部侧电阻率下降的电阻率的分布。

对于从具有这样的电阻率的分布的结晶块切出的多个晶圆，因杂质的浓度的分布，在各晶圆中电阻率出现偏差。在由这样的晶圆制造的谐振器中，因各晶圆的电阻率的偏差，在频率温度特性中产生偏差。然而，一直以来对这样的每个晶圆的电阻率的偏差没有任何应对措施。

发明内容

本发明是鉴于这样的情况完成的，其目的在于提供一种能够有效地应对各晶圆的电阻率的偏差的谐振器的制造方法。

本发明的一个方面所涉及的谐振器的制造方法包括在处于简并状态的Si晶圆的表面形成Si氧化膜的步骤，Si氧化膜的厚度根据Si晶圆的杂质的掺杂量来设定。

本发明的另一方面所涉及的谐振器的制造方法包括在处于简并状态的Si晶圆的表面形成压电薄膜的步骤，压电薄膜的厚度根据Si晶圆的杂质的掺杂量的在面内方向上的分布来设定。

本发明的一个方面所涉及的晶圆体具备处于简并状态的Si晶圆以及形成于Si晶圆的表面的压电薄膜，压电薄膜具有根据Si晶圆的杂质的掺杂量的在面内方向上的分布来设定的厚度。

根据本发明，能够提供一种有效地应对各晶圆的电阻率的偏差的谐振器的制造方法。

附图说明

图1是示意性示出一个具体例子所涉及的压电谐振装置的外观的立体图。

图2是示意性示出一个具体例子所涉及的压电谐振装置的构造的分解立体图。

图3是沿着图2的3-3线的压电谐振器的剖面示意图。

图4是表示Si氧化膜的厚度与压电谐振器的频率温度特性范围之间的关系的图表。

图5是表示压电薄膜的厚度与压电谐振器的频率温度特性范围之间的关系的图表。

图6是表示杂质的掺杂量与压电谐振器的弹性常数一次温度系数之间的关系的图表。

图7是用于对一个具体例子所涉及的压电谐振装置的制造方法进行说明的剖面示意图。

图8是用于对一个具体例子所涉及的压电谐振装置的制造方法进行说明的剖面示意图。

图9是用于对一个具体例子所涉及的压电谐振装置的制造方法进行说明的剖面示意图。

图10是表示晶圆的电阻率与压电谐振器的频率温度特性范围之间的关系的图表。

图11是用于对一个具体例子所涉及的压电谐振装置的制造方法进行说明的剖面示意图。

图12是示意性示出其他具体例子所涉及的压电谐振装置的构造的分解立体图。

图13是沿着图12的12-12线的压电谐振器的剖面示意图。

具体实施方式

下表面，参照随附的附图对本发明的一个实施方式进行说明。图1是示意性示出一个具体例子所涉及的压电谐振装置10的外观的立体图。该压电谐振装置10具备下侧基板11、在与下侧基板11之间形成振动空间的上侧基板12、以及夹在下侧基板11与上侧基板12之间的压电谐振器13。压电谐振器13是利用MEMS技术制造的MEMS谐振器。该压电谐振装置10作为装入例如智能手机等电子设备内的计时设备来发挥作用。

图2是示意性示出一个具体例子所涉及的压电谐振装置10的构造的分解立体图。如图2所示，压电谐振器13具备：支承框14，其沿着图2的正交坐标系中的XY平面扩展成矩形的框状；基部15，其从支承框14的一端在支承框14内沿着XY平面扩展成平板状；以及多个振动臂16，它们从连接于基部15的一端的固定端朝向自由端沿着XY平面延伸。在本实施方式中，与Y轴平行地延伸有四条振动臂16。需要说明的是，振动臂16的数量并不限定于四条，例如设定为三条以上的任意的数量。

在一个具体例子所涉及的压电谐振装置10中，下侧基板11沿着XY平面扩展成平板状，并在其上表面形成有凹部17。凹部17形成为例如平坦的立方体形状，并形成振动臂16的振动空间的一部分。另一方面，上侧基板12沿着XY平面扩展成平板状，并在其下表面形成有凹部18。凹部18例如形成为平坦的立方体形状，并形成振动臂16的振动空间的一部分。下侧基板11以及上侧基板12都由Si(硅)形成。

在该压电谐振装置10中，在被凹部17的外侧规定的下侧基板11的上表面的周缘部上承受压电谐振器13的支承框14，在压电谐振器13的支承框14上承受被凹部18的外侧规定的上侧基板12的下表面的周缘。这样一来压电谐振器13保持在下侧基板11与上侧基板12之间，由下侧基板11、上侧基板12、以及压电谐振器13的支承框14形成振动臂16的振动空间。该振动空间保持密封，并维持真空状态。

图3是沿着图2的3-3线的压电谐振器13的剖面的示意图。一并参照图3，在压电谐振器13中，振动臂16具备：Si氧化膜(热氧化膜)例如SiO₂层(二氧化硅)21、层叠在SiO₂层21上的活性层即Si层22、层叠在Si层22上的压电薄膜即AlN(氮化铝)层23、以夹住AlN层23的方式形成于AlN层23的上表面以及下表面的下侧电极即Mo(钼)层24以及上侧电极即Mo层25、以及进一步层叠在Mo层25上的AlN层23′。需要说明的是，SiO₂层21也可以形成于Si层22与Mo层24之间或者形成于Mo层25的上表面。

对于Si氧化膜，使用包含Si_aO_b层(a以及b为整数)的任意的组成的氧化硅材料。活性层由处于简并状态的n型的Si半导体形成，作为杂质即n型掺杂剂包含P(磷)、As(砷)、Sb(锑)等第15族元素等。需要说明的是，活性层中也可以混合P、As、Sb中的两种以上。并且，可以向活性层添加具有比Si的离子半径大的离子半径的Ge(锗)来对由大量的杂质掺杂所引起的晶格的畸变进行调整。在本实施方式中，在Si层22中以规定的掺杂量掺杂P(磷)作为n型掺杂剂。

AlN层23是将施加的电压转换为振动的压电薄膜。对于压电薄膜，可以使用例如ScAlN(含钪的氮化铝)层来代替AlN层23。另外，对于压电薄膜，可以使用MgNbAlN(含镁铌的氮化铝)层、MgZrAlN(含镁锆的氮化铝)层、BAlN(含硼的氮化铝)、GeAlN(含锗的氮化铝)来代替AlN层23。另外，对于压电薄膜，还可以使用GaN(氮化镓)层、InN(氮化铟)层、ZnO(氧化锌)层、PZT(锆钛酸铅)层、KNN(铌酸钾钠)层、LiTaO₃(钽酸锂)层、以及LiNbO₃(铌酸锂)层。

对于下侧电极以及上侧电极，使用例如Ru(钌)、Pt(白金)、Ti(钛)、Cr(铬)、Al(铝)、Cu(铜)、Ag(银)、或者它们的合金等金属材料来代替Mo层24、25。Mo层24以及Mo层25分别与设置于压电谐振装置10的外部的交流电源(未图示)连接。在进行连接时，利用例如形成于上侧基板12的上表面的电极(未图示)、形成于下侧基板11内或者上侧基板12内的硅通孔(TSV)(未图示)等。

AlN层23′是用于保护例如Mo层25的膜。需要说明的是，形成在Mo层25上的层不限定于AlN层，例如也可以是由绝缘体形成的膜。

AlN层23具有纤锌矿构造，相对于Si层22几乎垂直地进行C轴取向。若通过Mo层24以及Mo层25向C轴向施加电压，则AlN层23沿与C轴几乎垂直的方向进行伸缩。通过该伸缩，振动臂16沿Z轴向弯曲位移并朝向下侧基板11以及上侧基板12的内表面使其自由端位移，从而在面外的弯曲振动模式下进行振动。

在本实施方式中，在制造压电谐振器13时所使用的结晶块的制造时根据形成于结晶块内的掺杂剂即杂质的掺杂量、掺杂量的分布来控制Si氧化膜、压电薄膜的厚度。通过控制Si氧化膜、压电薄膜的厚度，能够减少压电谐振器13的频率温度特性的偏差。因此，像在下文中描述的那样，根据本发明，能够提供具有良好的温度特性的压电谐振器13即压电谐振装置10。

接下来，对设定Si氧化膜以及压电薄膜的厚度的方法进行说明。在制造压电谐振装置10之前，通过例如CZ法(提拉法)制造几乎呈圆柱形状的结晶块。在各结晶块中，例如P等杂质的掺杂量被设定为规定的设定值。然而，在制造出的结晶块中，存在结晶块的径向的外周侧的杂质的浓度比内周侧大，并且结晶块的拉起方向的底部侧的杂质的浓度比上部侧大的趋势。如此导致在结晶块内产生杂质的浓度的分布。

该杂质的浓度的分布与电阻率的分布大体一致。具体而言，根据拉起方向上的杂质的浓度的分布，在结晶块中产生随着从上部侧朝向底部侧电阻率下降的电阻率的分布。能够通过在制造出的结晶块内的多个点，测量杂质的浓度来确定这样的拉起方向上的电阻率的分布。例如，能够通过在从制造后的结晶块去除端部而成的圆柱块状的结晶块的底面上的多个点，通过SIMS(二次离子质量分析)测量杂质的浓度，并在该圆柱块的上表面的多个点同样地测量杂质的浓度来确定电阻率的分布。另外，也可以通过这些点来实际测量电阻率。电阻率能够通过例如四探针法进行测定。

另外，根据结晶块的径向上的杂质的浓度的分布，在结晶块中产生随着从内周侧朝向外周侧电阻率降低的电阻率的分布。能够通过在圆柱块状的结晶块的底面以及上表面的径向上的多个点，测量杂质的浓度，并考虑拉起方向上的杂质的浓度的分布来计算结晶块的拉起方向的各位置上的径向的杂质的浓度的分布来确定这样的径向上的电阻率的分布。

在制造压电谐振器13之前，从圆柱块的结晶块切出多个Si晶圆。各Si晶圆具有与结晶块内的拉起方向的位置相应的杂质的浓度即电阻率，并按照每个规定的电阻率的范围分配到已分组的各批次中。分配到该批次的作业在各结晶块中重复进行，在各批次中收集从多个结晶块切出的具有规定的范围内的电阻率的多个Si晶圆。这里，成为向批次分配的分配基准的Si晶圆的电阻率基于Si晶圆的面内方向上的杂质的掺杂量的平均值(电阻率的平均值)来确定。

形成于Si晶圆的Si氧化膜即SiO₂层21的厚度例如以各批次为单位进行控制。由此，能够根据拉起方向上的结晶块内的杂质的掺杂量(电阻率)的分布适当地控制压电谐振器13的频率温度特性范围。图4是表示Si氧化膜的厚度与压电谐振器13的频率温度特性范围之间的关系的图表。频率温度特性范围[ppm]是表示压电谐振器13的使用温度范围(例如-40℃～85℃)内的频率的最大值与最小值之间的差量即变化量的值。该频率温度特性范围越小，频率温度特性的偏差越小。

由图4明确可知，在例如Si晶圆内的杂质的掺杂量的平均值为例如12.6×10¹⁹atm/cm³的情况下，若将Si氧化膜的厚度设定为0.33μm，则频率温度特性范围成为最小值。另外，在例如Si晶圆内的杂质的掺杂量的平均值为例如13.0×10¹⁹atm/cm³的情况下，若将Si氧化膜的厚度设定为0.35μm，则频率温度特性范围成为最小值。如此通过将Si氧化膜的厚度设定为频率温度特性范围成为最小值的厚度来减少频率温度特性的偏差。

另外，可以代替Si氧化膜即SiO₂层21的厚度来控制压电薄膜即AlN膜23的厚度，或者与SiO₂层21的厚度一同控制压电薄膜即AlN膜23的厚度。例如，与SiO₂层21同样，以各批次为单位来控制AlN膜23的厚度。由此，能够根据径向上的结晶块内的杂质的掺杂量(电阻率)的分布适当地控制压电谐振器13的频率温度特性范围。图5是表示压电薄膜的厚度与压电谐振器13的频率温度特性范围之间的关系的图表。与上述同样地，频率温度特性范围[ppm]是表示压电谐振器13的使用温度范围(例如-40℃～85℃)内的频率的最大值与最小值之间的差量即变化量的值。

假定例如Si晶圆的中央附近的杂质的掺杂量为1.26×10²⁰atm/cm³，Si晶圆的外周附近的杂质的掺杂量为1.30×10²⁰atm/cm³的情况。该情况下，由图5明确可知，在Si晶圆的中央附近，将压电薄膜的厚度设定为频率温度特性范围成为最小值的0.850μm。另外，在Si晶圆的外周附近，将压电薄膜的厚度设定为频率温度特性范围成为最小值的0.790μm。

如上所述，因在Si晶圆的面内方向上形成杂质的掺杂量的分布，例如根据从Si晶圆的内周侧朝向外周侧的径向上所形成的掺杂量的分布，在AlN膜23中设定在径向上厚度的分布。通过将这样的径向上的压电薄膜的厚度的分布设定为频率温度特性范围成为最小值的厚度的分布，减少频率温度特性的偏差。

图6是表示杂质的掺杂量与压电谐振器13的弹性常数一次温度系数之间的关系的图表。由图6明确可知，若Si晶圆的杂质的掺杂量从0开始增大，则到大约9×10¹⁹atm/cm³为止，频率温度特性相对急剧地增大，但是若杂质的掺杂量超过大约9×10¹⁹atm/cm³，则频率温度特性相对缓慢地减少。

因此，为了应对Si晶圆的面内方向上的掺杂量(电阻率)的分布，例如，将具有负的弹性常数一次温度系数的AlN、ScAlN等材料用作压电薄膜并且在Si晶圆的掺杂量超过大约9×10¹⁹atm/cm³的情况下，与Si晶圆的内周侧相比在外周侧压增大电薄膜的厚度。另一方面，在掺杂量低于大约9×10¹⁹atm/cm³的情况下，与Si晶圆的内周侧相比在外周侧减少压电薄膜的厚度。即，优选将大约9×10¹⁹atm/cm³的掺杂量作为阈值来调整压电薄膜的厚度的分布。

需要说明的是，代替压电薄膜的厚度的分布的调整，通过构成形成于比Si层22更靠上方的压电谐振器13的薄膜(谐振器构成薄膜)的厚度的分布的调整也能够应对Si晶圆的面内方向上的掺杂量(电阻率)的分布。谐振器构成薄膜中包括例如下侧电极24、上侧电极25。此外，通过例如形成于下侧电极24与Si层22之间的寄生电容减少(例如氧化硅素)层的厚度、由形成于上侧电极25上的例如氧化硅素层、AlN层构成的保护膜层等附加薄膜层的厚度的分布的调整，也能够处理Si晶圆的面内方向上的掺杂量(电阻率)的分布。

在这样的谐振器构成薄膜中使用例如具有负的弹性常数一次温度系数的AlN、Mo、Al、Pt、Ru、Ir(铱)、Ti、ScAlN、SiN(氮化硅)等材料作为谐振器构成薄膜的情况下，与上述同样地优选将大约9×10¹⁹atm/cm³的掺杂量作为阈值来调整谐振器构成薄膜的厚度的分布。Si晶圆的面内方向上的厚度的分布的调整与上述相同。需要说明的是，在例如SiO₂、SiOF(含氟的硅氧化膜)等具有正的弹性常数一次温度系数的材料的情况下，优选将上述阈值作为边界，在Si晶圆的面内方向上与上述相反地设定厚度。

接下来，在下文中示意性地对压电谐振装置10的制造方法进行说明。图7是用于对本发明的一个具体例子所涉及的压电谐振装置10的制造方法进行说明的剖视图。需要说明的是，虽然在Si晶圆上规定有多个与各压电谐振装置10对应的划分区域，但在以下的制造方法的说明中，在附图中仅示出Si晶圆上的一个划分区域。另外，Si氧化膜、压电薄膜的厚度的控制按照每个收集了具有规定的电阻率的范围的多个Si晶圆的批次来实施。

首先，如图7(a)所示，在下侧基板11的制造中，准备由Si形成的平板状的晶圆31，并对该晶圆31的整个面进行热氧化处理，由此在晶圆31的整个面以规定的厚度形成Si氧化膜(例如SiO₂)32。如图7(b)所示，在晶圆31的表面例如通过蚀刻形成凹部33。然后，如图7(c)所示，在去除Si氧化膜32之后，清洗晶圆31。如此形成在其上表面具有凹部17的下侧基板11。

另一方面，如图8(a)所示，在压电谐振器13的制造中，准备处于简并状态的Si晶圆34。以规定的掺杂量向Si晶圆34掺杂杂质，Si晶圆34的实际的掺杂量(电阻率)被预先确定。通过对该Si晶圆34的整个面进行热氧化处理，以规定的厚度形成Si氧化膜(例如SiO₂)35。需要说明的是，Si氧化膜35除了热氧化膜之外还能够使用TEOS氧化膜、PECVD氧化膜、以及溅射氧化膜。如上所述，Si氧化膜的厚度根据Si晶圆34的面内方向上的实际的掺杂量(电阻率)的平均值来设定。

然后，如图8(b)所示，以将Si晶圆34的下表面与上述的晶圆31的上表面重叠的方式将Si晶圆34接合于晶圆31的上表面。在接合时进行例如熔融接合。接着，如图8(c)所示，通过在Si晶圆34的上表面进行磨削处理以及研磨处理(CMP：化学机械研磨)，磨削并去除Si晶圆34的上表面的Si氧化膜35以及Si晶圆34的一部分，使Si晶圆34的表面平坦。如此制造所谓的Cavity SOI(Cavity Silicon on insulator：空腔绝缘衬底上的硅)。

然后，如图9(a)所示，在Si晶圆34上通过例如溅射法将下侧电极膜(例如Mo)36、压电薄膜(例如AlN)37、上侧电极膜(例如Mo)38、以及压电薄膜37′依次成膜。此时，如上所述，压电薄膜37的厚度根据Si晶圆34的面内方向上的杂质的掺杂量(电阻率)的分布来设定。例如，在面内方向上压电薄膜37的厚度具有使压电薄膜37的厚度随着从Si晶圆34的中央附近朝向外周减少的分布。如此制造晶圆体，该晶圆体具备具有根据Si晶圆34的面内方向的掺杂量(电阻率)的分布设定的厚度的压电薄膜37。

这里，在压电薄膜37的形成中，配置Al靶(未图示)以使得与例如Si晶圆34的上表面对置。通过在Al靶的背后配置磁铁(未图示)将电子约束在磁场中，促进Ar(氩)等惰性气体的离子化从而在Al靶附近生成高浓度的等离子体。结果，能够使压电薄膜37高速地成膜。因此，到达Si晶圆34的上表面的溅射粒子的分布主要取决于由磁铁形成的磁场的分布。换言之，能够通过调整磁场的分布来使压电薄膜37的厚度具有分布。

因此，通过调整例如磁铁的位置、Si晶圆34的转速来调整磁铁的磁场的强度，能够在面内方向上使压电薄膜37的厚度具有分布。另外，代替该方法，也可以在Si晶圆34的上表面形成均匀厚度的压电薄膜37之后，对压电薄膜37的厚度实际地进行测量，通过Ar离子束等切削压电薄膜37以成为所希望的厚度的分布，使压电薄膜37具有厚度的分布。根据该方法，能够更加精密地调整压电薄膜37的厚度。

接着，如图9(b)所示，通过对Si晶圆34、Si氧化膜35、下侧电极膜36、压电薄膜37、上侧电极膜38以及压电薄膜37′进行例如干式蚀刻或者湿式蚀刻来形成上述的支承框14、基部15以及振动臂16的形状。这样一来，在下侧基板11的上表面上形成由支承框14支承的压电谐振器13。然后，将在与Si晶圆34的各划分区域对应的划分区域预先形成有凹部的晶圆(未图示)接合在压电谐振器13上。接着，沿着各划分区域的轮廓通过例如金刚石刀片、激光切割法来切出各压电谐振装置10。

需要说明的是，在上述的压电谐振装置10的制造方法中，根据处于简并状态的Si晶圆34内的杂质的掺杂量(电阻率)以及其分布来控制Si氧化膜35以及压电薄膜37双方的厚度，但本发明并不限定于此，例如可以仅控制Si氧化膜35以及压电薄膜37中任意一方的厚度。像这样通过仅控制Si氧化膜35以及压电薄膜37中任意一方的厚度也能够提供频率温度系数的偏差较小的压电谐振装置10。

另外，在上述的压电谐振装置10的制造方法中，Si晶圆的向批次的分配基于Si晶圆的面内方向上的杂质的掺杂量的平均值来进行，另外，将形成于Si晶圆的SiO₂层21的厚度以各批次为单位进行控制的方法作为一个例子进行了说明。但并不限定于此，还能够根据Si晶圆的面内方向上的杂质的掺杂量的分布来进一步调整SiO₂层21的厚度。

具体而言，在如图8(a)所示的工序中，在将Si氧化膜35以规定的厚度形成于Si晶圆34的整个面之后，调整Si氧化膜35的膜厚。在进行Si氧化膜35的膜厚调整之前，先确定Si晶圆34面内的电阻率分布。

Si晶圆34面内的电阻率分布例如能够基于结晶块的径向上的电阻率的分布来确定。具体而言，如上所述，结晶块的径向上的电阻率的分布能够通过计算结晶块的拉起方向的各位置上的径向的杂质的浓度的分布来确定。

接下来，对Si晶圆34面内的Si氧化膜35的膜厚分布进行测定。然后，基于确定的电阻率分布和膜厚分布通过微调对Si氧化膜35的膜厚进行调整，以使压电谐振器13的频率温度特性在Si晶圆34面内变得均匀。

图10是表示晶圆的电阻率与压电谐振器13的频率温度特性之间的关系的图。在图10中，横轴表示晶圆的电阻率，纵轴表示频率温度特性的一次系数项。由图10可知，频率温度特性随着晶圆的电阻率变高，其值变大，并逐渐接近2.0ppm/K附近。因此，从频率温度特性与电阻率之间的关系以及图4所示的频率温度特性与Si氧化膜的厚度之间的关系可知，例如在平均的电阻率为0.5mΩcm的晶圆中，晶圆面内的电阻率在较高的区域中，通过调整膜厚以使Si氧化膜35变薄，能够减少频率温度特性的偏差。

在Si氧化膜35的膜厚的微调中能够使用利用了例如稀有气体、例如Ar(氩)离子束、化学反应气体、例如SF₆(六氟化硫)气体等离子体的局部蚀刻、或将氟酸溶液从细喷嘴吹向Si晶圆的局部蚀刻。

由此，能够减少基于Si晶圆的面内的电阻率的频率温度特性的偏差。

另外，也可以实施下表面将要进行说明的制造方法来代替上述的Cavity SOI的制造方法。例如如图11(a)所示，通过对处于简并状态的上述的Si晶圆34的整个面进行热氧化处理而形成规定的厚度的Si氧化膜35。在该Si晶圆34的下表面接合有由Si构成的控制晶圆41。另一方面，与上述同样地形成具有凹部33的晶圆31。然后，如图11(b)所示，Si晶圆34的上表面通过例如熔融接合而接合于具有凹部33的晶圆31的上表面。

在晶圆31与Si晶圆34接合后，从Si晶圆34的上表面去除控制晶圆41。然后，如图11(c)所示，通过湿式蚀刻去除Si晶圆34的上表面的Si氧化膜25。然后与上述同样地在Si晶圆34的上表面通过例如溅射法来将下侧电极膜(例如Mo)36、压电薄膜(例如AlN)37以及上侧电极膜(例如Mo)38依次成膜，从而制造压电谐振装置10。

图12是示意性示出其他具体例子所涉及的压电谐振装置50的表示外观的构造的分解立体图。该压电谐振装置50具备在面内扩展振动模式下进行振动的压电谐振器53而代替在上述的弯曲振动模式下进行振动的压电谐振器13。压电谐振器53与上述的压电谐振器13同样地夹在下侧基板11与上侧基板12之间。对于下侧基板11以及上侧基板12的结构，由于与上述的构造相同故省略重复的说明。

压电谐振器53具备：图12的正交坐标系中的沿着XY平面扩展成矩形的框状的支承框54、配置于支承框54的内侧并与支承框54同样地沿着XY平面扩展成矩形的振动部55、以及将支承框54和振动部55相互连接的一对连结部56、56。振动部55像将在下文中描述的那样通过沿着XY平面在Y轴向上反复伸缩来进行振动。

支承框54具备与X轴平行地延伸的一对长边的框体54a、54a、以及与Y轴平行地延伸并在其两端分别与框体54a、54a的两端连接的一对短边的框体54b、54b。在本实施方式中，连结部56、56在与X轴平行的一条直线上延伸并将框体54b、54b与振动部55相互连接。连结部56、56的位置设定于振动部55的Y轴向的中间位置即振动部55的振动方向的中心位置的端部(节点)。

图13是沿着图12的12-12线的剖面示意图。由图13明确可知，在压电谐振器53中，支承框54、振动部55、连结部56由Si氧化膜即SiO₂层61、层叠在SiO₂层61上的活性膜即Si层62、层叠在Si层62上的压电薄膜即AlN层63、形成于AlN层63的上表面以及下表面并夹住AlN层63的下侧电极即Mo层64以及上侧电极即Mo层65、以及进一步层叠在Mo层65上的AlN层63′形成。由于这些层的构造与上述的层的构造相同，因此省略重复的说明。

在该压电谐振装置50中，AlN层63相对于Si层62几乎垂直地进行C轴取向。通过在Mo层64与Mo层65之间几乎沿C轴向施加交变电场来激发振动部55。结果，振动部55在短边方向即Y轴向上进行伸缩振动。换言之，在Y轴向上，产生振动部55伸展的状态和振动部55收缩的状态反复的伸缩振动。对于这样的压电谐振装置50也能够应用本发明的制造方法。

对上述的实施方式所涉及的压电谐振装置10、50作为计时设备而发挥功能进行了说明，但也可以构成为作为例如陀螺仪传感器、加速度传感器、压力传感器、麦克风、超声波换能器、能量采集器或者RF(高频)滤波器等来发挥功能。

需要说明的是，以上的各实施方式是用于容易理解本发明的，并不是为限定本发明而解释的。本发明不脱离其主旨，能够变更/改进，并且本发明还包含其等效物。即，本领域技术人员对各实施方式适当地加入设计变更的方式只要是具备本发明的特征，就包含在本发明的范围内。例如，各实施方式所具备的各要素以及其配置、材料、条件、形状、尺寸等并不限定于例示的方式而可以适当地变更。另外，各实施方式所具备的各要素只要在技术上成立则进行组合，这些组合的方式只要是包括本发明的特征，则都包含在本发明的范围内。

附图标记说明：

13…谐振器(压电谐振器)；21…Si氧化膜；23…压电薄膜；34…Si晶圆；35…Si氧化膜；37…压电薄膜；53…谐振器(压电谐振器)；61…Si氧化膜；63…压电薄膜。

Claims (9)

1.一种谐振器的制造方法，其中，

包括在处于简并状态的Si晶圆的表面形成Si氧化膜的步骤，

所述Si氧化膜的厚度根据所述Si晶圆的杂质的掺杂量来设定。

2.根据权利要求1所述的谐振器的制造方法，其中，

所述杂质的掺杂量以所述Si晶圆的面内方向上的杂质的掺杂量的平均来确定。

3.根据权利要求1或2所述的谐振器的制造方法，其中，

还包括在所述Si晶圆的表面形成压电薄膜的步骤，

所述压电薄膜的厚度根据所述Si晶圆的所述杂质的掺杂量的在面内方向上的分布来设定。

4.根据权利要求3所述的谐振器的制造方法，其中，

所述压电薄膜的厚度的分布基于所述杂质的掺杂量以及所述谐振器的弹性常数的温度系数来设定。

5.根据权利要求1或2所述的谐振器的制造方法，其中，

还包括在所述Si晶圆的表面形成谐振器构成薄膜的步骤，

所述谐振器构成薄膜的厚度根据所述Si晶圆的所述杂质的掺杂量的在面内方向上的分布来设定。

6.根据权利要求5所述的谐振器的制造方法，其中，

所述谐振器构成薄膜的厚度的分布基于所述杂质的掺杂量以及所述谐振器的弹性常数的温度系数来设定。

7.根据权利要求5或6所述的谐振器的制造方法，其中，

所述谐振器构成薄膜是以下中的任意一个：形成在所述Si晶圆上的压电薄膜、以夹住所述压电薄膜的方式形成的上侧电极及下侧电极、形成于所述Si晶圆与所述下侧电极之间的附加薄膜层、以及形成于所述上侧电极的上方的附加薄膜层。

8.一种谐振器的制造方法，其中，

包括在处于简并状态的Si晶圆的表面形成压电薄膜的步骤，

所述压电薄膜的厚度根据所述Si晶圆的杂质的掺杂量的在面内方向上的分布来设定。

9.一种晶圆体，具备：

Si晶圆，其处于简并状态；以及

压电薄膜，其形成于所述Si晶圆的表面，

所述压电薄膜具有根据所述Si晶圆的杂质的掺杂量的在面内方向上的分布来设定的厚度。