CN107111563A - 存储器装置系统 - Google Patents

Abstract

存储器装置系统具备：第1存储器(1)、第2存储器(2)、第1寄存器(3)、第2寄存器(4)、比较器(5)、传送寄存器(6)、错误数据寄存器(7)、错误地址寄存器(8)、奇偶性运算部(9)、控制部(10)。控制部在奇偶性运算部判定为一致时，使传送寄存器将全部数据发送到外部电路(12)，在奇偶性运算部判定为不一致时，将错误地址寄存器中保存的地址的数据替换为错误数据寄存器中保存的数据，然后再次使奇偶性运算部进行判定，在奇偶性运算部判定为一致时，也使传送寄存器将全部数据发送到外部电路。

Description

存储器装置系统

本申请以2015年1月16日提交的日本专利申请2015-7031号为基础，在此通过参照而援引其内容。

技术领域

本发明涉及具有第1存储器及第2存储器的存储器装置系统。

背景技术

以往，提出了具有保存相同数据的第1存储器及第2存储器(二重存储器)、并且通过比较器比较第1存储器及第2存储器中保存的数据而判定该数据是正常还是异常的存储器装置系统(例如专利文献1)。具体地说，在这样的存储器装置系统中，将第1存储器及第2存储器中保存的数据暂时保存到第1寄存器及第2寄存器，比较器读取第1存储器及第2存储器中保存的数据并进行比较。另外，在这样的存储器装置系统中，第1存储器及第2存储器中保存的数据，全部数据一次性保存到第1寄存器及第2寄存器。

现有技术文献

专利文献

专利文献1：JP2011-154593A

发明内容

但是，在上述存储器装置系统中，第1存储器及第2存储器中保存的数据一次性保存到第1寄存器及第2寄存器，所以第1寄存器及第2寄存器的所需容量变大，容易大型化。此外，比较器一次性地比较第1存储器及第2存储器的数据，所以需要与第1存储器及第2存储器的容量相应的处理容量，容易大型化。

本发明的目的在于，提供一种能够实现第1寄存器及第2寄存器及比较器的小型化的存储器装置系统。

本发明的一个方式的存储器装置系统，其具备：第1存储器，具有m行地址，其中m为2以上的整数，在m行地址分别保存不同的数据，并且保存着用于检测数据的错误的奇偶性比特；第2存储器，具有m行地址，其中m为2以上的整数，在初始状态下，保存着与第1存储器中保存的数据相同的数据；第1寄存器，与第1存储器连接，按照地址的顺序，仅保存第1存储器中保存的数据的m分割的1个数据；第2寄存器，与第2存储器连接，保存第2存储器中保存的数据的m分割的1个数据、且该1个数据与第1寄存器中保存的第1存储器的数据相同地址的数据；比较器，比较第1存储器及第2存储器中保存的数据；传送寄存器，保存由比较器比较后的第1存储器的数据；错误数据寄存器，由比较器判定为第1寄存器及第2寄存器的数据不一致的情况下，保存第2寄存器的数据；错误地址寄存器，由比较器判定为第1寄存器及第2寄存器的数据不一致的情况下，保存第2寄存器所保存的数据中的第2存储器的地址；奇偶性运算部，运算传送寄存器中保存的全部数据的奇偶性，并且判定该奇偶性与奇偶性比特是否一致；以及控制部，基于奇偶性运算部的运算结果进行规定的控制，控制部，在传送寄存器中保存了第1存储器所保存的全部数据之后，使奇偶性运算部判定传送寄存器中保存的全部数据的奇偶性与奇偶性比特是否一致，在奇偶性运算部判定为一致时，使传送寄存器将该传送寄存器中保存的全部数据发送到外部电路，在奇偶性运算部判定为不一致时，将传送寄存器所保存的数据之中的错误地址寄存器所保存的地址的数据替换为错误数据寄存器所保存的数据，然后再次使奇偶性运算部判定传送寄存器中保存的全部数据的奇偶性与奇偶性比特是否一致，在奇偶性运算部判定为一致时，也使传送寄存器将该传送寄存器中保存的全部数据发送到外部电路。

由此，在第1寄存器及第2寄存器中仅保存第1存储器及第2存储器所保存的数据之中的m分割的1个数据、即仅1个地址的数据。此外，比较器比较第1寄存器及第2寄存器中保存的1个地址的数据。因此，第1寄存器及第2寄存器及比较器对应于1个地址的数据即可，实现小型化。

此外，第1存储器中保存的数据全部保存到传送寄存器之后，判定第1存储器中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。并且，在传送寄存器中保存的数据异常的情况下(奇偶性不一致)，将传送寄存器中保存的数据之中的错误地址寄存器中保存的地址的数据替换为错误数据寄存器中保存的数据。然后，在替换后的数据正常的情况下(奇偶性一致)，向外部电路发送该数据。因此，即使第1存储器及第2存储器的1个地址的数据发生异常(故障)，也能够进行通常的工作，能够减少存储器装置系统整体的故障率。

附图说明

本发明的上述及其他目的、特征及优点，通过参照附图进行的下述的详细说明而变得更加明确。

图1是表示本发明的第1实施方式中的存储器装置系统的整体构成的示意图。

图2是图1所示的控制部进行的流程图。

具体实施方式

以下基于附图说明本发明的实施方式。另外，在以下的各实施方式中，对于彼此相同或均等的部分附加同一符号而进行说明。

(第1实施方式)

参照附图说明本发明的第1实施方式。如图1所示，本实施方式的存储器装置系统具有：第1存储器1、第2存储器2、第1寄存器3、第2寄存器4、比较器5、传送寄存器6、错误数据寄存器7、错误地址寄存器8、奇偶性运算部9、控制部10。另外，在本实施方式中，奇偶性运算部9相当于本发明的奇偶性运算部，控制部10相当于本发明的控制部。

第1存储器1、第2存储器2使用具有m(m为2以上的整数，可以表示为m＝2、3、4…)行的地址、并且地址长度为n(n为1以上的整数，可以表示为n＝1、2、3…)比特的非易失性存储器，在初始状态下保存相同的数据。即，在第1存储器1、第2存储器2中，在初始状态下，冗余地保存数据。另外，在本实施方式中，m、n被选择为，使得m+n相对于整体的比特数成为最小的整数，例如整体的比特数为512比特的情况下，m+n＝9。

此外，在第1存储器1、第2存储器2中，保存着按每个地址而不同的数据。在本实施方式中，各地址保存着用于控制加速度传感器、角速度传感器、压力传感器等输出与物理量相应的传感器信号的物理量传感器的控制电路的调整机构所使用的电源电压、频率、基准电流等的数据；进行各物理量传感器的偏移调整或感度调整等的特性调整时使用的偏移值、感度调整值、温度调整值等的数据。

进而，在第1存储器1、第2存储器2中，在至少1个地址预先保存作为错误检测功能的奇偶性比特。换言之，在第1存储器1、第2存储器2中作为整体至少预先保存1个奇偶性比特。在本实施方式中，奇偶性比特被设定为，该奇偶性比特和其他比特的数据中的“1”的数始终为偶数，即所谓的偶数奇偶性。另外，奇偶性比特也可以设定为，该奇偶性比特和其他比特中的“1”的数始终为奇数，即所谓的奇数奇偶性。

并且，第1存储器1、第2存储器2将m分割的1个数据依次保存到第1寄存器3、第2寄存器4。即，第1存储器1、第2存储器2将每1个地址的数据依次保存到第1寄存器3、第2寄存器4。第1寄存器3、第2寄存器4分别构成为，仅能够保存第1存储器1、第2存储器2的1个地址量的数据，仅暂时保存第1存储器1、第2存储器2的1个地址的数据。

比较器5依次比较第1寄存器3、第2寄存器4中保存的数据。即，在第1寄存器3、第2寄存器4中，从第1存储器1、第2存储器2依次保存1个地址的数据，所以依次比较所保存的数据。并且，在判定为第1寄存器3、第2寄存器4中保存的数据相同的情况下，将第1寄存器3的数据保存到传送寄存器6，更新与比较器5连接的计数器11。另一方面，在判定为第1寄存器3、第2寄存器4中保存的数据不同的情况下，将第1寄存器3的数据保存到传送寄存器6，并且将第2寄存器4的数据保存到错误数据寄存器7。然后，将这时的计数器11的值保存到错误地址寄存器8之后，将计数器11更新。

此外，比较器5依次比较第1寄存器3、第2寄存器4中保存的数据，但是从开始比较起两次判定为第1寄存器3、第2寄存器4中保存的数据不同的情况下，将控制信号S发送到控制部10，并结束比较。即，在传送寄存器6中，在第1寄存器3、第2寄存器4的各地址中保存的数据全部一致的情况下、或者在第1寄存器3、第2寄存器4的各地址中保存的数据仅1个不同的情况下，首先将第1存储器1的数据全部保存。

传送寄存器6、错误数据寄存器7、错误地址寄存器8如上述那样基于比较器5的比较结果来保存各种数据。然后，传送寄存器6基于后述的奇偶性运算部9的运算结果，将传送寄存器6中保存的数据全部或一部分发送到外部电路12。另外，外部电路12是指，使用第1存储器1、第2存储器2中保存的数据来进行控制的控制电路等。

奇偶性运算部9在传送寄存器6最初被输入数据(第1存储器1的地址0的数据)时，运算所输入的数据的奇偶性(各地址的比特的数据中的“1”的数是奇数还是偶数)。此外，传送寄存器6被输入之后的数据时，运算所输入的各数据的奇偶性，并且运算与已经运算的奇偶性的和。即，对于输入的全部数据运算奇偶性。

然后，向传送寄存器6输入了全部数据后，判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。即，判定传送寄存器6被输入的数据是正常还是异常。

控制部10使用CPU、构成存储部的各种存储器、周边设备等而构成，与第1存储器1、第2存储器2、比较器5、传送寄存器6、错误数据寄存器7、错误地址寄存器8、奇偶性运算部9、计数器11、未图示的报知部等连接。

并且，基于计数器11的值向第1存储器1、第2存储器2发送控制信号P1，将该第1存储器1、第2存储器2所保存的数据之中的计数器11的值的地址的数据保存到第1寄存器3、第2寄存器4。此外，发送控制信号P2，使比较器5读取第1寄存器3、第2寄存器4中保存的数据并比较数据。然后，发送控制信号P3，使奇偶性运算部9运算传送寄存器6中保存的数据的奇偶性。

进而，计数器11的值为m、即全部比较了第1存储器1、第2存储器2中保存的数据的情况下，发送控制信号P4，使奇偶性运算部9判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。

然后，读取奇偶性运算部9的判定结果，在奇偶性运算部9判定为传送寄存器6中保存的数据正常的情况下，发送控制信号P5而从传送寄存器6向外部电路12发送该传送寄存器6中保存的数据。另一方面，奇偶性运算部9判定为传送寄存器6中保存的数据异常的情况下，将传送寄存器6中保存的数据之中的、错误地址寄存器8所保存的地址的数据替换为错误数据寄存器7所保存的数据。即，替换为由比较器5判定为第1寄存器3、第2寄存器4的数据不同的数据之中的另一方的数据(第2存储器2的数据)。然后，再次向奇偶性运算部9发送控制信号P4，使奇偶性运算部9判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。

并且，在奇偶性运算部9判定为传送寄存器6中保存的数据正常的情况下，发送控制信号P5而从传送寄存器6向外部电路12发送该传送寄存器6中保存的数据。另一方面，在奇偶性运算部9判定为传送寄存器6中保存的数据异常的情况下，发送控制信号P6而从传送寄存器6向外部电路12发送传送寄存器6中保存的数据之中的除替换数据之外的数据。然后，经由作为报知部的发声部或影像部等报知该地址中保存的数据(控制设备)不是有效的。

以上是本实施方式中的存储器装置系统的构成。接下来参照图2具体说明上述存储器装置系统中的控制部10的工作。另外，本实施方式的存储器装置系统例如搭载于车辆，点火开关被按下后开始下述的动作。

首先，发送控制信号P1～P3(S101)。由此，最初计数器11的值被设定为0，所以从第1存储器1、第2存储器2向第1寄存器3、第2寄存器4保存该第1存储器1、第2存储器2中保存的数据之中的地址0的数据(控制信号P1)。然后，由比较器5读取第1寄存器3、第2寄存器4中保存的数据，在第1寄存器3、第2寄存器4中保存的数据相同的情况下，将第1寄存器3的数据保存到传送寄存器6，更新计数器11的值。另一方面，第1寄存器3、第2寄存器4中保存的数据不同的情况下，将第1寄存器3的数据保存到传送寄存器6，并且将第2寄存器4的数据保存到错误数据寄存器7，将这时的计数器11的值保存到错误地址寄存器8，然后更新计数器11(控制信号P2)。此外，从比较器5向传送寄存器6保存数据，所以由奇偶性运算部9运算传送寄存器6中保存的数据的奇偶性(控制信号P3)。

接着，判定是否从比较器5接收到控制信号S(S102)。从比较器5接收到控制信号S的情况下(S102：是)，第1存储器1、第2存储器2中保存的数据之中的2个地址的数据不同，所以结束处理。另外，在本实施方式中，在结束处理时，经由报知部报知第1存储器1、第2存储器2中保存的数据不是有效的。

未从比较器5接收到控制信号S的情况下(S102：否)，判定计数器11的值是否为m(S103)。然后，在计数器11的值不是m的情况下(S103：否)，反复进行S101、S102的动作。即，比较第1存储器1、第2存储器2中保存的数据的全部地址的数据。计数器11的值是m的情况下(S103：是)，第1存储器1、第2存储器2的各地址中保存的数据的比较结束，所以发送控制信号P4，使奇偶性运算部9判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。即，判定传送寄存器6被输入的数据是正常还是异常(S104)。

然后，读取奇偶性运算部9的运算结果，在奇偶性运算部9判定为传送寄存器6中保存的数据正常的情况下(S105：是)，发送控制信号P5而将传送寄存器6的数据输出到外部电路12并结束处理(S106)。另一方面，在奇偶性运算部9判定为传送寄存器6中保存的数据异常的情况下(S105：否)，读取错误地址寄存器8中保存的数据(错误数据寄存器7中保存的数据的地址)及错误数据寄存器7中保存的数据。然后，将传送寄存器6中保存的数据之中的错误地址寄存器8中保存的地址的数据替换为错误数据寄存器7中保存的数据(S107)。

然后，再次发送控制信号P4，使奇偶性运算部9判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致(S108)。

然后，读取奇偶性运算部9的运算结果，在奇偶性运算部9判定为传送寄存器6中保存的数据正常的情况下(S109：是)，进行上述S106的控制而将传送寄存器6的数据输出到外部电路12。另一方面，在奇偶性运算部9判定为传送寄存器6中保存的数据异常的情况下(S109：否)，将控制信号P6发送到传送寄存器6，从传送寄存器6向外部电路12输出传送寄存器6所保存的数据之中的除替换数据之外的数据，并结束处理。另外，在本实施方式中，发送控制信号P6并结束处理的情况下，经由作为报知部的发声部或影像部等报知该地址中保存的数据(控制设备)不是有效的。

如以上说明，在本实施方式中，在第1存储器1、第2存储器2中，在初始状态下保存着相同的数据，保存的数据按照每1个地址保存到第1寄存器3、第2寄存器4。此外，比较器5依次比较第1寄存器3、第2寄存器4中保存的1个地址的数据。因此，第1寄存器3、第2寄存器4及比较器5只要对应1个地址的数据即可，能够实现小型化。

此外，第1存储器1中保存的数据全部保存到传送寄存器6之后，判定第1存储器1中预先保存的奇偶性比特和对于全部数据的奇偶性是否一致。然后，在传送寄存器6中保存的数据异常的情况下，将传送寄存器6所保存的数据之中的错误地址寄存器8所保存的地址的数据替换为错误数据寄存器7所保存的数据。然后，在替换后的数据正常的情况下，向外部电路12发送传送寄存器6所保存的数据。因此，即使第1存储器1、第2存储器2的1个地址的数据发生异常，也能够进行通常的工作，能够降低存储器装置系统整体的故障率。

进而，在替换后的数据异常的情况下，从传送寄存器6向外部电路12输出传送寄存器6所保存的数据之中的除替换后的数据之外的数据。因此，即使第1存储器1、第2存储器2的1个地址的数据(替换后的地址的数据)发生异常，也能够直接使用其他地址的数据。

此外，在本实施方式中，m+n被选择为，相对于整体的比特数成为最小的整数，因此能够进一步小型化。

(其他实施方式)

本发明不限于上述的实施方式，在本发明所记载的范围内能够适当地变更。

例如，在上述第1实施方式中，奇偶性运算部9和控制部10分别地构成，但是也可以在控制部10中装入奇偶性运算部9。此外，在上述第1实施方式中，发送控制信号P2而使比较器5读取第1寄存器3、第2寄存器4中保存的数据，但是也可以向第1寄存器3、第2寄存器4发送控制信号而将该第1寄存器3、第2寄存器4中保存的数据发送到比较器5。

进而，在上述第1实施方式中能，m+n相当于整体的比特数也可以不是最小的整数。

另外，本申请中记载的流程图或流程图的处理由多个标准(或者段落)构成，各标准例如表述为S101。进而，各标准可以分割为多个子标准，也可以将多个标准合并为一个标准。

以上例示了本发明的存储器装置系统的实施方式、构成、形态，但是本发明的实施方式、构成、形态不限于上述的各实施方式、各构成、各形态。例如，将不同实施方式、构成、形态分别公开的技术要素适当组合而得到的实施方式、构成、形态也包含在本发明的实施方式、构成、形态的范围内。

Claims (6)

1.一种存储器装置系统，具备：

第1存储器(1)，具有m行地址，其中m为2以上的整数，在所述m行地址分别保存不同的数据，并且保存着用于检测所述数据的错误的奇偶性比特；

第2存储器(2)，具有m行地址，其中m为2以上的整数，在初始状态下，保存着与所述第1存储器中保存的数据相同的数据；

第1寄存器(3)，与所述第1存储器连接，按照所述地址的顺序，仅保存所述第1存储器中保存的数据的m分割的1个数据；

第2寄存器(4)，与所述第2存储器连接，保存所述第2存储器中保存的数据的m分割的1个数据、且该1个数据与所述第1寄存器中保存的所述第1存储器的数据相同地址的数据；

比较器(5)，比较所述第1存储器及所述第2存储器中保存的数据；

传送寄存器(6)，保存由所述比较器比较后的第1存储器的数据；

错误数据寄存器(7)，由所述比较器判定为所述第1寄存器及所述第2寄存器的数据不一致的情况下，保存所述第2寄存器的数据；

错误地址寄存器(8)，由所述比较器判定为所述第1寄存器及所述第2寄存器的数据不一致的情况下，保存所述第2寄存器所保存的数据中的所述第2存储器的地址；

奇偶性运算部(9)，运算所述传送寄存器中保存的全部数据的奇偶性，并且判定该奇偶性与所述奇偶性比特是否一致；以及

控制部(10)，基于所述奇偶性运算部的运算结果进行规定的控制，

所述控制部，在所述传送寄存器中保存了所述第1存储器所保存的全部数据之后，使所述奇偶性运算部判定所述传送寄存器中保存的全部数据的奇偶性与所述奇偶性比特是否一致，在所述奇偶性运算部判定为一致时，使所述传送寄存器将该传送寄存器中保存的全部数据发送到外部电路(12)，在所述奇偶性运算部判定为不一致时，将所述传送寄存器所保存的数据之中的所述错误地址寄存器所保存的地址的数据替换为所述错误数据寄存器所保存的数据，然后再次使所述奇偶性运算部判定所述传送寄存器中保存的全部数据的奇偶性与所述奇偶性比特是否一致，在所述奇偶性运算部判定为一致时，也使所述传送寄存器将该传送寄存器中保存的全部数据发送到所述外部电路。

2.如权利要求1所述的存储器装置系统，

所述控制部，在再次使所述奇偶性运算部判定所述传送寄存器中保存的全部数据的奇偶性与所述奇偶性比特是否一致时，在所述奇偶性运算部判定为不一致的情况下，使所述传送寄存器将该传送寄存器中保存的数据之中的除所述错误地址寄存器中保存的地址的数据之外的其他数据发送到所述外部电路。

3.如权利要求1或2所述的存储器装置系统，

在所述第1存储器及所述第2存储器中，在各个所述地址中保存用于控制物理量传感器的控制电路所使用的数据，该物理量传感器输出与物理量相应的传感器信号。

4.如权利要求1～3中任一项所述的存储器装置系统，

在所述第1存储器及所述第2存储器中，在各个所述地址中保存用于调整物理量传感器的特性的数据，该物理量传感器输出与物理量相应的传感器信号。

5.如权利要求1～4中任一项所述的存储器装置系统，

所述第1存储器及所述第2存储器是非易失性存储器。

6.如权利要求1～5中任一项所述的存储器装置系统，

所述第1存储器及所述第2存储器的地址长度为n比特，其中n是1以上的整数，所述m及所述n以m+n相对于整体的比特数成为最小的整数的方式选择。