TW202422334A - 資料傳輸裝置與跨時脈領域資料傳輸之方法 - Google Patents
資料傳輸裝置與跨時脈領域資料傳輸之方法 Download PDFInfo
- Publication number
- TW202422334A TW202422334A TW111144470A TW111144470A TW202422334A TW 202422334 A TW202422334 A TW 202422334A TW 111144470 A TW111144470 A TW 111144470A TW 111144470 A TW111144470 A TW 111144470A TW 202422334 A TW202422334 A TW 202422334A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- receiving
- parity value
- data
- transmitting
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 20
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Abstract
一種資料傳輸裝置,其包含傳送端電路與接收端電路。傳送端電路屬於第一時脈領域,且用於儲存多個輸入資料。接收端電路屬於第二時脈領域,且用於自傳送端電路讀取多個輸出資料。傳送端電路用於依據多個輸入資料計算傳送端同位值。接收端電路用於依據多個輸出資料計算接收端同位值。接收端電路用於比較傳送端同位值與接收端同位值以產生控制訊號。傳送端電路與接收端電路用於依據控制訊號重置傳送端電路的寫入指標與接收端電路的讀取指標。
Description
本揭示文件有關跨時脈領域傳輸資料之技術,尤指一種可偵測及校正運作錯誤之資料傳輸裝置與跨時脈領域資料傳輸之方法。
先進晶片中的模組可運作在多個不同的時脈領域。因此,資料無可避免地需要在不同的時脈領域之間傳輸。業界通常使用同步器(synchronizer)與非同步先進先出記憶體進行跨時脈領域之資料傳輸。然而,同步器僅適用於傳輸一位元之資料,在傳輸多位元資料時,同步器容易因為亞穩態現象而獲得錯誤之數值。再者,雖然非同步先進先出記憶體適用於傳輸多位元資料,當遭遇靜電放電事件、過高之電壓或過高之環境溫度時,非同步先進先出記憶體儲存之資料、讀取指標及寫入指標可能轉變為錯誤之數值,而非同步先進先出記憶體不具有回復正確數值之功能。
本揭示文件提供一種資料傳輸裝置,其包含傳送端電路與接收端電路。傳送端電路屬於第一時脈領域,且用於儲存多個輸入資料。接收端電路屬於第二時脈領域,且用於自傳送端電路讀取多個輸出資料。傳送端電路用於依據多個輸入資料計算傳送端同位值。接收端電路用於依據多個輸出資料計算接收端同位值。接收端電路用於比較傳送端同位值與接收端同位值以產生控制訊號。傳送端電路與接收端電路用於依據控制訊號重置傳送端電路的寫入指標與接收端電路的讀取指標。
本揭示文件提供一種跨時脈領域資料傳輸之方法,其適用於資料傳輸裝置。資料傳輸裝置包含傳送端電路與接收端電路,且傳送端電路與接收端電路分別位於第一時脈領域與第二時脈領域。跨時脈領域資料傳輸之方法包含以下步驟:將多個輸入資料儲存於傳送端電路;透過接收端電路,自傳送端電路讀取多個輸出資料;透過傳送端電路,依據多個輸入資料計算傳送端同位值;透過接收端電路,依據多個輸出資料計算接收端同位值;透過接收端電路,比較傳送端同位值與接收端同位值以產生控制訊號;以及依據控制訊號重置傳送端電路的寫入指標與接收端電路的讀取指標。
上述之資料傳輸裝置與跨時脈領域資料傳輸之方法,能發現及校正傳輸過程中之運作錯誤。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中,相同的標號表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一實施例的資料傳輸裝置100簡化後的功能方塊圖。資料傳輸裝置100包含傳送端電路10與接收端電路20。傳送端電路10與接收端電路20分別屬於第一時脈領域DA與第二時脈領域DB。第一時脈領域DA與第二時脈領域DB之時脈具有不同的相位及/或頻率。資料傳輸裝置100用於接收資料訊號(即第1圖中的輸入資料Di_0~Di_n),並將資料訊號自第一時脈領域DA傳送至第二時脈領域DB,再進行輸出(即第1圖之輸出資料Do_0~Do_n)。在一些實施例中,資料傳輸裝置100可設置於一晶片中。
以下將以第1圖配合第2圖說明資料傳輸裝置100之運作,其中第2圖為依據本揭示文件一實施例的跨時脈領域資料傳輸之方法200的流程圖。
在步驟S201中,傳送端電路10儲存輸入資料Di_0~Di_n。詳細而言,傳送端電路10包含先進先出記憶體101與解多工器103。解多工器103接收傳送端電路10之寫入指標Wptr及輸入資料Di_0~Di_n,並依據寫入指標Wptr將輸入資料Di_0~Di_n依序寫入先進先出記憶體101的底部。傳送端電路10另包含暫存器105與加法器107。暫存器105會產生寫入指標Wptr,加法器107會接收寫入指標Wptr,並將其數值加1後回授至暫存器105,以依序增加寫入指標Wptr之數值。
在步驟S202中,接收端電路20自傳送端電路10讀取輸出資料Do_0~Do_n。詳細而言,接收端電路20傳送讀取指標Rptr至傳送端電路10的多工器109,使控制多工器109將先進先出記憶體101的頂部之資料被依序輸出為輸出資料Do_0~Do_n,藉此接收端電路20便能讀取輸出資料Do_0~Do_n。接收端電路20另包含暫存器201與加法器203。暫存器201會產生讀取指標Rptr,加法器203會接收讀取指標Rptr,並將其數值加1後回授至暫存器201,以依序增加讀取指標Rptr之數值。
在步驟S203中,傳送端電路10依據輸入資料Di_0~Di_n計算傳送端同位值(parity)Tpar。請同時參考第3圖,其中第3圖為依據本揭示文件一實施例的第2圖之步驟S203的細部流程圖。步驟S203包含步驟S301~S303。
在步驟S301中,傳送端電路10的計算電路111自解多工器103的輸出端接收輸入資料Di_0~Di_n,以依據當前被寫入先進先出記憶體101的輸入資料(例如輸入資料Di_1,以下稱為當前輸入資料)以及前一次被寫入先進先出記憶體101的輸入資料(例如輸入資料Di_0,以下稱為前次輸入資料),計算候選同位值TMpar。在一些實施例中,計算電路111透過將當前輸入資料與前次輸入資料進行互斥或(XOR)運算,以產生候選同位值TMpar。在一些實施例中,計算電路111亦可透過循環冗餘校驗(Cyclic Redundancy Check,CRC)、核對和(Checksum)等方式來產生候選同位值TMpar。
在步驟S302中,計算電路111自暫存器105接收寫入指標Wptr,並依據寫入指標Wptr判斷是否已計算候選同位值TMpar達到N次(亦即是否已重複執行步驟S301之儲存運作達到N次),其中N為正整數。若否,資料傳輸裝置100會再次執行步驟S301。若是,資料傳輸裝置100會執行步驟S303,以使計算電路111使用栓鎖致能訊號LaEn控制傳送端電路10的暫存器113儲存候選同位值TMpar,且暫存器113會輸出儲存之候選同位值TMpar作為傳送端同位值Tpar,亦即第N次步驟S301產生之候選同位值TMpar會被輸出為傳送端同位值Tpar。另一方面,暫存器113不會儲存第1次至第N-1次步驟S301所產生之候選同位值TMpar。
換言之,當解多工器103每次將輸入資料Di_0~Di_n中的一者寫入先進先出記憶體101時,候選同位值TMpar會對應地變化。當傳送端電路10每執行N次儲存(亦即寫入)運作時,計算電路111會(週期性地)將傳送端同位值Tpar設為當前的候選同位值TMpar。
在一些實施例中,先進先出記憶體101包含N個條目(entry)。
在一些實施例中,計算電路111可以由單晶片處理器、多晶片處理器、特殊應用積體電路(ASIC)、現場可程式化邏輯閘陣列(FPGA)、其他合適的邏輯電路或以上的任意組合來實現。
請再參考第2圖,在步驟S204中,接收端電路20依據輸出資料Do_0~Do_n計算接收端同位值Rpar。以下配合第4圖說明步驟S204包含的步驟S401~S403,其中第4圖為依據本揭示文件一實施例的第2圖之步驟S204的細部流程圖。
在步驟S401中,接收端電路20的計算電路205自多工器109的輸出端接收輸出資料Do_0~Do_n,以依據當前被讀出先進先出記憶體101的輸出資料(例如輸出資料Do_1,以下稱為當前輸出資料)以及前一次被讀出先進先出記憶體101的輸出資料(例如輸出資料Do_0,以下稱為前次輸出資料),計算候選同位值RMpar。在一些實施例中,計算電路205透過將當前輸出資料與前次輸出資料進行互斥或運算,以產生候選同位值RMpar。在一些實施例中,計算電路205亦可透過循環冗餘校驗、核對和等方式來產生候選同位值RMpar。
在步驟S402中,接收端電路20的同位檢查電路207自暫存器201接收讀取指標Rptr,並依據讀取指標Rptr判斷是否已計算候選同位值RMpar達到N次(亦即是否已重複執行步驟S401之讀取運作達到N次)。若否,資料傳輸裝置100會再次執行步驟S401。若是,資料傳輸裝置100會執行步驟S403,以使同位檢查電路207將當前的候選同位值RMpar作為接收端同位值Rpar,亦即使用第N次步驟S401所產生之候選同位值RMpar作為接收端同位值Rpar。
在一些實施例中,同位檢查電路207可以由單晶片處理器、多晶片處理器、特殊應用積體電路(ASIC)、現場可程式化邏輯閘陣列(FPGA)、其他合適的邏輯電路或以上的任意組合來實現。
請再參考第2圖,在步驟S205中,同位檢查電路207中的比較電路209會比較傳送端同位值Tpar與接收端同位值Rpar以產生控制訊號CS,亦即同位檢查電路207會比較第N次步驟S401產生之候選同位值RMpar與傳送端同位值Tpar。控制訊號CS的第一邏輯值(例如邏輯0)代表傳送端同位值Tpar相同於接收端同位值Rpar,亦即隱含先進先出記憶體101中的資料、寫入指標Wptr以及讀取指標Rptr皆正確。控制訊號CS的第二邏輯值(例如邏輯1)代表傳送端同位值Tpar不同於接收端同位值Rpar,亦即先進先出記憶體101中的資料、寫入指標Wptr以及讀取指標Rptr中的至少一者不正確。
在步驟S206中,資料傳送裝置100依據控制訊號CS重置傳送端電路10的寫入指標Wptr與接收端電路20的讀取指標Rptr。詳細而言,傳送端裝置10的暫存器105包含重置端,且暫存器105透過其重置端接收控制訊號CS,藉此暫存器105可被第二邏輯值(例如邏輯1)的控制訊號CS重置,進而將寫入指標Wptr重置至其初始值。接收端電路20的暫存器201包含重置端,且暫存器201透過其重置端接收控制訊號CS,藉此暫存器201可被第二邏輯值(例如邏輯1)的控制訊號CS重置,進而將讀取指標Rptr重置至其初始值。
在一些實施例中,控制訊號CS無需直接傳送至暫存器105與暫存器201,而是傳送至資料傳輸裝置100外部之軟體模組、韌體模組或具運算能力之數位電路。當控制訊號CS具有第二邏輯值(例如邏輯1)時,軟體模組、韌體模組或數位電路會重置暫存器105與暫存器201,且可進一步恢復先進先出記憶體101中的資料(例如將偵測到運作錯誤前一定數量之資料重新寫入先進先出記憶體101)。
另一方面,若控制訊號CS為第一邏輯值(例如邏輯0),則暫存器105與暫存器201不會被重置(亦即寫入指標Wptr與讀取指標Rptr不會被重置),先進先出記憶體101中的資料也不會被恢復。
由上述可知,當先進先出記憶體101中的資料、寫入指標Wptr或讀取指標Rptr因爲特定事件,例如靜電放電事件、過高之電壓或過高之環境溫度,而轉變為不正確之數值時,資料傳輸裝置100能藉由不同的傳送端同位值Tpar與接收端同位值Rpar自動發現此運作錯誤,並能校正此運作錯誤。
跨時脈領域資料傳輸之方法200尚包含步驟S207~S211。在步驟S207中,傳送端電路10將寫入指標Wptr傳送至接收端電路20。傳送端電路10的二進位至格雷碼電路115將寫入指標Wptr轉換為格雷碼,並將格雷碼形式(Gray-coded)之寫入指標Wptr傳送至傳送端電路10的暫存器117。暫存器117會將格雷碼形式之寫入指標Wptr傳送至接收端電路20。
在流程S208中,接收端電路20自傳送端電路10接收寫入指標Wptr。接收端電路20之同步器(synchronizer)211會接收格雷碼形式之寫入指標Wptr,並將寫入指標Wptr提供至接收端電路20之格雷碼至二進位電路213。格雷碼至二進位電路213會將格雷碼形式之寫入指標Wptr還原為二進位形式。
在步驟S209中,接收端電路20會依據寫入指標Wptr與讀取指標Rptr判斷先進先出記憶體101是否已空。詳細而言,接收端電路20之指標檢查電路215會自格雷碼至二進位電路213接收寫入指標Wptr,並自暫存器201接收讀取指標Rptr。指標檢查電路215會比較寫入指標Wptr與讀取指標Rptr是否相同。
若步驟S209之判斷為否(亦即寫入指標Wptr與讀取指標Rptr不同,代表先進先出記憶體101尚儲存有資料),資料傳輸裝置100會執行步驟S210,以使指標檢查電路215控制接收端電路20之多工器217將加法器203之輸出提供至暫存器201。如此一來,讀取指標Rptr會增加,以自先進先出記憶體101讀出下一筆資料。
若步驟S209之判斷為是(亦即寫入指標Wptr與讀取指標Rptr相同,代表先進先出記憶體101已空),資料傳輸裝置100會執行步驟S211,以使指標檢查電路215控制多工器217將暫存器201之輸出直接回授至暫存器201。如此一來,讀取指標Rptr會保持不變,以暫時停止讀取先進先出記憶體101。在步驟S210或S211結束後,資料傳輸裝置100可以再次執行步驟S207。
在一些實施例中,指標檢查電路215可以由單晶片處理器、多晶片處理器、特殊應用積體電路(ASIC)、現場可程式化邏輯閘陣列(FPGA)、其他合適的邏輯電路或以上的任意組合來實現。
綜上所述,當先進先出記憶體101已空時,資料傳輸裝置100會自動停止讀取運作,以避免產生錯誤之輸出資料。
上述之跨時脈領域資料傳輸之方法200或本揭示文件描述的其他方法可由儲存於非暫態電腦可讀取媒體中的多個指令來實現。當藉由一或多個處理器執行這些指令時,這些指令會使前述多個方法的部分或全部被執行。應理解的是,本揭示文件描述的任何方法可包含相較於流程圖所示較多或較少的步驟,且方法中的步驟可以任何合適的順序執行。
例如,在一實施例中,步驟S201~S206可以與步驟S207~S211平行執行。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而,所屬技術領域中具有通常知識者應可理解,同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式,而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」在此包含任何直接及間接的連接手段。因此,若文中描述第一元件耦接於第二元件,則代表第一元件可通過電性連接或無線傳輸、光學傳輸等訊號連接方式而直接地連接於第二元件,或者通過其他元件或連接手段間接地電性或訊號連接至該第二元件。
在此所使用的「及/或」的描述方式,包含所列舉的其中之一或多個項目的任意組合。另外,除非說明書中特別指明,否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例,在不脫離本揭示文件的範圍或精神的情況下,可以對本揭示文件進行各種修飾和均等變化。綜上所述,凡在以下請求項的範圍內對於本揭示文件所做的修飾以及均等變化,皆為本揭示文件所涵蓋的範圍。
100:資料傳輸裝置
10:傳送端電路
20:接收端電路
101:先進先出記憶體
103:解多工器
105:暫存器
107:加法器
109:多工器
111:計算電路
113:暫存器
115:二進位至格雷碼電路
117:暫存器
201:暫存器
203:加法器
205:計算電路
207:同位檢查電路
209:比較電路
211:同步器
213:格雷碼至二進位電路
215:指標檢查電路
217:多工器
Di_0~Di_n:輸入資料
Do_0~Do_n:輸出資料
Wptr:寫入指標
Rptr:讀取指標
Tpar:傳送端同位值
TMpar:候選同位值
Rpar:接收端同位值
RMpar:候選同位值
LaEn:栓鎖致能訊號
CS:控制訊號
200:跨時脈領域資料傳輸之方法
S201~S211:步驟
S310~S303:步驟
S401~S403:步驟
第1圖為依據本揭示文件一實施例的資料傳輸裝置簡化後的功能方塊圖。
第2圖為依據本揭示文件一實施例的跨時脈領域資料傳輸之方法的流程圖。
第3圖為依據本揭示文件一實施例的第2圖之步驟S203的細部流程圖。
第4圖為依據本揭示文件一實施例的第2圖之步驟S204的細部流程圖。
100:資料傳輸裝置
10:傳送端電路
20:接收端電路
101:先進先出記憶體
103:解多工器
105:暫存器
107:加法器
109:多工器
111:計算電路
113:暫存器
115:二進位至格雷碼電路
117:暫存器
201:暫存器
203:加法器
205:計算電路
207:同位檢查電路
209:比較電路
211:同步器
213:格雷碼至二進位電路
215:指標檢查電路
217:多工器
Di_0~Di_n:輸入資料
Do_0~Do_n:輸出資料
Wptr:寫入指標
Rptr:讀取指標
Tpar:傳送端同位值
TMpar:候選同位值
Rpar:接收端同位值
RMpar:候選同位值
LaEn:栓鎖致能訊號
CS:控制訊號
Claims (10)
- 一種資料傳輸裝置,包含: 一傳送端電路,屬於一第一時脈領域,且用於儲存多個輸入資料;以及 一接收端電路,屬於一第二時脈領域,且用於自該傳送端電路讀取多個輸出資料, 其中該傳送端電路用於依據該多個輸入資料計算一傳送端同位值,該接收端電路用於依據該多個輸出資料計算一接收端同位值, 其中該接收端電路用於比較該傳送端同位值與該接收端同位值以產生一控制訊號,該傳送端電路與該接收端電路用於依據該控制訊號重置該傳送端電路的一寫入指標與該接收端電路的一讀取指標。
- 如請求項1所述之資料傳輸裝置,其中該傳送端電路包含: 一計算電路,用於接收該多個輸入資料,並用於當該傳送端電路儲存該多個輸入資料中的一當前輸入資料時,依據該當前輸入資料與該多個輸入資料中的一前次輸入資料計算一候選同位值;以及 一暫存器,用於自該計算電路接收該候選同位值, 其中當該傳送端電路儲存第N個當前輸入資料時,該計算電路控制該暫存器儲存該第N個當前輸入資料的該候選同位值,並輸出該第N個當前輸入資料的該候選同位值作為該傳送端同位值,其中N為正整數。
- 如請求項2所述之資料傳輸裝置,其中該計算電路用於接收該傳送端電路的該寫入指標,並用於依據該傳送端電路的該寫入指標計算該傳送端電路執行儲存之次數。
- 如請求項2所述之資料傳輸裝置,其中該多個輸入資料儲存於該傳送端電路中的一先進先出記憶體,且該先進先出記憶體包含N個條目(entry)。
- 如請求項1所述之資料傳輸裝置,其中該接收端電路包含: 一計算電路,用於接收該多個輸出資料,並用於當該接收端電路讀取該多個輸出資料中的一當前輸出資料時,依據該當前輸出資料與該多個輸出資料中的一前次輸出資料計算一候選同位值;以及 一同位檢查電路,其中當該接收端電路讀取第N個當前輸出資料時,該同位檢查電路用於使用該第N個當前輸出資料的該候選同位值作為該接收端同位值,並用於比較該傳送端同位值與該接收端同位值以產生該控制訊號,其中N為正整數。
- 如請求項5所述之資料傳輸裝置,其中該同位檢查電路用於接收該接收端電路的該讀取指標,並用於依據該接收端電路的該讀取指標計算該接收端電路執行讀取之次數。
- 如請求項5所述之資料傳輸裝置,其中該多個輸入資料儲存於該傳送端電路中的一先進先出記憶體,且該先進先出記憶體包含N個條目。
- 如請求項1所述之資料傳輸裝置,其中該傳送端電路的一暫存器用於產生該寫入指標,且該傳送端電路的該暫存器用於接收該控制訊號並依據該控制訊號重置該寫入指標, 其中該接收端電路的一暫存器用於產生該讀取指標,且該接收端電路的該暫存器用於接收該控制訊號以依據該控制訊號重置該讀取指標。
- 如請求項1所述之資料傳輸裝置,其中該傳送端電路用於傳送該寫入指標至該接收端電路,且該接收端電路用於依據該寫入指標與該讀取指標,判斷是否停止讀取該多個輸出資料。
- 一種跨時脈領域資料傳輸之方法,適用於一資料傳輸裝置,其中該資料傳輸裝置包含一傳送端電路與一接收端電路,該傳送端電路與該接收端電路分別位於一第一時脈領域與一第二時脈領域,該方法包含: 將多個輸入資料儲存於該傳送端電路; 透過該接收端電路,自該傳送端電路讀取多個輸出資料; 透過該傳送端電路,依據該多個輸入資料計算一傳送端同位值; 透過該接收端電路,依據該多個輸出資料計算一接收端同位值; 透過該接收端電路,比較該傳送端同位值與該接收端同位值以產生一控制訊號;以及 依據該控制訊號重置該傳送端電路的一寫入指標與該接收端電路的一讀取指標。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111144470A TWI826133B (zh) | 2022-11-21 | 2022-11-21 | 資料傳輸裝置與跨時脈領域資料傳輸之方法 |
US18/487,116 US20240171309A1 (en) | 2022-11-21 | 2023-10-15 | Data transmission apparatus and method of cross-domain data transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111144470A TWI826133B (zh) | 2022-11-21 | 2022-11-21 | 資料傳輸裝置與跨時脈領域資料傳輸之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI826133B TWI826133B (zh) | 2023-12-11 |
TW202422334A true TW202422334A (zh) | 2024-06-01 |
Family
ID=90053202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111144470A TWI826133B (zh) | 2022-11-21 | 2022-11-21 | 資料傳輸裝置與跨時脈領域資料傳輸之方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240171309A1 (zh) |
TW (1) | TWI826133B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013221678B4 (de) * | 2012-11-12 | 2024-08-01 | Nvidia Corp. | System und Verfahren zum Bestimmen einer Zeit zum sicheren Abtasten eines Signals einer Takt-Domäne |
US20140281652A1 (en) * | 2013-03-14 | 2014-09-18 | Nvidia Corporation | Data synchronization across asynchronous boundaries using selectable synchronizers to minimize latency |
DE102015103809B3 (de) * | 2015-03-16 | 2016-07-07 | Intel IP Corporation | Verfahren und Vorrichtung zum Schützen eines Datentransportblocks gegen Speicherfehler und Übertragungsfehler |
TWI585366B (zh) * | 2016-08-23 | 2017-06-01 | 新唐科技股份有限公司 | 計數裝置及計步裝置 |
-
2022
- 2022-11-21 TW TW111144470A patent/TWI826133B/zh active
-
2023
- 2023-10-15 US US18/487,116 patent/US20240171309A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE44487E1 (en) | Command packet packing to mitigate CRC overhead | |
US8042023B2 (en) | Memory system with cyclic redundancy check | |
US7350127B2 (en) | Error correction method and system | |
TWI395425B (zh) | 用以實現虛擬大小為m之彈性緩衝器之方法、虛擬大小為m之彈性緩衝器電路及積體電路 | |
KR20090019819A (ko) | 시행착오에 의한 에러 보정 디코딩 | |
CN114328316B (zh) | Dma控制器、soc系统及基于dma控制器的数据搬运方法 | |
US9268888B1 (en) | Latency computation circuitry | |
US7139965B2 (en) | Bus device that concurrently synchronizes source synchronous data while performing error detection and correction | |
CN114664366A (zh) | 存储器装置以及其读取方法 | |
US6584584B1 (en) | Method and apparatus for detecting errors in a First-In-First-Out buffer | |
CN107402830B (zh) | 寄存器异常检测装置 | |
US20040098654A1 (en) | FIFO memory with ECC function | |
JP2021039672A (ja) | メモリシステム、パケット保護回路およびcrc計算方法 | |
JP3076205B2 (ja) | 先入れ先出しバッファ装置 | |
JP2013034133A (ja) | 送信装置、送受信システムおよび制御方法 | |
JP2009259113A (ja) | 不揮発性メモリ管理装置 | |
JP5263986B2 (ja) | シリアル受信装置並びにシリアル受信装置の制御方法及びプログラム | |
KR20130114303A (ko) | 메모리 컨트롤러의 동작 방법과 상기 메모리 컨트롤러를 포함하는 장치들 | |
TWI826133B (zh) | 資料傳輸裝置與跨時脈領域資料傳輸之方法 | |
TW202422334A (zh) | 資料傳輸裝置與跨時脈領域資料傳輸之方法 | |
US20230239256A1 (en) | Wide Elastic Buffer | |
CN118069557A (zh) | 数据传输装置与跨时钟域数据传输的方法 | |
US9218239B2 (en) | Apparatuses and methods for error correction | |
JP2011061525A (ja) | マンチェスタ符号を用いた調歩同期通信に基づく受信器及び半導体装置 | |
US20240152482A1 (en) | 2-wire interface as well as sync detection and sync reset method thereof |