CN107103928A - 一种新型8tsram单元电路系统 - Google Patents

一种新型8tsram单元电路系统 Download PDF

Info

Publication number
CN107103928A
CN107103928A CN201710285212.2A CN201710285212A CN107103928A CN 107103928 A CN107103928 A CN 107103928A CN 201710285212 A CN201710285212 A CN 201710285212A CN 107103928 A CN107103928 A CN 107103928A
Authority
CN
China
Prior art keywords
data
write
new
circuits system
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710285212.2A
Other languages
English (en)
Inventor
张建杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU WULI INFORMATION TECHNOLOGY Co Ltd
Original Assignee
SUZHOU WULI INFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU WULI INFORMATION TECHNOLOGY Co Ltd filed Critical SUZHOU WULI INFORMATION TECHNOLOGY Co Ltd
Priority to CN201710285212.2A priority Critical patent/CN107103928A/zh
Publication of CN107103928A publication Critical patent/CN107103928A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明属于电路技术领域，公开了一种新型8T SRAM单元电路系统，采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个自锁数据使能管来控制写入数据动作。本发明解决了在电源电压较低的条件下实现正确的数据写入，减少读取数据时对所存储数据的干扰，提升存储单元的静态噪声容限。

Description

一种新型8TSRAM单元电路系统
技术领域
本发明属于电路技术领域，尤其涉及一种新型8T SRAM单元电路系统。
背景技术
随机静态存储器（SRAM）是SoC系统中非常重要的一部分，传统的6管单元由于读写操作的可靠性问题决定了其最低工作电压很难跟随着制造工艺的前进而继续缩减下去。
传统的6T SRAM存储单元：MP1、MN1与MP2、MN2两个反相器组成锁存器，外部写入的数据存储在Q或QB，MN3、MN4为开关管，WL为字线，BL、BLB为位线。写操作时：如果对Q（原状态为“1”）写入“0”，首先位线BL与BLB预充电至“1”，然后根据要写入的数据类型将BL与BLB分别被置为“0”与“1”；再将字线WL置为“1”，使得MN3、MN4两个开关管导通；Q端从“1”变“0”，QB从“0”变为“1”，写操作结束。读操作时（假设Q端存“0”）：首先BL、BLB被预充电到“1”；字线WL拉高为“1”，MN3、MN4两个开关管导通，BLB保持“1”态，BL慢慢被拉低至“0”，灵敏放大器将BL、BLB之间电压差放大并将存储单元的“0”态读出。
由于器件尺寸不断缩小与器件工作电压的不断降低，使得传统的6T SRAM单元在稳定性上面临更大的挑战。随着工作电压的降低，由于传输管MN3与MN4的驱动力的降低以及MP1、MN1（或者MP2、MN2）组成的反相器的电压翻转点的降低，使得传统的6T SRAM存储单元的写入数据的能力严重下降；而VDD的下降，静态噪声容限（SNM）也会随之下降。
综上所述，现有技术存在的问题是：
传统的6T SRAM存储单元，由于受到SoC不断降低功耗的要求驱使，随着最低工作电压逐步减小，MP1、MN1（或者MP2、MN2）组成的反相器的电压翻转点的降低，存储单元难以被写入数据或写入数据失败，而且随着VDD的下降，静态噪声容限也跟着下降，存储单元的稳定性在低电压条件下受到威胁。
发明内容
针对现有技术存在的问题，本发明提供了一种新型8T SRAM单元电路系统。
本发明是这样实现的，一种新型8T SRAM单元电路系统，采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个自锁数据使能管来控制写入数据动作。
进一步，所述新型8T SRAM单元电路系统包括：
一个写输入传输管MNS，一端连接WBL，另一端连接IV1的输入端与MNL的源极（或漏极）。用于接收来自控制写入数据的字线信号WWL/WWLB，当需要写入数据时，WWL=1，MNS导通，这时将WBL的数据写入Q端；
一个数据自锁使能管MNL，一端与MNS的漏极（或源极），另一端连接IV2的输出端。用于接收来自控制写入数据的字线信号WWLB，当需要写入数据时，WWLB=0，MNL关闭，当WWLB=1时，MNL导通，将数据锁存住；
两个反相器IV1与IV2，其中IV1是由MP1与MN2组成反相器，其输出端连接IV2的输入端与MN3的栅极；IV2是由MP2与MN2组成反相器，其输入端连接IV1的输出端与MN3的栅极，输出端连接MNL的漏极（或源极）用与锁存数据；
两个串联的NMOS管MN3与MN4，其中MN3栅极接IV1的输出端，漏极接MN4的源极；MN4的栅极接RWL，源极接RBL。用于读出存储的数据。
进一步， 所述写输入传输管写输入传输管或为MPS；所述数据自锁使能管或MPL。
进一步，所述两个反相器包括INV1、INV2； INV1为由MP1与MN1组成的反相器INV1，INV2由MP2与MN2组成反相器，INV1、INV2均用来锁存数据。
进一步，两个串联的NMOS管包括：
MN3：用于读取数据，栅极连接QB，如果QB为“1”MN3导通，如果QB为“0”，MN3关断；
MN4：用于读取数据，栅极连接读数据字线RWL，读取数据时，RWL=1，MN3导通，读取数据位线RBL将存储单元存储的信息送至灵敏放大器。
本发明的优点及积极效果为：
本发明可以使得SRAM在超低电压下（0.4v以上）工作且保持良好的可靠性。
本发明解决了在电源电压较低（VDD电压低至0.4v）的条件下实现正确的数据写入，减少读取数据时对所存储数据的干扰；与现有技术相比，提升存储单元的静态噪声容限10%以上。
附图说明
图1是本发明实施例提供的新型8T SRAM单元电路系统示意图。
图2是本发明实施例提供的新型8T SRAM单元电路系统第二示意图。
图3是本发明实施例提供的新型8T SRAM单元电路系统第三示意图。
图4是本发明实施例提供的新型8T SRAM单元电路系统第四示意图。
图5是本发明实施例提供的新型8T SRAM存储单元写操作波形图。
图6是本发明实施例提供的新型8T SRAM存储单元读操作波形图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明的应用原理作详细描述。
如图1至图4所示，本发明实施例提供的新型8T SRAM单元电路系统采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个自锁数据使能管来控制写入数据动作。
本发明实施例提供的新型8T SRAM单元电路系统包含一个写输入传输管MNS(或MPS)，一个数据自锁使能管MNL(或MPL)、两个反相器（MP1/MN1组成INV1与MP2/MN2组成INV2）、两个串联的NMOS管（MN3与MN4）。
下面结合工作原理对本发明作进一步描述。
本发明实施例提供的写输入传输管MNS：接收来自控制写入数据的字线信号WWL/WWLB，当需要写入数据时，WWL=1，MNS导通，这时将WBL的数据写入Q端；
MNL：接收来自控制写入数据的字线信号WWLB，当需要写入数据时，WWLB=0，MNL关闭，当WWLB=1时，MNL导通，将数据锁存住；
INV1、INV2：由MP1与MN1组成的反相器INV1，由MP2与MN2组成反相器INV2，用来锁存数据；
MN3：用于读取数据，栅极连接QB，如果QB为“1”MN3导通，如果QB为“0”，MN3关断；
MN4：用于读取数据，栅极连接读数据字线RWL，读取数据时，RWL=1，MN3导通，读取数据位线RBL将存储单元存储的信息送至灵敏放大器；
下面结合新型8T SRAM存储单元的基本读写操作方法对本发明作进一步描述。
写操作：如图5所示；
显示数据写入（假设Q端从“1”变为“0”）的波形图，写数据位线先预冲至高电平，如果从Q端写“0”（原存“1”）进入存储单元，WBL被外部输入电路置为“0”；写数据字线WWL选中拉为高电平（WWLB=“0”），MNS导通，数据写入存储单元，MNL此时不导通，Q’不会与Q发生竞争，Q端更容易被写入。当写入结束后，WWL=0，WWLB=1，MNL导通使INV1与INV2互锁。由于数据写入时Q’不会与Q发生竞争，即使VDD电压下降，外部数据也可以成功写入。
下面结合读操作对本发明作进一步描述。
如图6所示，读数据时，WWL为“0”，RBL首先被预冲至“1”，如果存储单元所存状态为“0”，那么QB=1当读取数据字线RWL拉高后，MN3与MN4处于导通状态，RBL被拉低，这时数据输出端读到的数据为“0”；如果存储单元所存状态为“1”，那么QB=0当读取数据字线RWL拉高后，MN3不导通，MN4处于导通状态，RBL保持为高电平状态，这时数据输出端读到的数据为“1”。
本发明中，由于采用读、写数据的字线不共用以及读、写数据的位线也各自分开的方法，不像传统6T单元那样读数据时对存储数据的干扰，具有更大的噪声容限。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种新型8T SRAM单元电路系统，其特征在于，所述新型8T SRAM单元电路系统采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个自锁数据使能管来控制写入数据动作。
2.如权利要求1所述的新型8T SRAM单元电路系统，其特征在于，所述新型8T SRAM单元电路系统包括：
一个写输入传输管MNS，用于接收来自控制写入数据的字线信号WWL/WWLB，当需要写入数据时，WWL=1，MNS导通，这时将WBL的数据写入Q端；
一个数据自锁使能管MNL，用于接收来自控制写入数据的字线信号WWLB，当需要写入数据时，WWLB=0，MNL关闭，当WWLB=1时，MNL导通，将数据锁存住；
两个反相器，用与锁存数据；
两个串联的NMOS管，用于读取数据。
3.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于， 所述写输入传输管写输入传输管或为MPS；所述数据自锁使能管或MPL。
4.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于，所述两个反相器包括INV1、INV2； INV1为由MP1与MN1组成的反相器INV1，INV2由MP2与MN2组成反相器，INV1、INV2均用来锁存数据。
5.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于，两个串联的NMOS管包括：
MN3：用于读取数据，栅极连接QB，如果QB为“1”MN3导通，如果QB为“0”，MN3关断；
MN4：用于读取数据，栅极连接读数据字线RWL，读取数据时，RWL=1，MN3导通，读取数据位线RBL将存储单元存储的信息送至灵敏放大器。
CN201710285212.2A 2017-04-27 2017-04-27 一种新型8tsram单元电路系统 Pending CN107103928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710285212.2A CN107103928A (zh) 2017-04-27 2017-04-27 一种新型8tsram单元电路系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710285212.2A CN107103928A (zh) 2017-04-27 2017-04-27 一种新型8tsram单元电路系统

Publications (1)

Publication Number Publication Date
CN107103928A true CN107103928A (zh) 2017-08-29

Family

ID=59656924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710285212.2A Pending CN107103928A (zh) 2017-04-27 2017-04-27 一种新型8tsram单元电路系统

Country Status (1)

Country Link
CN (1) CN107103928A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145809A (zh) * 2020-03-02 2020-05-12 苏州大学 一种基于FinFET工艺SRAM抗辐照单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784749A (zh) * 2002-04-04 2006-06-07 霍尼韦尔国际公司 利用反馈金属氧化物半导体场效应晶体管的抗单击扰动的静态随机存取存储器
CN101315810A (zh) * 2008-05-12 2008-12-03 华中科技大学 一种静态随机访问存储器的存储单元
CN104157304A (zh) * 2014-08-01 2014-11-19 中国科学院微电子研究所 抗干扰存储元件
CN104299644A (zh) * 2014-10-24 2015-01-21 安徽大学 一种同时提高读噪声容限和写裕度的新型12管sram单元电路
CN105976858A (zh) * 2016-07-05 2016-09-28 苏州无离信息技术有限公司 一种可在较低电压下稳定工作的sram存储单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784749A (zh) * 2002-04-04 2006-06-07 霍尼韦尔国际公司 利用反馈金属氧化物半导体场效应晶体管的抗单击扰动的静态随机存取存储器
CN101315810A (zh) * 2008-05-12 2008-12-03 华中科技大学 一种静态随机访问存储器的存储单元
CN104157304A (zh) * 2014-08-01 2014-11-19 中国科学院微电子研究所 抗干扰存储元件
CN104299644A (zh) * 2014-10-24 2015-01-21 安徽大学 一种同时提高读噪声容限和写裕度的新型12管sram单元电路
CN105976858A (zh) * 2016-07-05 2016-09-28 苏州无离信息技术有限公司 一种可在较低电压下稳定工作的sram存储单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145809A (zh) * 2020-03-02 2020-05-12 苏州大学 一种基于FinFET工艺SRAM抗辐照单元

Similar Documents

Publication Publication Date Title
CN105976858B (zh) 一种可在较低电压下稳定工作的sram存储单元
US8345469B2 (en) Static random access memory (SRAM) having bit cells accessible by separate read and write paths
US7609541B2 (en) Memory cells with lower power consumption during a write operation
US8531873B2 (en) Ultra low power SRAM cell circuit with a supply feedback loop for near and sub threshold operation
US9697888B1 (en) 9T, 8T, and 7T bitcells for 1R1W and single port static random access memories (SRAM) with single-ended read and single-ended write
CN107886986B (zh) 一种解决半选问题的亚阈值sram存储单元电路
CN108922572B (zh) 一种具有高稳定性和低静态功耗的sram存储单元电路
US11276458B2 (en) Memory including a 1R1RW bitcell storage array and methods thereof
US9858987B2 (en) Sense amplifier scheme
US9653150B1 (en) Static random access memory (SRAM) bitcell and memory architecture without a write bitline
CN103971733B (zh) 低功耗sram单元电路结构
CN102157195B (zh) 低电压静态随机存储器单元、存储器和写操作方法
Singh et al. Read and write stability of 6T SRAM
JP2013004110A (ja) 書込み用ビットラインの充放電電力を削減する半導体記憶装置
CN111916125B (zh) 一种低压下提升读写速度和稳定性的sram存储单元电路
CN109065088A (zh) 一种低位线漏电流的sram存储单元电路
CN107103928A (zh) 一种新型8tsram单元电路系统
US8611162B2 (en) Circuit for preventing a dummy read in a memory
CN108766494B (zh) 一种具有高读噪声容限的sram存储单元电路
CN101840728B (zh) 一种双端sram单元
CN107123440A (zh) 一种新型9tsram单元电路系统
Pal et al. A single ended write double ended read decoupled 8-T SRAM cell with improved read stability and writability
Kim et al. Design of advanced subthreshold SRAM array for ultra-low power technology
CN203276859U (zh) 一种sram存储器
US9324417B1 (en) Systems and methods for avoiding read disturbance in a static random-access memory (SRAM)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829

RJ01 Rejection of invention patent application after publication