CN107086053A - 存储器控制装置及其存储器控制测试方法 - Google Patents

存储器控制装置及其存储器控制测试方法 Download PDF

Info

Publication number
CN107086053A
CN107086053A CN201610085506.6A CN201610085506A CN107086053A CN 107086053 A CN107086053 A CN 107086053A CN 201610085506 A CN201610085506 A CN 201610085506A CN 107086053 A CN107086053 A CN 107086053A
Authority
CN
China
Prior art keywords
signal
state machine
circuit
control device
memory control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610085506.6A
Other languages
English (en)
Other versions
CN107086053B (zh
Inventor
陈宗仁
黄仲盟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610085506.6A priority Critical patent/CN107086053B/zh
Publication of CN107086053A publication Critical patent/CN107086053A/zh
Application granted granted Critical
Publication of CN107086053B publication Critical patent/CN107086053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种存储器控制装置及其存储器控制测试方法。存储器控制装置中的控制单元反应恢复信号的接收而依序输出标记信号给逻辑电路，以使逻辑电路依序地发出中止信号中止对应的状态机电路，其中恢复信号为通过延迟就绪信号所产生。因此，可更完整地测试存储器控制装置的存储器控制操作，进而提高存储器控制装置管控品质。

Description

存储器控制装置及其存储器控制测试方法
技术领域
本发明涉及一种控制装置，尤其涉及一种存储器控制装置及其存储器控制测试方法。
背景技术
在存储器的制造过程中，芯片或罩幕上的灰尘微粒，刮，以与门氧化层针孔等所引起的制程相关错误，常易使存储器受到影响，而导致不当的开路或短路。目前已发展出许多用来测试存储器是否正常运作的方法或硬体。当集成电路技术日新月异之际，存储器功能也显得越来越复杂，也因此存储器的控制电路也相形复杂。
关于存储器的测试，目前已发展出存储器的内置自行测试(Built-inself-test；BIST)技术，传统上，其可利用状态机器来实施。而有关存储器控制电路的测试，一般仅以固定频率对存储器控制电路下达中止(suspend)与恢复(resume)的指令来进行，然此方式并无法完整地测试存储器控制电路的所有控制操作，因此无法有效地管控存储器装置的品质，进一步地降低存储器装置在客户端发生故障的机率。
发明内容
本发明提供一种存储器控制装置及其存储器控制测试方法，可更完整地测试存储器控制装置的存储器控制操作。
本发明的存储器控制装置，包括状态机单元、N个逻辑电路、控制单元以及恢复控制单元。状态机单元具有N个状态机电路，N个状态机电路用以依序执行其对应的存储器控制操作，其中N为正整数。N个逻辑电路分别耦接对应的状态机电路，并分别依据各个状态机电路输出的状态位元信号以及标记信号输出中止(suspend)信号至对应的状态机电路，以中止对应的状态机电路的存储器控制操作。控制单元耦接逻辑电路，接收恢复信号，反应恢复信号的接收依序输出标记信号至逻辑电路，以依序中止状态机电路的存储器控制操作。恢复控制单元耦接逻辑电路，依据中止信号产生就绪(ready)信号，延迟就绪信号以产生恢复信号至状态机单元与控制单元，以恢复状态机电路执行存储器控制操作，以及使控制单元输出标记信号。
在本发明的一实施例中，上述的控制单元包括移位寄存器。移位寄存器耦接逻辑电路与恢复控制单元，依据恢复信号与输入信号输出标记信号。移位寄存器包括N+1个位移电路，N+1个位移电路依据恢复信号移位输入信号以产生标记信号。
在本发明的一实施例中，上述各个逻辑电路依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生中止信号至对应的状态机电路。
在本发明的一实施例中，上述各个逻辑电路包括与门，其输入端耦接对应的状态机电路与对应的位移电路，依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号产生中止信号至对应的状态机电路。
在本发明的一实施例中，其中若第N+1个位移电路输出标记信号，存储器控制装置通过存储器控制测试。
在本发明的一实施例中，上述的状态机电路具有不同的存储器控制操作时间。
本发明还提供一种存储器控制装置的存储器控制测试方法，其中存储器控制装置包括具有N个状态机电路的状态机单元，其中N为正整数，存储器控制装置的存储器控制测试方法包括下列步骤。提供控制单元，控制单元接收恢复信号，并反应恢复信号的接收而依序输出标记信号。提供N个逻辑电路，N个逻辑电路分别依据各个状态机电路输出的状态位元信号以及标记信号输出中止信号至对应的状态机电路，以中止对应的状态机电路的存储器控制操作。依据中止信号产生就绪信号。延迟就绪信号以产生恢复信号至状态机单元与控制单元，以恢复状态机电路执行存储器控制操作，以及使控制单元输出标记信号。判断各个状态机电路是否皆已被中止过。若各个状态机电路皆已被中止过，存储器控制装置通过存储器控制测试。
在本发明的一实施例中，上述的存储器控制装置的存储器控制测试方法包括，提供移位寄存器，依据恢复信号与输入信号输出标记信号，其中移位寄存器包括N+1个位移电路，位移电路移位输入信号以产生恢复信号。
在本发明的一实施例中，其中各个逻辑电路依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生中止信号至对应的状态机电路。
在本发明的一实施例中，上述的存储器控制装置的存储器控制测试方法包括，提供多个与门，各个与门依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号产生中止信号至对应的状态机电路。
在本发明的一实施例中，其中若第N+1个位移电路输出标记信号，存储器控制装置通过存储器控制测试。
在本发明的一实施例中，上述的状态机电路具有不同的存储器控制操作时间。
基于上述，本发明实施例的控制单元反应恢复信号的接收而依序输出标记信号给逻辑电路，以使逻辑电路依序地发出中止信号中止对应的状态机电路，其中恢复信号为恢复控制单元通过延迟就绪信号所产生，如此便可测试各个状态机电路的存储器控制操作是否皆能正常运作，进而提高存储器控制装置管控品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的存储器控制装置的示意图；
图2是依照本发明的一实施例的存储器控制装置的示意图；
图3是依照本发明的一实施例的存储器控制装置的存储器控制测试方法示意图；
图4是依照本发明另一实施例的存储器控制装置的存储器控制测试方法示意图。
附图标记说明：
100、200：存储器控制装置；
102：状态机单元；
104：控制单元；
106：恢复控制单元；
202：移位寄存器；
LOC1～LOCN：逻辑电路；
Re1：恢复信号；
ST1～STN：状态机电路；
SR1～SRN+1：位移电路；
S302～S312、S402～S412：存储器控制装置的存储器控制测试方法步骤。
具体实施方式
图1是依照本发明的一实施例的存储器控制装置的示意图，请参照图1。存储器控制装置100包括状态机单元102(其包括N个状态机电路ST1～STN，)、N个逻辑电路LOC1～LOCN、控制单元104以及恢复控制单元106，其中N为正整数。逻辑电路LOC1～LOCN分别耦接其对应的状态机电路ST1～STN以及控制单元104，恢复控制单元106则耦接逻辑电路LOC1～LOCN、状态机单元102以及控制单元104(为保持附图简洁，因此未示出)。
其中状态机电路ST1～STN分别用以执行其对应的存储器控制操作，例如当存储器控制装置100用于执行写入指令时，状态机电路ST1～STN可例如分别用以进行验证(verify)、比较(compare)、电压泵激(voltage pump)、写入(write)、放电(discharge)、充电(charge)等等存储器控制操作，其中执行不同存储器控制操作的状态机电路可具有不同的存储器控制操作时间，且各个状态机电路ST1～STN所执行的存储器控制操作可能随存储器控制装置所执行的指令不同(例如执行抹除指令)而有所不同。控制单元104可反应恢复信号Re1的接收而依序地发出标记信号给各个逻辑电路LOC1～LOCN，而逻辑电路LOC1～LOCN则分别用以依据其对应的状态机电路输出的状态位元信号以及来自控制单元104的标记信号产生中止(suspend)信号至对应的状态机电路，以中止对应的状态机电路ST1～STN的存储器控制操作。另外，恢复控制单元106则可在任一逻辑电路LOC1～LOCN输出中止信号时，依据中止信号产生就绪(ready)信号，并延迟就绪信号以产生恢复信号Re1至状态机单元102与控制单元104，以恢复状态机电路ST1～STN执行存储器控制操作，以及使控制单元104继续输出标记信号给下一个逻辑电路。
举例来说，控制单元104可先发出标记信号至状态机电路ST1(假设其对应的存储器控制操作为“开始”)，以启动状态机单元102开始执行存储器控制操作。与状态机电路ST1对应的逻辑电路LOC1可依据状态机电路ST1的状态位元信号以及控制单元104发出的标记信号输出中止信号给状态机电路ST1，以中止状态机电路ST1的存储器控制操作。而恢复控制单元106接收到逻辑电路LOC1输出的中止信号后，便可据以产生就绪信号，并延迟就绪信号产生恢复信号Re1给状态机电路ST1以及控制单元104，以使状态机单元102恢复存储器控制操作的执行，以及使控制单元104继续发出标记信号给下一个状态机电路(状态机电路ST2)。此时由于对应状态机电路ST1的逻辑电路LOC1不会接收到控制单元104发出的标记信号，因此状态机电路ST1不会被中止，而可继续进行状态机电路ST2的测试。
类似地，逻辑电路LOC2可依据状态机电路ST2的状态位元信号以及控制单元104发出的标记信号输出中止信号给状态机电路ST2，以中止状态机电路ST2的存储器控制操作(其可例如为“验证”操作)。其中若控制单元104可顺利地恢复状态机单元102，而使下一个状态机电路(状态机电路ST2)执行其对应的存储器控制操作，代表状态机电路ST1可顺利地自中止状态中恢复，代表状态机电路ST1的电路可正常执行，也即其通过测试。以此类推，控制单元104可依序地输出标记信号给逻辑电路LOC3～LOCN，以依序地中止状态机电路ST3～STN，而恢复控制单元106则依据逻辑电路LOC3～LOCN发出的中止信号产生恢复信号Re1重新启动状态机单元102，以依序地测试状态机电路ST3～STN是否可自中止状态中恢复而正常地执行存储器控制操作。若各个状态机电路ST1～STN皆可自中止状态中恢复而正常地执行存储器控制操作，即代表存储器控制装置100通过测试。而若在测试期间有任一状态机电路无法自中止状态中恢复而正常地执行存储器控制操作，例如经过一段预设期间后，仍无法自中止状态中恢复，则代表存储器控制装置100未通过测试。
由于执行不同存储器控制操作所需的时间并不相同，现有技术以固定频率路下达中止与恢复指令的测试方式，将无法全面地对存储器控制电路进行测试。相较于现有技术，本实施例依序地中止并恢复各个状态机电路ST1～STN的存储器控制操作，而可更完整地测试存储器控制装置100中执行存储器控制操作的电路是否具有缺陷，因而可有效提高存储器控制装置100的管控品质。
图2是依照本发明的一实施例的存储器控制装置的示意图，请参照图2。在本实施例的存储器控制装置200中，控制单元104可例如以移位寄存器202来实施，其耦接逻辑电路LOC1～LOCN与恢复控制单元106，移位寄存器202可依据恢复信号Re1与输入信号输出标记信号，其中标记信号为输入信号经过逻辑运算与延迟而来。详细来说，移位寄存器202可包括N+1个位移电路SR1～SRN+1，位移电路SR1～SRN+1可依据恢复信号Re1移位输入信号，以产生标记信号。进一步来说，每当移位寄存器202接收到恢复信号Re1，位移电路SR1～SRN+1便对输入信号进行移位操作，以依序地将标记信号输出给逻辑电路LOC1～LOCN，以中止与逻辑电路LOC1～LOCN对应的状态机电路ST1～STN的存储器控制操作。其中逻辑电路LOC1～LOCN可用以依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生中止信号至对应的状态机电路ST1～STN。在本实施例中，逻辑电路LOC1～LOCN可例如以与门来实施，然不以此为限，在其它实施例中，逻辑电路LOC1～LOCN也可例如以不同的逻辑门来实施，例如以或门来实施，或者以或门跟与门来实施。与门的输入端可耦接对应的状态机电路与对应的位移电路，如此便可分别依据对应的状态机电路ST1～STN输出的状态位元信号与对应的位移电路SR1～SRN输出的标记信号产生中止信号至对应的状态机电路ST1～STN。其中当第N+1个位移电路SRN+1输出标记信号时，即代表所有的状态机电路ST1～STN皆已经过中止、恢复的测试，而可正常地执行存储器控制操作，代表存储器控制装置100通过测试。
图3是依照本发明的一实施例的存储器控制装置的存储器控制测试方法示意图，请参照图3。由上述实施例可知，存储器控制装置的存储器控制测试方法可包括下列步骤。首先，提供控制单元，控制单元用以接收恢复信号，并反应恢复信号的接收而依序输出标记信号(步骤S302)。接着，提供N个逻辑电路，N个逻辑电路分别依据各个状态机电路输出的状态位元信号以及标记信号输出中止信号至对应的状态机电路，以中止对应的状态机电路的存储器控制操作(步骤S304)。其中N为正整数，状态机电路可具有不同的存储器控制操作时间，而逻辑电路可依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生中止信号至对应的状态机电路。然后，依据中止信号产生就绪信号(步骤S306)，再延迟就绪信号以产生恢复信号至状态机单元与控制单元，以恢复状态机电路执行存储器控制操作，以及使控制单元输出标记信号(步骤S308)。最后，判断各个状态机电路是否皆已被中止过(步骤S310)，若各个状态机电路皆已被中止过，存储器控制装置通过存储器控制测试(步骤S312)。相反地，若各个状态机电路尚未皆被中止过，则回到步骤S302继续执行存储器控制装置的测试。此外，若在测试期间有任一状态机电路无法自中止状态中恢复而正常地执行存储器控制操作，例如经过一段预设期间后，仍无法自中止状态中恢复，则代表存储器控制装置未通过测试。
图4是依照本发明另一实施例的存储器控制装置的存储器控制测试方法示意图，请参照图4。在本实施例中，图3实施例的控制单元可例如以移位寄存器来实施，而逻辑电路可例如以与门来实施，然不以此为限，在其它实施例中，逻辑电路也可例如以不同的逻辑门来实施，例如以或门来实施，或者以或门跟与门来实施。在本实施例中，存储器控制装置的存储器控制测试方法可包括下列步骤。首先，提供移位寄存器，移位寄存器依据恢复信号与输入信号输出标记信号，其中移位寄存器包括N+1个位移电路，其移位输入信号以产生恢复信号(步骤S402)。接着，提供多个与门，各个与门依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号产生中止信号至对应的状态机电路(步骤S404)。然后，进入步骤S406，依据中止信号产生就绪信号。之后，延迟就绪信号以产生恢复信号至状态机单元与移位寄存器，以恢复状态机电路执行存储器控制操作，以及使移位寄存器输出标记信号(步骤S408)。最后，判断第N+1个位移电路是否输出标记信号(步骤S410)，若第N+1个位移电路输出标记信号，代表存储器控制装置通过存储器控制测试(步骤S412)。相反地，若第N+1个位移电路未输出标记信号，则回到步骤S402继续执行存储器控制装置的测试。
综上所述，本发明实施例的控制单元反应恢复信号的接收而依序输出标记信号给逻辑电路，以使逻辑电路依序地发出中止信号中止对应的状态机电路，其中恢复信号为恢复控制单元通过延迟就绪信号所产生。如此便可依序地中止并恢复各个状态机电路的存储器控制操作，而可更完整地测试存储器控制装置中执行存储器控制操作的电路是否具有缺陷，因而可有效提高存储器控制装置的管控品质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种存储器控制装置，其特征在于，包括：
状态机单元，具有N个状态机电路，所述N个状态机电路用以依序执行其对应的存储器控制操作，其中N为正整数；
N个逻辑电路，分别耦接对应的所述N个状态机电路，并分别依据各所述状态机电路输出的状态位元信号以及标记信号输出中止信号至对应的状态机电路，以中止对应的状态机电路的存储器控制操作；
控制单元，耦接所述N个逻辑电路，接收恢复信号，反应所述恢复信号的接收依序输出所述标记信号至所述N个逻辑电路，以依序中止所述N个状态机电路的存储器控制操作；以及
恢复控制单元，耦接所述状态机单元、所述N个逻辑电路以及所述控制单元，依据所述中止信号产生就绪信号，延迟所述就绪信号以产生所述恢复信号至所述状态机单元与所述控制单元，以恢复所述N个状态机电路执行存储器控制操作，以及使所述控制单元输出所述标记信号。
2.根据权利要求1所述的存储器控制装置，其特征在于，所述控制单元包括：
移位寄存器，耦接所述N个逻辑电路与所述恢复控制单元，依据所述恢复信号与输入信号输出所述标记信号，所述移位寄存器包括：
N+1个位移电路，所述N+1个位移电路依据所述恢复信号移位所述输入信号以产生所述标记信号。
3.根据权利要求2所述的存储器控制装置，其特征在于，各所述逻辑电路依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生所述中止信号至对应的状态机电路。
4.根据权利要求3所述的存储器控制装置，其特征在于，各所述逻辑电路包括：
与门，其输入端耦接对应的状态机电路与对应的位移电路，依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号产生所述中止信号至对应的状态机电路。
5.根据权利要求2所述的存储器控制装置，其特征在于，若第N+1个位移电路输出所述标记信号，所述存储器控制装置通过存储器控制测试。
6.根据权利要求1所述的存储器控制装置，其特征在于，所述N个状态机电路具有不同的存储器控制操作时间。
7.一种存储器控制装置的存储器控制测试方法，其特征在于，所述存储器控制装置包括具有N个状态机电路的状态机单元，其中N为正整数，所述存储器控制装置的存储器控制测试方法包括：
提供控制单元，所述控制单元接收恢复信号，并反应所述恢复信号的接收而依序输出标记信号；
提供N个逻辑电路，所述N个逻辑电路分别依据各所述状态机电路输出的状态位元信号以及所述标记信号输出中止信号至对应的状态机电路，以中止对应的状态机电路的存储器控制操作；
依据所述中止信号产生就绪信号；
延迟所述就绪信号以产生所述恢复信号至所述状态机单元与所述控制单元，以恢复所述N个状态机电路执行存储器控制操作，以及使所述控制单元输出所述标记信号；
判断各所述状态机电路是否皆已被中止过；以及
若各所述状态机电路皆已被中止过，所述存储器控制装置通过存储器控制测试。
8.根据权利要求7所述的存储器控制装置的存储器控制测试方法，其特征在于，包括：
提供移位寄存器，依据所述恢复信号与输入信号输出所述标记信号，其中所述移位寄存器包括N+1个位移电路，所述N+1个位移电路移位所述输入信号以产生所述恢复信号。
9.根据权利要求8所述的存储器控制装置的存储器控制测试方法，其特征在于，包括：
各所述逻辑电路依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号执行及运算，以产生所述中止信号至对应的状态机电路。
10.根据权利要求9所述的存储器控制装置的存储器控制测试方法，其特征在于，包括：
提供多个与门，各所述与门依据对应的状态机电路输出的状态位元信号与对应的位移电路输出的标记信号产生所述中止信号至对应的状态机电路。
11.根据权利要求8所述的存储器控制装置的存储器控制测试方法，其特征在于，若第N+1个位移电路输出所述标记信号，所述存储器控制装置通过存储器控制测试。
12.根据权利要求7所述的存储器控制装置的存储器控制测试方法，其特征在于，所述N个状态机电路具有不同的存储器控制操作时间。
CN201610085506.6A 2016-02-15 2016-02-15 存储器控制装置及其存储器控制测试方法 Active CN107086053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610085506.6A CN107086053B (zh) 2016-02-15 2016-02-15 存储器控制装置及其存储器控制测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610085506.6A CN107086053B (zh) 2016-02-15 2016-02-15 存储器控制装置及其存储器控制测试方法

Publications (2)

Publication Number Publication Date
CN107086053A true CN107086053A (zh) 2017-08-22
CN107086053B CN107086053B (zh) 2020-03-31

Family

ID=59614421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610085506.6A Active CN107086053B (zh) 2016-02-15 2016-02-15 存储器控制装置及其存储器控制测试方法

Country Status (1)

Country Link
CN (1) CN107086053B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085276A (zh) * 2019-05-20 2019-08-02 中国人民解放军国防科技大学 一种多存储体集成电路自测试的调试诊断方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385591A2 (en) * 1989-02-28 1990-09-05 Nortel Networks Corporation Serial testing technique for embedded memories
CN1476174A (zh) * 2003-07-04 2004-02-18 清华大学 片上系统的测试数据压缩编码、解码方法及专用解码单元
CN101908112A (zh) * 2010-07-30 2010-12-08 上海华岭集成电路技术股份有限公司 安全芯片的测试方法与系统
CN101996687A (zh) * 2010-10-27 2011-03-30 山东大学 基于扫描测试的多个sram的内建自测试方法
KR101314037B1 (ko) * 2007-04-26 2013-10-01 에이저 시스템즈 엘엘시 메모리 복구 회로, 집적 회로, 자동화 테스트 설비 장치 및 불량 복구 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385591A2 (en) * 1989-02-28 1990-09-05 Nortel Networks Corporation Serial testing technique for embedded memories
CN1476174A (zh) * 2003-07-04 2004-02-18 清华大学 片上系统的测试数据压缩编码、解码方法及专用解码单元
KR101314037B1 (ko) * 2007-04-26 2013-10-01 에이저 시스템즈 엘엘시 메모리 복구 회로, 집적 회로, 자동화 테스트 설비 장치 및 불량 복구 시스템
CN101908112A (zh) * 2010-07-30 2010-12-08 上海华岭集成电路技术股份有限公司 安全芯片的测试方法与系统
CN101996687A (zh) * 2010-10-27 2011-03-30 山东大学 基于扫描测试的多个sram的内建自测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085276A (zh) * 2019-05-20 2019-08-02 中国人民解放军国防科技大学 一种多存储体集成电路自测试的调试诊断方法
CN110085276B (zh) * 2019-05-20 2021-01-15 中国人民解放军国防科技大学 一种多存储体集成电路自测试的调试诊断方法

Also Published As

Publication number Publication date
CN107086053B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
US6256760B1 (en) Automatic test equipment scan test enhancement
US7284166B2 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US7877714B2 (en) System and method to optimize semiconductor power by integration of physical design timing and product performance measurements
WO1997004459A1 (en) Built in self test (bist) for multiple rams
CN104237766B (zh) 芯片测试方法和装置
JP4251707B2 (ja) 半導体デバイス試験装置及び試験方法
CN110120242A (zh) 存储器测试方法、装置、计算机设备以及存储介质
KR20120115358A (ko) 컴퓨터 메모리 디바이스들 및 직렬 ｉｏ 포트들의 멀티-사이트 테스트
CN107577591A (zh) 一种自动化测试异常保护的方法、装置及系统
CN114639439B (zh) 芯片内部sram测试方法、装置、存储介质及ssd设备
CN107086053A (zh) 存储器控制装置及其存储器控制测试方法
JP2001311766A (ja) 半導体デバイス試験装置及び試験方法
US6959257B1 (en) Apparatus and method to test high speed devices with a low speed tester
CN109903804A (zh) 半导体测试装置
CN116386711B (zh) 一种存储器件数据传输的测试装置及测试方法
WO2016145405A1 (en) Intelligent packet analyzer circuits, systems, and methods
CN115691632B (zh) 测试控制系统和方法
US10866278B2 (en) Methods and apparatus for performing design for debug via protocol interface
US10748641B2 (en) Byte enable memory built-in self-test (MBIST) algorithm
US20060248414A1 (en) Method and system for BitMap Analysis System for high speed testing of memories
CN111562998A (zh) 一种集成电路的内存诊断方法、诊断设备及存储介质
US11693054B2 (en) Computer-readable recording medium storing analysis program, analysis method, and analysis device
CN105551527B (zh) Cam的测试电路、测试方法和装置
CN114333959A (zh) 内存自检装置及方法
CN112464613B (zh) 数字电路鲁棒性验证方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant