CN107078191A - 光电子半导体芯片 - Google Patents

光电子半导体芯片 Download PDF

Info

Publication number
CN107078191A
CN107078191A CN201580059523.6A CN201580059523A CN107078191A CN 107078191 A CN107078191 A CN 107078191A CN 201580059523 A CN201580059523 A CN 201580059523A CN 107078191 A CN107078191 A CN 107078191A
Authority
CN
China
Prior art keywords
layer
dielectric layer
opto
sequence
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580059523.6A
Other languages
English (en)
Other versions
CN107078191B (zh
Inventor
法比安·科普
克里斯蒂安·艾兴格
科比尼安·佩尔茨尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107078191A publication Critical patent/CN107078191A/zh
Application granted granted Critical
Publication of CN107078191B publication Critical patent/CN107078191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

提出一种光电子半导体芯片(10),所述光电子半导体芯片包括至少一个n掺杂的半导体层(3)、至少一个p掺杂的半导体层(5)和设置在至少一个n掺杂的半导体层(3)和至少一个p掺杂的半导体层(5)之间的有源层(4),其中p掺杂的半导体层(5)借助于第一金属连接层(8)电接触,并且其中在p掺杂的半导体层(5)和第一连接层(8)之间设置有提高反射的介电层序列(6),所述介电层序列具有多个折射率不同的介电层(61,62)。

Description

光电子半导体芯片
技术领域
本发明涉及一种光电子半导体芯片,尤其涉及发射辐射的光电子半导体芯片,例如LED芯片。
相关申请的交叉参引
本申请要求德国专利申请10 2014 115 740.0的优先权,其公开内容通过参引的方式并入本文。
背景技术
在例如为LED芯片的光电子半导体芯片中,为了电接触通常将金属连接层施加到半导体层上。但是因为金属具有高的消光系数,所以在金属连接层中吸收所发射的辐射的一部分。
发明内容
本发明所基于的目的是:提出一种具有至少一个金属连接层的改进的光电子半导体芯片,其中降低在金属连接层中的吸收损失。
所述目的通过根据独立权利要求1的光电子半导体芯片实现。本发明的有利的设计方案和改进形式是从属权利要求的主题。
根据至少一个实施方式,光电子半导体芯片包括至少一个n掺杂的半导体层、至少一个p掺杂的半导体层和设置在n掺杂的半导体层和p掺杂的半导体层之间的有源层。有源层尤其是适合于发射辐射的层。光电子半导体芯片尤其能够是LED芯片。
p掺杂的半导体层借助于第一金属连接层电接触。换言之,第一金属连接层构成光电子半导体芯片的p接触部。第一金属连接层尤其能够设置在光电子半导体芯片的辐射出射面上。第一金属连接层例如能够具有焊盘和/或一个或多个接触片。
在光电子半导体芯片中,有利地在p掺杂的半导体层和第一金属连接层之间设置有提高反射的介电层序列,所述介电层序列具有多个折射率不同的介电层。通过提高反射的介电层序列,有利地将从有源层朝第一金属连接层的方向发射的辐射在射到第一金属连接层上之前至少部分地向回反射,并且以该方式降低吸收损失。由于提高反射的介电层序列是电绝缘的,所述介电层序列还具有如下效应:减小经过半导体层序列的下述区域的电通流,所述区域设置在金属连接层下方并且邻接于提高反射的介电层序列。因此,与在半导体层序列没有被提高反射的介电层序列覆盖的区域中相比,在有源层的设置在金属连接层下方的区域中产生更少的辐射。光电子半导体芯片的效率由此有利地提高。
在一个有利的设计方案中,在p掺杂的半导体层和第一连接层之间设置有透明导电层。尤其,第一连接层和p掺杂的半导体层借助于透明导电层彼此导电连接。透明导电层例如至少局部地设置在介电层序列和第一连接层之间,并且沿侧向方向在介电层序列旁边在p掺杂的半导体层之上延伸。以该方式,第一连接层连接到p掺杂的半导体层上,而所述第一连接层不直接地邻接于p掺杂的半导体层。透明导电层能够以该方式有利地实现将电绝缘的介电层序列设置在p掺杂的半导体层和第一连接层之间。
由于透明导电层对于所发射的辐射是可透过的,所述透明导电层能够在介电层序列之外覆盖p掺杂的半导体层的相对大的部分。优选地,透明导电层覆盖p掺杂的半导体层的大部分,或者除了介电层序列的区域之外甚至整面地施加到p掺杂的半导体层上。以该方式,实现在半导体层序列中的良好的电流扩展。透明导电层优选包含透明导电氧化物(TCO,Transparent Conductive Oxide),即例如ITO。
在另一有利的设计方案中,在p掺杂的半导体层和提高反射的介电层序列之间设置有透明导电的中间层。透明导电的中间层优选整面地覆盖p掺杂的半导体层。对之前提到的透明导电层附加地或替选地,能够设有透明导电的中间层,所述透明导电层有利地至少部分地遮盖介电层序列。例如可行的是:透明导电层包覆提高反射的介电层序列,使得所述透明导电层侧向地在提高反射的层序列旁边部分地邻接于透明导电的中间层。以该方式,在第一连接层和透明导电的中间层之间构成导电连接。
替选地能够提出:第一连接层包覆提高反射的介电层序列。在该设计方案中,第一连接层侧向地在提高反射的层序列旁边部分地邻接于透明导电的中间层,并且以该方式构成与透明导电的中间层的电接触。
根据至少一个有利的设计方案,提高反射的介电层序列具有至少三个介电层,所述介电层具有由折射率为n1的第一介电材料构成的至少一个第一介电层和由折射率为n2>n1的第二介电材料构成的至少一个第二介电层。第一介电材料有利地具有低的折射率,优选n1≤1.7,并且第二介电材料具有高的折射率n2>1.7,优选n2>2。介电层序列起干涉层系统的作用,所述干涉层系统的提高反射的作用基于具有不同折射率n1、n2的介电层之间的边界面处的多重反射。
优选地,介电层序列具有由第一介电材料和/或第二介电材料构成的至少两个层。例如,介电层序列能够具有由低折射率n1的第一介电材料构成的第一层、由高折射率n2的第二介电材料构成的第二层和由低折射率n1的第一介电材料构成的第三层。
提高反射的介电层序列能够具有由第一介电材料和第二介电材料构成的多个交替的层。例如,介电层序列具有多个层对,所述层对分别具有折射率为n1的第一介电层和折射率为n2>n1的第二介电层。在该情况下,提高反射的介电层序列由交替地具有低折射率和高折射率的交替的层形成。提高反射的介电层序列尤其能够是周期性的层序列,所述周期性的层序列具有多个相同的层对,所述层对分别由第一介电层和第二介电层构成。
介电层序列中的介电层的层厚度有利地优化成,使得介电层序列在有源层的发射光谱的范围中、尤其在所发射的辐射的主波长和主角度下具有尽可能高的反射。根据至少一个有利的设计方案,有源层适合于发射具有主波长λ的辐射,其中对于至少一个第一介电层的厚度d1适用的是0.01λ/4≤n1*d1≤10λ/4,并且对于至少一个第二介电层的厚度d2适用的是0.01λ/4≤n2*d2≤10λ/4。优选适用的是:0.5λ/4≤n1*d1≤5λ/4和0.5λ/4≤n2*d2≤5λ/4。
在一个优选的设计方案中,对于至少一个第一介电层的厚度适用的是0.7λ/4≤n1*d1≤1.3λ/4,并且对于至少一个第二介电层的厚度适用的是0.7λ/4≤n2*d2≤1.3λ/4。在该情况下,第一介电层的光学厚度n1*d1和第二介电层的光学厚度n1*d1大致等于主波长的四分之一。这是如下可行性:通过在介电层序列中的干涉实现高的反射。提高反射的介电层序列尤其能够构成为DBR镜(Distributed Bragg Reflector,分布式布拉格反射器)。DBR镜包含层对的周期序列,所述层对分别具有折射率为n1的第一介电层和折射率为n2>n1的第二介电层。
根据一个有利的设计方案,提高反射的介电层序列包含下述材料中的至少一种或由其构成:Al2O3、Ta2O5、ZrO2、ZnO、SiNx、SiOxNy、SiO2、TiO2、ZrO2、HfO2、Nb2O5或MgF2。提高反射的介电层序列例如能够通过原子层沉积(ALD,Atomic Layer Deposition)或者通过CVD方法、尤其PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子增强化学气相沉积)沉积。在该方法中,将提高反射的介电层序列优选首先整面地施加到p掺杂的半导体层上,并且随后借助于漆掩模通过刻蚀工艺结构化,所述漆掩模用作为刻蚀掩模。
替选地,提高反射的介电层序列例如能够通过溅射或通过蒸镀施加。在该情况下,结构化例如能够通过剥离方法进行,其中将提高反射的介电层序列在掩模层的窗口中沉积,并且将沉积到掩模层上的材料随掩模层一起再次移走。
根据一个有利的设计方案,至少一个n掺杂的半导体层借助于第二金属连接层电连接。在该情形下,优选在n掺杂的半导体层和第二金属连接层之间设置有第二透明导电层。第二连接层在该情况下有利地不经由直接的金属半导体接触部,而是经由第二透明导电层电连接到n掺杂的半导体层的半导体材料上。以该方式,抵抗肖特基势垒的构成,所述肖特基势垒尤其在具有高逸出功的金属,例如Au、Rh、Pt或Pd中在n掺杂的氮化物化合物半导体材料上出现并且引起工作电压的提高。
如优选设置在p掺杂的半导体层和第一连接层之间的透明导电层那样,在n掺杂的半导体层和第二金属连接层之间的第二透明导电层有利地包含透明导电氧化物,即例如ITO。这具有的优点是:第二连接层的金属和透明导电氧化物、如尤其ITO之间的接触电阻有利地是可忽略小的。因为透明导电层引起在n掺杂的半导体层之上的电流扩展,所以能够将第二金属连接层的横向扩展保持得相对小,所述第二金属连接层例如以焊盘和/或接触片的形式构成。以该方式,减少第二金属连接层中的可能的吸收。
在另一有利的设计方案中,在n掺杂的半导体层和第二金属连接层之间设置有第二提高反射的介电层序列,所述第二提高反射的介电层序列具有多个折射率不同的介电层。第二提高反射的介电层序列将朝第二金属连接层的方向传播的辐射有利地反射回到半导体本体中,并且以该方式有利地减少在第二金属连接层中的吸收。在n掺杂的半导体层和第二金属连接层之间的第二提高反射的介电层序列能够具有与在p掺杂的半导体层和第一金属连接层之间的在上文中描述的提高反射的介电层序列相同的有利的设计方案。这些有利的设计方案因此不再详细阐述。
在一个设计方案中能够提出:第二连接层包覆第二提高反射的介电层序列。在该设计方案中,第二连接层能够侧向地在提高反射的层序列旁边能够部分地邻接于n掺杂的半导体层,并且以该方式构成与n掺杂的半导体层的电接触。替选地,也可行的是:在n掺杂的半导体层和第二提高反射的介电层序列之间设置有第二透明导电的中间层。在该情况下,第二连接层在下述情况下能够至少部分地邻接于第二导电的中间层:第二连接层包覆提高反射的介电层序列。
在一个优选的设计方案中,第一金属连接层和/或第二金属连接层具有下述金属中的至少一种:Au、Ag、Ti、Pt、Pd、Cu、Ni、In、Rh、W、Cr或Al。第一和/或第二金属连接层例如能够通过蒸镀或溅射沉积。
尤其优选地,第一金属连接层具有Au、Cu、Ti或者包含所述金属中的至少一种的合金,例如Au/Cu。由于将提高反射的介电层序列设置在p掺杂的半导体层和第一金属连接层之间,第一金属连接层的反射系数对于半导体芯片的亮度不具有显著的影响。因此,对于第一金属连接层能够有利地选择如下金属,所述金属尽管特征不在于尤其高的反射系数,但是其特征在于有利的电的和/或热的特性,即例如小的电子迁移和/或高的电导率和热导率,如尤其为Au、Cu、Au/Cu或Ti。
在另一有利的设计方案中,第二金属连接层具有银。第一金属连接层优选不具有银。银是特征在于高的电导率和在可见光谱范围中的尤其高的反射的金属。所述特性尤其能够在接触n掺杂的半导体层的第二金属连接层中有利地利用。
附图说明
下面,根据实施例结合图1至13详细阐述本发明。
附图示出:
图1示出贯穿根据一个实施例的光电子半导体芯片的横截面的示意图,
图2A和2B示出提高反射的介电层序列的实施例的示意图,
图3A和3B示出具有Al连接层的对比实例和提高反射的介电层序列的实施例的示意图,
图4示出根据图3A和3B的对比实例和提高反射的介电层序列的反射的图形视图,
图5A和5B示出具有Rh连接层的对比实例和提高反射的介电层序列的实施例的示意图,
图6示出根据图5A和5B的对比实例和提高反射的介电层序列的反射的图形视图,
图7至13分别示出贯穿根据另一实施例的光电子半导体芯片的横截面的示意图。
相同的或起相同作用的元件在附图中分别设有相同的附图标记。所示出的组成部分以及组成部分彼此间的大小关系不能够视为是合乎比例的。
具体实施方式
在图1中示出根据第一实施例的光电子半导体芯片10。光电子半导体芯片10具有施加到衬底1上的半导体层序列2、3、4、5。例如能够将至少一个缓冲层2施加到衬底1上,至少一个n掺杂的半导体层3、有源层4和至少一个p掺杂的半导体层5跟随所述缓冲层之后。为了简化视图,在图1中仅示出一个n掺杂的半导体层3和p掺杂的半导体层5,但是其中有源层4显然也能够由多个n掺杂的层或p掺杂的层包围。
半导体层序列2、3、4、5尤其能够基于氮化物化合物半导体。“基于氮化物化合物半导体”在本文中表示:半导体层序列或其至少一个层包括III族氮化物化合物半导体材料,优选为InxAlyGa1-x-yN,其中0≤x≤1,0≤y≤1和x+y≤1。在此,所述材料不必强制性地具有根据上式的数学精确的组成。更确切地说,所述材料能够具有一种或多种掺杂物质以及附加的组成部分,所述组成部分基本上不改变InxAlyGa1-x-yN材料的特征性的物理特性。然而为了简化,上式仅包含晶格的主要组成部分(In,Al,Ga,N),即使这些组成部分部分地通过少量其他物质取代时也如此。
衬底1优选是适合于氮化物化合物半导体材料生长的衬底。尤其,衬底1能够是蓝宝石衬底。替选地,衬底例如能够具有Si、SiC或GaN。
有源层4尤其能够是发射辐射的有源层。有源层例如能够构成为pn结,构成为双异质结构,构成为单量子系统结构或多量子系统结构。术语量子系统结构在此包括如下结构,在所述结构中,载流子通过封入(Confinement,限域)经受其能量状态的量子化。特别地,术语量子系统结构不包含关于量子化的维度的说明。因此,所述量子系统结构还包括量子阱、量子线和量子点和这些结构的任意组合。
为了电接触至少一个p掺杂的半导体层5,在光电子半导体芯片10中设有第一电连接层8。此外,光电子半导体芯片10具有第二电连接层9,以电接触至少一个n掺杂的半导体层3。第一电连接层8和第二电连接层9分别是金属层,所述金属层具有至少一种金属或至少一种金属合金。也可行的是:第一电连接层8和/或第二电连接层9具有由不同金属或金属合金构成的多个子层。
第一电连接层8和/或第二电连接层9例如能够具有下述金属中的至少一种:Au、Ag、Ti、Pt、Pd、Cu、Ni、In、Rh、Cr、Al或W。这些金属例如能够通过蒸镀或溅射沉积。
第一电连接层8有利地不直接邻接于p掺杂的半导体层5。更确切地说,第一电连接层8通过透明导电层7与p掺杂的半导体层5导电地连接。透明导电层7由于其对于由有源层4发射的辐射的透明度能够有利地覆盖p掺杂的半导体层5的表面的大的区域,并且以该方式能够引起在半导体层序列中的良好的电流扩展。优选地,透明导电层至少覆盖p掺杂的半导体层5的表面的一半。
在p掺杂的半导体层5和第一电连接层8之间有利地设置有提高反射的介电层序列6。提高反射的介电层序列6的横向扩展优选基本上与第一连接层8的横向扩展相同或稍微更大。优选地,提高反射的介电层序列6的横向扩展比第一连接层8的横向扩展大最多20μm或优选最多10μm。
在用于制造光电子半导体芯片10的方法中,能够将提高反射的介电层序列6首先整面地施加到p掺杂的半导体层5上,并且随后以光刻的方式结合刻蚀工艺结构化。在该情况下,得到提高反射的介电层序列6的基本上垂直的侧壁,所述侧壁通过刻蚀工艺限定。
通过提高反射的介电层序列6,有利地将由有源层4发射的辐射的朝第一电连接层8的方向传播的部分在辐射的该部分射到金属的第一电连接层8上之前向回反射。辐射在第一电连接层8中的吸收以该方式有利地降低。此外,提高反射的介电层序列6具有的优点是:其将半导体层序列的直接设置在第一电连接层8下方的部分与透明导电层7电绝缘,并且以该方式减小到第一电连接层8下方的区域中的电流注入。这具有的优点是:在有源层4的直接设置在第一电连接层8下方的区域中,更少地发射辐射,所述辐射可能在第一电接触层8的区域中被吸收。
透明导电层7部分地设置在提高反射的介电层序列6和第一电连接层8之间,并且以该方式与第一电连接层8和与p掺杂的半导体层5导电地连接。
图2A示出提高反射的介电层序列6的一个实施例。在该实施例中,提高反射的介电层序列6包含由折射率为n1的第一介电材料构成的第一介电层61、由更高折射率n2>n1的第二介电材料构成的随后的第二介电层62和由折射率为n1的第一介电材料构成的另一介电层61。第一介电材料优选具有低的折射率,优选n1≤1.7。第二介电材料有利地具有高的折射率,优选n2>1.7,尤其优选n2>2。
在图2B中示出提高反射的介电层序列6的另一实施例,其中提高反射的介电层序列6具有多个层对,所述层对分别具有由折射率为n1的第一介电材料构成的第一层61和由更高折射率n2>n1的第二介电材料构成的第二层62。
在图3A中示出层序列的一个实施例,所述层序列由p掺杂的半导体层5、提高反射的介电层序列6、透明导电层7和第一电连接层8构成。p掺杂的半导体层5在该实施例中是折射率为n≈2.45的GaN层。在此和在下文中,折射率分别针对波长λ=450nm说明。施加到p掺杂的半导体层5上的提高反射的介电层序列6在该实施例中由三个介电层形成,所述介电层具有低折射率n1≈1.46的由SiO2构成的第一介电层61、高折射率n2≈2.65的由TiO2构成的第二介电层62和低折射率n1≈1.46的由SiO2构成的另一介电层61。沿生长方向,透明导电层7和金属的第一连接层8紧随介电层序列6,其中所述透明导电层在该实施例中是折射率n≈1.95的由ITO构成的层,其中所述金属的第一连接层例如是具有复数折射率n≈0.63+5.48i的铝层。
介电层序列6起干涉层系统的作用,其中单层61、62的层厚度优选被优化成,使得在由有源层4发射的辐射的主波长λ下出现尽可能高的反射。例如,由SiO2构成的第一介电层61的厚度为d1=100nm,由TiO2构成的第二介电层62的厚度为d2=50nm,并且由SiO2构成的第三介电层的厚度为d3=100nm。
图3B为了对比示出非根据本发明的层序列,其中在p掺杂的半导体层5和透明导电层7以及金属的第一连接层8之间仅设置有由SiO2构成的、厚度为d1=100nm的唯一的介电层61。
在图4中,示出与波长为450nm的蓝光的入射角α相关的、图3B的对比实例(曲线42)和根据图3A的实施例(曲线41)的层序列的反射系数R。反射系数R对于TE和TM偏振光取平均值。其证实:根据该实施例的层序列在几乎整个角度范围中具有比根据对比实例的层序列更高的反射系数,所述对比实例的层序列不包含提高反射的介电层序列。
图5A和5B示出根据图3A的层序列的实施例和根据图3B的对比实例的变型,其中区别在于:代替铝,将金属铑(Rh)用作为用于金属的第一电连接层8的材料。在其他方面,层序列与图3A或图3B中的层序列一致。
在图6中,示出与波长为450nm的蓝光的入射角α相关的、图5B的对比实例(曲线62)和根据图5A的实施例(曲线61)的层序列的反射系数R。反射系数R对于TE和TM偏振光取平均值。在具有提高反射的介电层序列的实施例中,在几乎整个角度范围中,相比于对比实例得到反射系数R的显著提高。该效果在将铑用作为用于第一电连接层的金属的情况下,表现得比在应用铝的情况下更加显著,因为铑具有更小的反射系数进而具有更强的吸收。
在图7中示出光电子半导体芯片10的另一实施例。所述实施例与在图1中示出的实施例的区别在于:不将提高反射的介电层序列6整面地施加和随后以光刻的方式结构化,而是借助于剥离工艺以结构化的方式施加。例如,将提高反射的介电层序列6在用于制造光电子半导体芯片10的方法中在掩模层的事先以光刻的方式限定的窗口中沉积,并且随后将提高反射的介电层序列6在窗口之外的材料随掩模层移走。通过在掩模层的窗口中生长,提高反射的介电层序列6在露出之后具有平缓向外下降的侧壁。特别地,提高反射的介电层序列6的单层的层厚度在该设计方案中能够至少稍微地从中心向外下降。这能够通过在提高反射的介电层序列6在通过掩模层限界的边缘处生长时的遮蔽效应引起。
在图8中示出光电子半导体芯片10的另一实施例。该实施例与在图1中示出的实施例的区别在于:在n掺杂的半导体层3和第二金属连接层9之间设置有第二透明导电层11。第二透明导电层11优选包含透明导电氧化物,例如ITO。透明导电层11有利地引起电流扩展,使得第二电连接层9的宽度能够有利地减小。以该方式减少在第二电连接层9中的吸收损失。
在图9中示出的实施例与在图8中示出的实施例的区别在于:提高反射的介电层序列6如在图7的实施例中那样借助剥离方法制造,进而具有平缓地向外下降的侧壁。
图10的实施例与在图8中示出的实施例的区别在于:也在n掺杂的半导体层3和第二电连接层9之间设置有第二提高反射的介电层序列12。第二提高反射的介电层序列12能够具有与在p掺杂的半导体层5和第一电连接层8之间的提高反射的介电层序列6相同的有利的设计方案。第二提高反射的介电层序列12在其功能和作用方式方面也对应于在第一电连接层8下方的在上文中描述的提高反射的介电层序列6。在图10的实施例中,提高反射的介电层序列6、12分别以光刻的方式借助于刻蚀工艺结构化,进而具有尖锐限定的侧壁。
图11的实施例与图10的实施例的区别在于:两个提高反射的介电层序列6、12分别借助于剥离方法结构化,进而如图6和8的实施例中的提高反射的介电层序列那样分别具有平缓地向外下降的侧壁。
在图12中示出光电子半导体芯片10的另一实施例,其中在p掺杂的半导体层5和提高反射的介电层序列6之间设置有透明导电的中间层13。透明导电的中间层13优选具有透明导电氧化物,例如ITO。特别地,透明导电的中间层能够由与透明导电层7相同的材料形成。透明导电的中间层13能够尤其整面地覆盖p掺杂的半导体层5的表面。透明导电的中间层13的厚度例如能够大致为15nm至20nm。
在该设计方案中,实现从第一连接层8经由透明导电层7和透明导电的中间层13到p掺杂的半导体层5的电通流。该实施例具有的优点是:电接触整个p掺杂的半导体层5。在该情况下,在整个有源层4中产生电磁辐射,其中通过提高反射的介电层序列6减少在第一连接层8下方产生的辐射的吸收。
以类似的方式也可能在n掺杂的半导体层3和第二提高反射的介电层序列12之间插入第二透明导电的中间层(未示出)。
在图13中示出光电子半导体芯片10的另一实施例,其中如在图12的实施例中那样,将透明导电的中间层13设置在p掺杂的半导体层5和提高反射的介电层序列6之间。该实施例与之前的实施例的区别尤其在于:在提高反射的介电层序列6和第一连接层8之间不设置透明导电层。第一连接层8和设置在提高反射的介电层序列6之下的透明导电的中间层13之间的电接触通过如下方式建立:第一连接层8包覆提高反射的介电层序列6。尤其,提高反射的介电层序列6由第一连接层8包覆成,使得所述第一连接层完全地覆盖表面和侧壁,并且在提高反射的介电层序列旁边部分地邻接于透明导电的中间层13。
如在根据图12的实施例中那样,p掺杂的半导体层5有利地整面地由透明导电的中间层13覆盖,使得能够在有源层的整个宽度中实现穿过有源层4的电通流。通过提高反射的介电层序列6尽可能地减少直接在第一连接层8下方产生的辐射的吸收。吸收基本上仅在第一电连接层8的侧向区域中发生,所述侧向区域在提高反射的介电层序列的侧壁旁边直接邻接于透明导电的中间层。优选地,第一电连接层8在侧向方向上超出提高反射的介电层序列6不超过10μm,并且尤其优选不超过5μm。
在图13的实施例中,通过如下方式电接触n掺杂的半导体层3:第二连接层9包覆第二提高反射的介电层序列12,进而部分地直接邻接于n掺杂的半导体层3。在n掺杂的半导体层3和第二提高反射的介电层序列12之间,在该实施例中不设置透明导电的中间层。但是以与在第一连接层中类似的方式,能够在n掺杂的半导体层3和第二提高反射的介电层序列12之间设置第二透明导电的中间层。
结合实施例描述的、在利用至少一个提高反射的介电层序列来减少在第一和/或第二电连接层中的吸收的条件下电接触p掺杂的半导体层或n掺杂的半导体层的不同的可能性能够以不同的方式彼此组合,即使这些组合没有明确地在实施例之一中描述时也如此。
本发明不受限于根据实施例进行的描述。更确切地说,本发明包括各个新的特征以及特征的各个组合,这尤其包含权利要求中的特征的各个组合,即使所述特征或所述组合本身没有在权利要求或实施例中明确地说明时也如此。

Claims (16)

1.一种光电子半导体芯片(10),所述光电子半导体芯片包括至少一个n掺杂的半导体层(3)、至少一个p掺杂的半导体层(5)和设置在至少一个所述n掺杂的半导体层(3)和至少一个所述p掺杂的半导体层(5)之间的有源层(4),
其中所述p掺杂的半导体层(5)借助于金属的第一连接层(8)电接触,并且其中在所述p掺杂的半导体层(5)和所述第一连接层(8)之间设置有提高反射的介电层序列(6),所述介电层序列具有多个折射率不同的介电层(61,62)。
2.根据权利要求1所述的光电子半导体芯片,其中在所述p掺杂的半导体层(5)和所述第一连接层(8)之间设置有透明导电层(7),其中所述透明导电层(7)至少局部地设置在所述介电层序列(6)和所述第一连接层(8)之间。
3.根据上述权利要求中任一项所述的光电子半导体芯片,其中在所述p掺杂的半导体层(5)和提高反射的所述介电层序列(6)之间设置有透明导电的中间层(13)。
4.根据权利要求3所述的光电子半导体芯片,其中所述透明导电的中间层(13)整面地覆盖所述p掺杂的半导体层(5)。
5.根据上述权利要求中任一项所述的光电子半导体芯片,其中所述介电层序列(6)具有至少三个层(61,62),这些层具有由折射率为n1的第一介电材料构成的至少一个第一介电层(61)和由折射率为n2>n1的第二介电材料构成的至少一个第二介电层(62)。
6.根据上述权利要求中任一项所述的光电子半导体芯片,其中所述介电层序列(6)具有多个层对,所述层对分别具有由折射率为n1的第一介电材料构成的第一介电层(61)和由折射率为n2>n1的第二介电材料构成的至少一个第二介电层(62)。
7.根据权利要求5或6所述的光电子半导体芯片,其中所述有源层(4)适合于发射具有主波长λ的辐射,其中对于至少一个所述第一介电层(61)的厚度适用的是0.01λ/4≤n1*d1≤10λ/4,并且对于至少一个所述第二介电层(62)的厚度适用的是0.01λ/4≤n2*d2≤10λ/4。
8.根据权利要求7所述的光电子半导体芯片,其中对于至少一个所述第一介电层(61)的厚度适用的是0.7λ/4≤n1*d1≤1.3λ/4,并且对于至少一个所述第二介电层(62)的厚度适用的是0.7λ/4≤n2*d2≤1.3λ/4。
9.根据上述权利要求中任一项所述的光电子半导体芯片,其中所述介电层序列(6)具有下述材料中的至少一种:Al2O3、Ta2O5、ZrO2、ZnO、SiNx、SiOxNy、SiO2、TiO2、ZrO2、HfO2、Nb2O5或MgF2
10.根据上述权利要求中任一项所述的光电子半导体芯片,其中所述第一连接层(8)包覆提高反射的所述介电层序列(6)。
11.根据上述权利要求中任一项所述的光电子半导体芯片,其中至少一个所述n掺杂的半导体层(3)借助于金属的第二连接层(9)电接触。
12.根据权利要求11所述的光电子半导体芯片,其中在所述n掺杂的半导体层(3)和金属的所述第二连接层(9)之间设置有至少一个第二透明导电层(11)。
13.根据权利要求11或12所述的光电子半导体芯片,其中在所述n掺杂的半导体层(3)和金属的所述第二连接层(9)之间设置有第二提高反射的介电层序列(12),所述第二提高反射的介电层序列具有多个折射率不同的介电层。
14.根据权利要求13所述的光电子半导体芯片,其中所述第二连接层(9)包覆所述第二提高反射的介电层序列(12)。
15.根据上述权利要求中任一项所述的光电子半导体芯片,其中金属的所述第一连接层(8)和/或金属的所述第二连接层(9)具有下述金属中的至少一种:Au、Ag、Ti、Pt、Pd、Cu、Ni、In、Rh、Cr、Al或W。
16.根据上述权利要求中任一项所述的光电子半导体芯片,其中至少一个所述n掺杂的半导体层(3)、至少一个所述p掺杂的半导体层(5)和所述有源层(4)分别具有氮化物化合物半导体材料。
CN201580059523.6A 2014-10-29 2015-10-20 光电子半导体芯片 Active CN107078191B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014115740.0A DE102014115740A1 (de) 2014-10-29 2014-10-29 Optoelektronischer Halbleiterchip
DE102014115740.0 2014-10-29
PCT/EP2015/074258 WO2016066477A1 (de) 2014-10-29 2015-10-20 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
CN107078191A true CN107078191A (zh) 2017-08-18
CN107078191B CN107078191B (zh) 2019-07-26

Family

ID=54337281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059523.6A Active CN107078191B (zh) 2014-10-29 2015-10-20 光电子半导体芯片

Country Status (6)

Country Link
US (1) US10079329B2 (zh)
JP (1) JP2017533591A (zh)
KR (1) KR102455387B1 (zh)
CN (1) CN107078191B (zh)
DE (2) DE102014115740A1 (zh)
WO (1) WO2016066477A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417679A (zh) * 2018-03-20 2018-08-17 澳洋集团有限公司 高出光率的led芯片和高出光率led器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107577A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267108A (zh) * 2000-03-21 2000-09-20 广州亮达光电器件有限公司 电子布拉格反射器及其在发光二极管中的应用
CN102683532A (zh) * 2011-03-11 2012-09-19 山东华光光电子有限公司 一种含有图形化dbr结构的衬底
CN102738330A (zh) * 2011-04-01 2012-10-17 山东华光光电子有限公司 一种高白光光效氮化镓led管芯结构
CN103222074A (zh) * 2010-11-18 2013-07-24 首尔Opto仪器股份有限公司 具有电极焊盘的发光二极管芯片
CN103650172A (zh) * 2011-09-01 2014-03-19 东芝技术中心有限公司 用于反射来自发光二极管的多波长光的分布式布拉格反射器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453515B2 (ja) * 2004-10-22 2010-04-21 豊田合成株式会社 半導体発光素子
JP5048960B2 (ja) * 2006-03-20 2012-10-17 パナソニック株式会社 半導体発光素子
TWI452716B (zh) * 2007-06-08 2014-09-11 Formosa Epitaxy Inc Gallium nitride based light emitting diode and manufacturing method thereof
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102007057672A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008052405A1 (de) 2008-10-21 2010-04-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP5719110B2 (ja) * 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
KR20120042500A (ko) 2010-10-25 2012-05-03 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조방법
JP2012124306A (ja) 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
JP2012146926A (ja) 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5652358B2 (ja) 2011-09-08 2015-01-14 豊田合成株式会社 半導体発光素子、ランプおよび半導体発光素子の製造方法
EP2784832B1 (en) 2012-01-13 2019-03-27 Semicon Light Co. Ltd. Semiconductor light emitting device
KR102087933B1 (ko) 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20140076204A (ko) 2012-12-12 2014-06-20 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
WO2014126016A1 (ja) 2013-02-12 2014-08-21 エルシード株式会社 Led素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267108A (zh) * 2000-03-21 2000-09-20 广州亮达光电器件有限公司 电子布拉格反射器及其在发光二极管中的应用
CN103222074A (zh) * 2010-11-18 2013-07-24 首尔Opto仪器股份有限公司 具有电极焊盘的发光二极管芯片
CN102683532A (zh) * 2011-03-11 2012-09-19 山东华光光电子有限公司 一种含有图形化dbr结构的衬底
CN102738330A (zh) * 2011-04-01 2012-10-17 山东华光光电子有限公司 一种高白光光效氮化镓led管芯结构
CN103650172A (zh) * 2011-09-01 2014-03-19 东芝技术中心有限公司 用于反射来自发光二极管的多波长光的分布式布拉格反射器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417679A (zh) * 2018-03-20 2018-08-17 澳洋集团有限公司 高出光率的led芯片和高出光率led器件

Also Published As

Publication number Publication date
WO2016066477A1 (de) 2016-05-06
DE112015004951A5 (de) 2017-07-27
JP2017533591A (ja) 2017-11-09
KR102455387B1 (ko) 2022-10-14
US20170324005A1 (en) 2017-11-09
US10079329B2 (en) 2018-09-18
DE102014115740A1 (de) 2016-05-04
KR20170074239A (ko) 2017-06-29
CN107078191B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
TWI459603B (zh) 發光二極體晶片
US9728682B2 (en) Light-emitting element and light-emitting device containing the same
US8729580B2 (en) Light emitter with metal-oxide coating
US7622746B1 (en) Highly reflective mounting arrangement for LEDs
CN207097853U (zh) 一种倒装led芯片
JP6715962B2 (ja) 放射放出半導体チップ
CN107516703B (zh) 发光二极管芯片
TWI452724B (zh) 三族氮化物半導體發光元件之製造方法
US20080217634A1 (en) Vertical light-emitting diode structure with omni-directional reflector
CN104471727A (zh) 半导体发光器件
TWI601312B (zh) 光電半導體晶片
CN104956501B (zh) 用ald层封装的光电子半导体芯片和相应的制造方法
JP5186259B2 (ja) 半導体発光素子およびそれを用いる照明装置
CN109004076A (zh) 一种倒装led芯片及其制作方法
CN107078191B (zh) 光电子半导体芯片
CN110100319B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN107946428B (zh) 光电子半导体芯片
CN108807626B (zh) 发光元件
CN110114891B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US20220271202A1 (en) Optoelectronic Component and Method for Manufacturing an Optoelectronic Component
KR20190036064A (ko) 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법
KR100755659B1 (ko) 광추출효율이 개선된 수직구조 질화물 반도체 발광소자
US20220293815A1 (en) Method for producing a radiation emitting semiconductor chip and radiation emitting semiconductor chip
KR20180073088A (ko) 반도체 발광소자
CN115911210A (zh) 发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant